CN112889147A - 固体摄像元件和视频记录装置 - Google Patents

固体摄像元件和视频记录装置 Download PDF

Info

Publication number
CN112889147A
CN112889147A CN201980069584.9A CN201980069584A CN112889147A CN 112889147 A CN112889147 A CN 112889147A CN 201980069584 A CN201980069584 A CN 201980069584A CN 112889147 A CN112889147 A CN 112889147A
Authority
CN
China
Prior art keywords
transistor
semiconductor substrate
solid
state imaging
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980069584.9A
Other languages
English (en)
Inventor
本庄亮子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN112889147A publication Critical patent/CN112889147A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

根据本公开的固体摄像元件(100)包括：第一半导体基板(201)，其包括用于临时保持从光电转换元件(203)输出的电气信号的浮动扩散部(221)；和第二半导体基板(301)，其面对所述第一半导体基板(201)。这里，所述第二半导体基板(301)包括布置在与所述第一半导体基板(201)面对着的一侧上的第一晶体管(310)。所述第一晶体管包括：沿着所述第二半导体基板(301)的厚度方向延伸的沟道(315)；和沿着所述第二半导体基板(301)的厚度方向延伸且将沿着所述沟道(315)夹在中间的多栅(313)。所述第一晶体管(310)的所述多栅(313)连接到所述浮动扩散部(221)。

Description

固体摄像元件和视频记录装置
技术领域
本公开涉及固体摄像元件和视频记录装置。
背景技术
存在一种将多个半导体基板层叠起来的三维封装技术。例如，固体摄像元件具有一种已知的将形成有像素区域的第一半导体基板和形成有逻辑电路的第二半导体基板层叠起来的构造(例如，参见专利文献1)。
引用文献列表
专利文献
专利文献1：日本专利特开第2010-245506号公报
发明内容
要解决的技术问题
专利文献1中所公开的固体摄像元件不能确保足够的用于布置像素晶体管的空间。于是，可以想到的解决方案例如是：将基板分开为形成有光电转换元件的基板和形成有像素晶体管的基板，并且层叠这些基板。
然而，这样的构造可能需要较长的配线，以把形成有光电转换元件的基板和形成有像素晶体管的基板连接起来，因而导致光电转换元件的光电转换效率下降。
因此，本公开提出了一种固体摄像元件和视频记录装置，它们能够通过削减相互层叠着的基板之间的配线长度来提高光电转换元件的光电转换效率。
解决技术问题的技术方案
根据本公开的固体摄像元件包括：第一半导体基板，其包括用于临时保持从光电转换元件输出的电气信号的浮动扩散部；和第二半导体基板，其面对所述第一半导体基板。这里，所述第二半导体基板包括布置在与所述第一半导体基板面对着的一侧上的第一晶体管，所述第一晶体管包括：沿着所述第二半导体基板的厚度方向延伸的沟道；和沿着所述第二半导体基板的厚度方向延伸且将所述沟道夹在中间的多栅。而且，所述第一晶体管的所述多栅连接到所述浮动扩散部。
附图说明
图1是示出本公开的各个实施方案适用的固体摄像元件的示意性构造的示例的图。
图2是示出图1中的传感器像素和读出电路的示例的图。
图3是示出图1中的传感器像素和读出电路的示例的图。
图4是示出图1中的传感器像素和读出电路的示例的图。
图5是示出图1中的传感器像素和读出电路的示例的图。
图6是示出多个读出电路和多条垂直信号线之间的连接方式的示例的图。
图7是示出图1中的固体摄像元件的水平方向的截面构造的示例的图。
图8是示出图1中的固体摄像元件的水平方向的截面构造的示例的图。
图9是示出图1中的固体摄像元件中的水平面内的配线布局的示例的图。
图10是示出图1中的固体摄像元件中的水平面内的配线布局的示例的图。
图11是示出图1中的固体摄像元件中的水平面内的配线布局的示例的图。
图12是示出图1中的固体摄像元件中的水平面内的配线布局的示例的图。
图13是示出图1中的固体摄像元件的水平方向的截面构造的变形例的图。
图14是示出图1中的固体摄像元件的水平方向的截面构造的变形例的图。
图15是示出图1中的固体摄像元件的水平方向的截面构造的变形例的图。
图16是示出图1中的固体摄像元件的水平方向的截面构造的变形例的图。
图17是示出图1中的固体摄像元件的水平方向的截面构造的变形例的图。
图18是示出图1中的固体摄像元件的水平方向的截面构造的变形例的图。
图19是示出图1中的固体摄像元件的水平方向的截面构造的变形例的图。
图20是示出了图1所示的构造及其任一变形例中的固体摄像元件的电路构造的变形例的图。
图21是示出图20中的固体摄像元件包括层叠着的三个基板的示例的图。
图22是示出将逻辑电路分开地形成在布置有传感器像素的基板上和布置有读出电路的基板上的示例的图。
图23是示出将逻辑电路形成在第三基板上的示例的图。
图24是示出根据本公开的第一实施方案的固体摄像元件的截面的一部分的图。
图25是示出根据本公开的第一实施方案的固体摄像元件的层叠体的贴合位置附近的示意图。
图26是示出根据本公开的第一实施方案的放大晶体管的构造示意图。
图27是示出根据本公开的第一实施方案的固体摄像元件的制造处理过程的示例的流程图。
图28是示出根据本公开的第一实施方案的固体摄像元件的制造处理过程的示例的流程图。
图29是示出根据本公开的第一实施方案的固体摄像元件的制造处理过程的示例的流程图。
图30是示出根据本公开的第一实施方案的固体摄像元件的制造处理过程的示例的流程图。
图31是示出根据本公开的第一实施方案的固体摄像元件的制造处理过程的示例的流程图。
图32是示出根据本公开的比较例的固体摄像元件的示意图。
图33是示出根据本公开的第一实施方案的第一变形例的固体摄像元件中的放大晶体管的构造示意图。
图34是示出根据本公开的第一实施方案的第二变形例的固体摄像元件的截面的一部分的图。
图35是示出根据本公开的第一实施方案的第三变形例的固体摄像元件的截面的一部分的图。
图36是示出根据本公开的第二实施方案的固体摄像元件的层叠体的贴合位置附近的示意图。
图37是示出包括上述固体摄像元件的摄像***的示意性构造的示例的图。
图38是示出在图37的摄像***中实施的摄像过程的示例的图。
图39是示出包括上述固体摄像元件的根据变形例的摄像***的示意性构造的示例的图。
图40是示出车辆控制***的示意性构造的示例的框图。
图41是示出车外信息检测单元和摄像部的安装位置的示例的说明图。
图42是示出内窥镜手术***的示意性构造的示例的图。
图43是示出摄像头和CCU(相机控制单元)的功能构造的示例的框图。
具体实施方式
现在将参照附图来详细说明本公开的各个实施方案。在以下的各个实施方案中，对相同的部分赋予了相同的附图标记，并且省略重复的说明。
[固体摄像元件的示意性构造例]
下面参照图1～图19来说明固体摄像元件的示意性构造例。
(固体摄像元件的电路构造例)
图1是示出本公开的实施方案适用的固体摄像元件1的示意性构造例的图。固体摄像元件1将接收到的光转换成电气信号，并且将该电气信号作为像素信号而输出。在所给出的示例中，固体摄像元件1被形成为互补金属氧化物半导体(CMOS：complementary metaloxide semiconductor)图像传感器。
如图1所示，固体摄像元件1包括三个基板：第一基板10、第二基板20和第三基板30。固体摄像元件1是具有通过把这三个基板贴合在一起而构成的三维结构的摄像装置。第一基板10、第二基板20和第三基板30按此顺序层叠着。
第一基板10包括布置在半导体基板11上的用于执行光电转换的多个传感器像素12。多个传感器像素12以矩阵形式设置在第一基板10的像素区域13内。第二基板20包括布置在半导体基板21上的用于输出与从传感器像素12输出的电荷对应的像素信号的读出电路22，其中，针对每四个传感器像素12布置有一个读出电路22。第二基板20包括沿着行方向延伸的多条像素驱动线23和沿着列方向延伸的多条垂直信号线24。第三基板30包括布置在半导体基板31上的用于处理像素信号的逻辑电路32。例如，逻辑电路32包括垂直驱动电路33、列信号处理电路34、水平驱动电路35和***控制电路36。逻辑电路32(或更具体地说，水平驱动电路35)将各个传感器像素12的输出电压Vout输出到外部。在逻辑电路32中，例如，在与源极电极及漏极电极相接的杂质扩散区域的表面上，可以形成有低电阻区域，该低电阻区域包含通过使用自对准硅化物(SALICIDE：self-aligned silicide)工艺而形成的诸如CoSi2或NiSi等硅化物。
例如，垂直驱动电路33逐行地依次选择多个传感器像素12。例如，列信号处理电路34对从由垂直驱动电路33选择的行中的各个传感器像素12输出的像素信号执行相关双采样(CDS：correlated double sampling)处理。例如，列信号处理电路34通过执行CDS处理来提取像素信号的信号电平，并且保持与由各传感器像素12接收到的光量相对应的像素数据。例如，水平驱动电路35将保持在列信号处理电路34中的像素数据依次输出到外部。例如，***控制电路36控制逻辑电路32中的垂直驱动电路33、列信号处理电路34和水平驱动电路35的各个区块的驱动。
图2～图5分别示出了传感器像素12和读出电路22的示例。下面给出关于由四个传感器像素12共用一个读出电路22的情况的说明。这里的术语“共用”是指来自四个传感器像素12的输出被输入到共用的读出电路22。然而，注意，共用单位不限于特定的像素数量。例如，来自一个传感器像素12的输出可以被输入到一个读出电路22。此外，如本示例中那样，来自四个传感器像素12的输出可以被输入到一个读出电路22。
如图2所示，各传感器像素12包括与其他传感器像素12中一样的构件。在图2中，为了在各个传感器像素12之间对构件进行区分，在各传感器像素12的构件的符号末尾标注了识别编号1、2、3或4。在下文中，当需要在各个传感器像素12之间对构件进行区分时，就在各传感器像素12的构件的符号末尾标注识别编号。当不需要在各个传感器像素12之间对构件进行区分时，就省略在各传感器像素12的构件的符号末尾的识别编号。
例如，各传感器像素12包括：光电二极管PD、电气连接到光电二极管PD的传输晶体管TR、以及临时保持从光电二极管PD经由传输晶体管TR输出的电荷的浮动扩散部FD。光电二极管PD相当于本公开的“光电转换元件”的具体示例。光电二极管PD执行光电转换，以产生与接收的光量对应的电荷。光电二极管PD的阴极电气连接到传输晶体管TR的源极，并且光电二极管PD的阳极电气连接到诸如地线(GND)等基准电位线。传输晶体管TR的漏极电气连接到浮动扩散部FD，并且传输晶体管TR的栅极电气连接到像素驱动线23(参见图1)。例如，传输晶体管TR是CMOS晶体管。
共用一个读出电路22的各个传感器像素12的浮动扩散部FD彼此电气连接，同时也电气连接到共用的读出电路22的输入端。例如，读出电路22包括复位晶体管RST、选择晶体管SEL和放大晶体管AMP。注意，视需要，可以省略选择晶体管SEL。作为读出电路22的输入端的复位晶体管RST的源极电气连接到浮动扩散部FD，并且复位晶体管RST的漏极电气连接到电源线VDD和放大晶体管AMP的漏极。复位晶体管RST的栅极电气连接到像素驱动线23(参见图1)。放大晶体管AMP的源极电气连接到选择晶体管SEL的漏极，并且放大晶体管AMP的栅极电气连接到复位晶体管RST的源极。作为读出电路22的输出端的选择晶体管SEL的源极电气连接到垂直信号线24，并且选择晶体管SEL的栅极电气连接到像素驱动线23(参见图1)。
当传输晶体管TR处于接通状态时，光电二极管PD中的电荷被传输到浮动扩散部FD。复位晶体管RST将浮动扩散部FD的电位复位为预定电位。当复位晶体管RST处于接通状态时，浮动扩散部FD的电位被复位为电源线VDD的电位。选择晶体管SEL控制从读出电路22输出像素信号的时序。放大晶体管AMP生成与浮动扩散部FD中所保持的电荷的电平相对应的电压信号作为像素信号。放大晶体管AMP用于构成源极跟随型放大器，且输出与在光电二极管PD中产生的电荷的电平相对应的电压的像素信号。当选择晶体管SEL处于接通状态时，放大晶体管AMP放大浮动扩散部FD的电位，并且将与该电位相对应的电压经由垂直信号线24输出到列信号处理电路34。例如，复位晶体管RST、放大晶体管AMP和选择晶体管SEL是CMOS晶体管。
注意，如图3所示，选择晶体管SEL可以布置在电源线VDD和放大晶体管AMP之间。在这种情况下，复位晶体管RST的漏极电气连接到电源线VDD和选择晶体管SEL的漏极。选择晶体管SEL的源极电气连接到放大晶体管AMP的漏极，并且选择晶体管SEL的栅极电气连接到像素驱动线23(参见图1)。作为读出电路22的输出端的放大晶体管AMP的源极电气连接到垂直信号线24，并且放大晶体管AMP的栅极电气连接到复位晶体管RST的源极。
此外，如图4和图5所示，在复位晶体管RST的源极和放大晶体管AMP的栅极之间可以设置有FD传输晶体管FDG。FD传输晶体管FDG是在切换转换效率时使用的。一般地，在昏暗处摄像时会生成小的像素信号。基于Q＝CV进行电荷电压转换时，随着浮动扩散部FD的电容C的变大，就导致通过放大晶体管AMP中的转换而产生的电压V变小。相反，在明亮处摄像时会生成大的像素信号，并且因此，除非FD电容C较大，否则浮动扩散部FD将无法接收来自光电二极管PD的所有电荷。此外，为了避免通过放大晶体管AMP中的转换而产生的电压V太高，FD电容C需要足够大。考虑到这些事情，当FD传输晶体管FDG处于接通状态时，因为附加了FD传输晶体管FDG的栅极电容，所以使总的FD电容C增大。相反，当FD传输晶体管FDG处于截止状态时，总的FD电容C减小。这样，通过将FD传输晶体管FDG接通/截止，能够使得FD电容C是可变的，从而能够切换转换效率。
图6是示出多个读出电路22和多条垂直信号线24之间的连接方式的示例的图。在沿着垂直信号线24的延伸方向即列方向布置有多个读出电路22的情况下，多条垂直信号线24中的各条可以一对一地分配给各个读出电路22。例如，如图6所示，在沿着垂直信号线24的延伸方向布置有四个读出电路22的情况下，四条垂直信号线24中的各条可以一对一地分配给各个读出电路22。注意，在图6中，为了将各条垂直信号线24彼此区分开，在各条垂直信号线24的符号末尾标注了识别编号1、2、3或4。
(固体摄像元件的物理构造示例)
图7和图8是分别示出固体摄像元件1的水平方向的截面构造的示例的图。图7和图8各者的上侧图显示了图1中的第一基板10的水平方向的截面构造的示例。图7和图8各者的下侧图显示了图1中的第二基板20的水平方向的截面构造的示例。图7显示了其中沿着第二方向H排列的两组2×2的四个传感器像素12的构造示例，而图8显示了沿着第一方向V和第二方向H排列的四组2×2的四个传感器像素12的构造示例。注意，在图7和图8各者的上侧截面图中，在显示了图1中的第一基板10的水平方向的截面构造的示例的图上叠加有显示了半导体基板11的表面构造的示例的图。在图7和图8各者的下侧截面图中，在显示了图1中的第二基板20的水平方向的截面构造的示例的图上叠加有显示了半导体基板21的表面构造的示例的图。
如图7和图8所示，多条贯通配线54、多条贯通配线48和多条贯通配线47在第一基板10的平面内沿着第一方向V(即，图7的上下方向)或者沿着第二方向H(即，图8中的左右方向)呈带状地排列着。注意，图7和图8例示了多条贯通配线54、多条贯通配线48和多条贯通配线47沿着第一方向V或第二方向H排列成两排的情况。例如，第一方向V或第二方向H平行于以矩阵形式布置着的多个传感器像素12的两个排列方向(即行方向和列方向)中的一者。例如，在共用读出电路22的四个传感器像素12中，四个浮动扩散部FD隔着像素分离部43而彼此靠近地布置着。在共用读出电路22的四个传感器像素12中，四个传输晶体管TR的栅极电极TG被布置成围绕四个浮动扩散部FD。例如，四个栅极电极TG形成环形形状。
绝缘层53存在于半导体基板21中的其中有多条贯通配线54贯通的部分中，绝缘层53包括沿着第一方向V或第二方向H延伸的多个区块。半导体基板21包括沿着第一方向V或第二方向H延伸的多个岛状区块21A，所述多个岛状区块21A隔着上述绝缘层53在与上述第一方向V或第二方向H正交的第二方向H或第一方向V上并排布置着。在各区块21A中，例如，设置有多组的复位晶体管RST、放大晶体管AMP和选择晶体管SEL。例如，由四个传感器像素12共用的一个读出电路22包括：布置在面对该四个传感器像素12的区域中的复位晶体管RST、放大晶体管AMP和选择晶体管SEL。例如，由四个传感器像素12共用的一个读出电路22包括：在上述绝缘层53左侧紧邻的区块21A内的放大晶体管AMP；以及在上述绝缘层53右侧紧邻的区块21A内的复位晶体管RST和选择晶体管SEL。
图9～图12是分别示出固体摄像元件1中的水平面内的配线布局的示例的图。图9～图12分别示出了其中由四个传感器像素12共用的一个读出电路22被布置在面对该四个传感器像素12的区域内的示例。例如，图9～图12所示的配线被布置在设置于上述像素晶体管上的配线层(未图示)内的相互不同的层中。例如，配线层包括：多条像素驱动线23；多条垂直信号线24；以及暴露在配线层的表面上并且用于第二基板20和第三基板30之间的电气连接的焊盘电极(未图示)。
如图9所示，例如，彼此相邻的四条贯通配线54电气连接到连接配线55。彼此相邻的四条贯通配线54经由连接配线55和连接部59进一步电气连接到在绝缘层53左侧紧邻的区块21A中所包括的放大晶体管AMP的栅极以及在绝缘层53右侧紧邻的区块21A中所包括的复位晶体管RST的栅极。
如图10所示，例如，电源线VDD被设置在面对沿着第二方向H并排布置着的各个读出电路22的位置。例如，电源线VDD经由连接部59电气连接到沿着第二方向H并排布置着的各个读出电路22中的放大晶体管AMP的漏极和复位晶体管RST的漏极。例如，两条像素驱动线23被布置在面对沿着第二方向H并排布置着的各个读出电路22的位置处。例如，这两条像素驱动线23中的一条像素驱动线23是配线RSTG，其电气连接到沿着第二方向H并排布置着的各个读出电路22中的复位晶体管RST的栅极。例如，另一条像素驱动线23是配线SELG，其电气连接到沿着第二方向H并排布置着的各个读出电路22中的选择晶体管SEL的栅极。在各读出电路22中，例如，放大晶体管AMP的源极和选择晶体管SEL的漏极经由配线25彼此电气连接。
如图11所示，例如，两条电源线VSS被布置在面对沿着第二方向H并排布置着的各个读出电路22的位置处。例如，各电源线VSS在面对沿着第二方向H并排布置着的各个传感器像素12的位置处电气连接到多条贯通配线47。例如，四条像素驱动线23被布置在面对沿着第二方向H并排布置着的各个读出电路22的位置处。例如，四条像素驱动线23中的各条像素驱动线23分别是如下的配线TRG：其电气连接到分别与沿着第二方向H并排布置着的各个读出电路22对应的四个传感器像素12之中的一个传感器像素12的贯通配线48。即，用作控制线的四条像素驱动线23分别电气连接到沿着第二方向H并排布置着的各个传感器像素12的传输晶体管TR的栅极TG。注意，在图11中，为了将配线TRG彼此区分开，各条配线TRG的符号末尾标注了识别编号1、2、3或4。
如图12所示，例如，垂直信号线24被布置在面对沿着第一方向V并排布置着的各个读出电路22的位置处。例如，用作输出线的垂直信号线24电气连接到作为沿着第一方向V并排布置着的各个读出电路22的输出端的放大晶体管AMP的源极。
(第一变形例)
图13和图14是分别示出上述固体摄像元件1的水平方向的截面构造的变形例的图。在图13和图14各者的上侧图显示了图1中的第一基板10的水平方向的截面构造的变形例，并且图13和图14各者的下侧图显示了图1中的第二基板20的水平方向的截面构造的变形例。注意，在图13和图14各者的上侧截面图中，在显示了图1中的第一基板10的水平方向的截面构造的变形例的图上叠加有显示了图1中的半导体基板11的表面构造的变形例的图。此外，图13和图14各者的下侧截面图中，在显示了图1中的第二基板20的水平方向的截面构造的变形例的图上叠加有显示了半导体基板21的表面构造的变形例的图。
如图13和图14所示，以呈矩阵状布置着的多个点的形式显示出来的多条贯通配线54、多条贯通配线48和多条贯通配线47在第一基板10的平面内沿着图13和图14中的左右方向(即第二方向H)呈带状地排列着。注意，图13和图14例示了其中多条贯通配线54、多条贯通配线48和多条贯通配线47沿着第二方向H排列成两排的情况。在共用读出电路22的四个传感器像素12中，例如，四个浮动扩散部FD隔着像素分离部43而彼此靠近地布置着。在共用读出电路22的四个传感器像素12中，四个传输电极TG1、TG2、TG3和TG4被布置成围绕四个浮动扩散部FD。例如，四个传输栅极TG形成环形形状。
绝缘层53包括沿着第二方向H延伸的多个区块。半导体基板21包括沿着第二方向H延伸的多个岛状区块21A，所述多个岛状区块21A隔着绝缘层53沿着与第二方向H正交的第一方向V并排布置着。在各区块21A中，例如，设置有复位晶体管RST、放大晶体管AMP和选择晶体管SEL。例如，由四个传感器像素12共用的一个读出电路22被布置成并不是正对着该四个传感器像素12，而是在第一方向V上有所偏移。
在图13中，由四个传感器像素12共用的一个读出电路22包括：第二基板20中面对该四个传感器像素12的区域在第一方向V上偏移后的区域中的复位晶体管RST、放大晶体管AMP和选择晶体管SEL。例如，由四个传感器像素12共用的一个读出电路22包括：布置在一个区块21A中的放大晶体管AMP、复位晶体管RST和选择晶体管SEL。
在图14中，由四个传感器像素12共用的一个读出电路22包括：第二基板20中面对该四个传感器像素12的区域在第一方向V上偏移后的区域中的复位晶体管RST、放大晶体管AMP、选择晶体管SEL和FD传输晶体管FDG。例如，由四个传感器像素12共用的一个读出电路22包括：布置在一个区块21A中的放大晶体管AMP、复位晶体管RST、选择晶体管SEL和FD传输晶体管FDG。
在本变形例中，例如，由四个传感器像素12共用的一个读出电路22并未正对着四个传感器像素12，而是从其中读出电路22正对着四个传感器像素12的位置在第一方向V上有所偏移。在这种情况下，可以缩短配线25(参见图10)，或者可以省略配线25，并且共用的杂质区域可以构成放大晶体管AMP的源极和选择晶体管SEL的漏极。藉此，可以缩小读出电路22的尺寸，或者可以增大读出电路22中的其他部位的尺寸。
(第二变形例)
图15是示出上述固体摄像元件1的水平方向的截面构造的变形例的图。图15示出了图7中的截面构造的变形例。
在本变形例中，半导体基板21包括隔着绝缘层53沿着第一方向V和第二方向H并排布置着的多个岛状区块21A。在各区块21A中，例如，布置有一组复位晶体管RST、放大晶体管AMP和选择晶体管SEL。在这种情况下，可以通过绝缘层53抑制彼此相邻的读出电路22之间可能发生的串扰，以抑制再生图像的分辨率的降低或由于混色而导致的图像质量的劣化。
(第三变形例)
图16是示出上述固体摄像元件1的水平方向的截面构造的变形例的图。图16示出了图15中的截面构造的变形例。
在本变形例中，例如，由四个传感器像素12共用的一个读出电路22被布置成并未正对着四个传感器像素12，而是在第一方向V上有所偏移。另外，在本变形例中，如第二变形例中那样，半导体基板21包括隔着绝缘层53沿着第一方向V和第二方向H并排布置着的多个岛状区块21A。在各区块21A中，例如，布置有一组复位晶体管RST、放大晶体管AMP和选择晶体管SEL。在本变形例中，还沿着第二方向H排列有多条贯通配线47和多条贯通配线54。具体地，多条贯通配线47布置在共用某个读出电路22的四条贯通配线54和共用与所述某个读出电路22在第二方向H上相邻的另一个读出电路22的四条贯通配线54之间。在这种情况下，可以通过绝缘层53和贯通配线47抑制彼此相邻的读出电路22之间可能发生的串扰，以抑制再生图像的分辨率的降低或由于混色而导致的图像质量的劣化。
(第四变形例)
图17是示出上述固体摄像元件1的水平方向的截面构造的变形例的图。图17示出了图7中的截面构造的变形例。
在本变形例中，第一基板10具有针对各个传感器像素12而布置着的光电二极管PD及传输晶体管TR，并且每四个传感器像素12共用一个浮动扩散部FD。因此，在本变形例中，针对每四个传感器像素12布置有一条贯通配线54。
在以矩阵形式布置的多个传感器像素12中，为了方便起见，与通过将对应于共用一个浮动扩散部FD的四个传感器像素12的单位区域在第一方向V上偏移一个传感器像素12而获得的区域相对应的四个传感器像素12被称为四个传感器像素12A。于是，在本变形例中，第一基板10具有由每四个传感器像素12A共用的贯通配线47。因此，在本变形例中，针对每四个传感器像素12A布置有一条贯通配线47。
在本变形例中，第一基板10包括将光电二极管PD及传输晶体管TR针对各个传感器像素12进行分离的像素分离部43。当从半导体基板11的法线方向观察时，像素分离部43并未完全围绕传感器像素12，而是在与浮动扩散部FD连接的贯通配线54附近以及在贯通配线47附近包括作为未形成区域的间隙。于是，这些间隙使得四个传感器像素12能够共用一条贯通配线54，并且使得四个传感器像素12A能够共用一条贯通配线47。在本变形例中，第二基板20包括针对共用浮动扩散部FD的每四个传感器像素12而设置的读出电路22。
图18是示出本变形例的固体摄像元件1的水平方向的截面构造的图。图18示出了图15中的截面构造的变形例。在本变形例中，第一基板10具有针对各个传感器像素12而布置的光电二极管PD及传输晶体管TR，并且每四个传感器像素12共用一个浮动扩散部FD。此外，第一基板10包括将光电二极管PD及传输晶体管TR针对各个传感器像素12进行分离的像素分离部43。
图19是示出本变形例的固体摄像元件1的水平方向的截面构造的图。图19示出了图16中的截面构造的变形例。在本变形例中，第一基板10具有针对各个传感器像素12而布置的光电二极管PD及传输晶体管TR，并且每四个传感器像素12共用一个浮动扩散部FD。此外，第一基板10包括将光电二极管PD及传输晶体管TR针对各个传感器像素12进行分离的像素分离部43。
(第五变形例)
图20是示出本变形例的固体摄像元件1的电路构造的图。根据本变形例的固体摄像元件1是配备有列并行ADC的CMOS图像传感器。
如图20所示，根据本变形例的固体摄像元件1被构造成：除了具有其中以矩阵形式呈二维状布置有分别包含光电转换元件的多个传感器像素12的像素区域13之外，还包括垂直驱动电路33、列信号处理电路34、参考电压供给部38、水平驱动电路35、水平输出线37和***控制电路36。
在这种***构造中，***控制电路36基于主时钟MCK生成用作垂直驱动电路33、列信号处理电路34、参考电压供给部38、水平驱动电路35等的操作的基准的时钟信号以及控制信号等，并且将时钟信号、控制信号等提供给垂直驱动电路33、列信号处理电路34、参考电压供给部38、水平驱动电路35等。
另外，垂直驱动电路33与像素区域13中的各传感器像素12一起形成在第一基板10上，并且垂直驱动电路33还形成在形成有读出电路22的第二基板20上。列信号处理电路34、参考电压供给部38、水平驱动电路35、水平输出线37和***控制电路36形成在第三基板30上。
尽管这里并未图示，但是作为传感器像素12的构造，除了具有光电二极管PD之外，例如，还包括用于将通过光电二极管PD中的光电转换而获得的电荷传输到浮动扩散部FD的传输晶体管TR。另外，尽管这里并未图示，但是作为读出电路22的构造，可以包括如下的三晶体管构造：其中，布置有用于控制浮动扩散部FD的电位的复位晶体管RST、用于输出与浮动扩散部FD的电位对应的信号的放大晶体管AMP、以及用于选择像素的选择晶体管SEL。
在像素区域13中，呈二维地布置有传感器像素12，并且对于m行X n列的像素布置，像素驱动线23针对各行进行布线，并且垂直信号线24针对各列进行布线。多条像素驱动线23中的各者的一端连接到垂直驱动电路33中的与各行相对应的输出端。垂直驱动电路33包括移位寄存器等，且通过多条像素驱动线23来控制像素区域13中的行地址和行扫描。
例如，列信号处理电路34包括针对像素区域13中的各像素列(即，针对各垂直信号线24)分别设置的模数转换电路(ADCs：analog-to-digital conversion circuits)34-1～34-m，以将从像素区域13中的各传感器像素12按各列输出的模拟信号转换为数字信号且输出该数字信号。
例如，参考电压供给部38包括数模转换电路(DAC：digital-to-analogconversion circuit)38A以作为用于产生具有其中电平随时间呈倾斜状变化的所谓斜坡(RAMP)波形的参考电压Vref的手段。注意，用于产生具有斜坡波形的参考电压Vref的手段不限于DAC 38A。
在由***控制电路36给出的控制信号CS1的控制下，DAC 38A基于由***控制电路36提供过来的时钟CK而产生具有斜坡波形的参考电压Vref，且将该参考电压Vref提供给列信号处理电路34的ADC34-1～ADC 34-m。
注意，ADC 34-1～ADC 34-m各者被构造成能够选择性地执行与如下两种操作模式对应的AD转换操作：一种操作模式是通常帧速率模式，在该通常帧速率模式中，通过使用渐进扫描方式来读取所有传感器像素12中的信息；另一种操作模式是高速帧速率模式，在该高速帧速率模式中，与通常帧速率模式相比通过将传感器像素12的曝光时间设定为1/N，使得帧速率是N倍(例如，两倍)。上述操作模式的切换是在由***控制电路36给出的控制信号CS2和CS3的控制下进行的。此外，从外部的***控制器(未图示)向***控制电路36提供用于在通常帧速率模式和高速帧速率模式之间进行操作模式的切换的指令信息。
ADC 34-1～ADC 34-m分别具有相同的构造，并且因此以ADC 34-m为例进行下面的说明。ADC 34-m包括比较器34A、作为计数装置的示例的递增/递减计数器(U/D CNT)34B、传输开关34C和存储器装置34D。
比较器34A将垂直信号线24的信号电压Vx与参考电压Vref进行比较，其中，信号电压Vx对应于从像素区域13中的第n列的各传感器像素12输出的信号，并且参考电压Vref具有斜坡波形且是从参考电压供给部38提供的。例如，当参考电压Vref高于信号电压Vx时，输出Vco为“H(高)”电平，并且当参考电压Vref等于或低于信号电压Vx时，输出Vco为“L(低)”电平。
在由***控制电路36给出的控制信号CS2的控制下，作为非同步型计数器的递增/递减计数器34B与DAC 38A同时被***控制电路36提供了时钟CK，并且与时钟CK同步地递减(向下)计数或递增(向上)计数，以测量从由比较器34A执行的比较操作的开始到结束的比较期间。
具体地，在通常帧速率模式下，在从一个传感器像素12读出信号的操作中，递增/递减计数器34B在第一次读出操作期间中向下计数以测量第一次读出操作中的比较时间，并且在第二次读出操作期间中向上计数以测量第二次读出操作中的比较时间。
另一方面，在高速帧速率模式下，保持与某一行中的传感器像素12相关的计数结果，并且随后，对于下一行中的传感器像素12，递增/递减计数器34B在第一次读出操作期间中从上一次计数结果向下计数以测量第一次读出操作中的比较时间，并且在第二次读出操作期间中向上计数以测量第二次读出操作中的比较时间。
在由***控制电路36给出的控制信号CS3的控制下，在通常帧速率模式下，当完成了与某一行中的传感器像素12相关的递增/递减计数器34B的计数操作时，传输开关34C成为接通(闭合)状态，并且将递增/递减计数器34B的计数结果传输到存储器装置34D。
另一方面，例如在N＝2的高速帧速率中，当完成了与某一行中的传感器像素12相关的递增/递减计数器34B的计数操作时，传输开关34C保持为截止(打开)状态。随后，当完成了与下一行中的传感器像素12相关的递增/递减计数器34B的计数操作时，传输开关34C成为接通状态，并且将递增/递减计数器34B的关于垂直的两个像素的计数结果传输到存储器装置34D。
以这种方式，通过ADC 34-1～ADC 34-m各者中的比较器34A和递增/递减计数器34B的操作，把从像素区域13中的各传感器像素12经由垂直信号线24逐列地提供的模拟信号转换为N位(N-bit)数字信号，并且将该数字信号存储在存储器装置34D中。
水平驱动电路35包括移位寄存器等，且控制列信号处理电路34中的ADC 34-1～ADC 34-m的列地址和列扫描。在水平驱动电路35的控制下，由ADC 34-1～ADC 34-m各者中的AD转换产生的N位数字信号依次被读出到水平输出线37，然后经由水平输出线37作为摄像数据而被输出。
除了上述构件之外，例如，还可以设置有对经由水平输出线37输出的摄像数据执行各种信号处理的电路(未图示，因为该电路与本公开并不直接相关)。
在根据如上构造的本变形例的配备有列并行ADC的固体摄像元件1中，递增/递减计数器34B的计数结果可以通过传输开关34C选择性地传输到存储器装置34D，并且因此，可以独立地控制递增/递减计数器34B的计数操作和将递增/递减计数器34B的计数结果向水平输出线37读出的操作。
图21示出了图20中的固体摄像元件1包括层叠着的第一基板10、第二基板20和第三基板30这三个基板的示例。
在本变形例中，在第一基板10上的中央部分处形成有包括多个传感器像素12的像素区域13，并且在像素区域13的周围形成有垂直驱动电路33。
另外，在第二基板20上，在中央部分处形成有包括多个读出电路22的读出电路区域15，并且在读出电路区域15周围形成有垂直驱动电路33。
此外，在第三基板30上，形成有列信号处理电路34、水平驱动电路35、***控制电路36、水平输出线37和参考电压供给部38。
利用上述构造，如图1的前述构造及其变形例中那样，不会因为将基板彼此电气连接的结构而导致增大了芯片尺寸或者阻碍了每像素的面积的微细化。藉此，能够以与现有芯片的尺寸同等的芯片尺寸，提供不会阻碍每像素的面积的微细化的具有三层结构的固体摄像元件1。注意，垂直驱动电路33可以仅形成在第一基板10上或仅形成在第二基板20上。
(第六变形例)
图22示出了作为本变形例的固体摄像元件1的截面构造的变形例。在图1的前述构造及其变形例中，固体摄像元件1包括层叠着的第一基板10、第二基板20和第三基板30这三个基板。然而，在图1的前述构造及其变形例中，固体摄像元件1可以包括层叠着的第一基板10和第二基板20这两个基板。
在这种情况下，例如，如图22所示，逻辑电路32分开地形成在第一基板10和第二基板20上。注意，在逻辑电路32的布置于第一基板10侧的电路32A中，设置了具有如下的栅极结构的晶体管：在该栅极结构中，层叠有由能够承受高温处理的材料(例如，高k材料)构成的高介电常数膜和金属栅极电极。另一方面，在逻辑电路32的布置于第二基板20侧的电路32B中，在与源极电极及漏极电极相接的杂质扩散区域的表面上形成有低电阻区域，该低电阻区域包含通过使用自对准硅化物(SALICIDE)工艺而形成的诸如CoSi2或NiSi等硅化物。因此，包含硅化物的低电阻区域是由半导体基板的材料和金属的化合物形成的。
因此，在形成传感器像素12时，可以使用诸如热氧化等高温处理。此外，在作为逻辑电路32的一部分且布置于第二基板20侧的电路32B中，在与源极电极及漏极电极相接的杂质扩散区域的表面上设置有包含硅化物的低电阻区域26的情况下，可以减小接触电阻。藉此，可以以更高的速度执行逻辑电路32中的运算。
图23是示出如图1所示的构造及其变形例中的固体摄像元件1的截面构造的变形例的图。在如图1所示的构造及其变形例中的第三基板30上的逻辑电路32中，在与源极电极及漏极电极相接的杂质扩散区域的表面上可以形成有低电阻区域37，该低电阻区域37包含通过使用自对准硅化物(SALICIDE)工艺而形成的诸如CoSi2或NiSi等硅化物。因此，在形成传感器像素12时，可以使用诸如热氧化等高温处理。此外，在逻辑电路32中在与源极电极及漏极电极相接的杂质扩散区域的表面上设置有包含硅化物的低电阻区域37的情况下，可以减小接触电阻。藉此，可以以更高的速度执行逻辑电路32中的运算。
[第一实施方案]
现在将参照图24～图33来说明第一实施方案的固体摄像元件。
(固体摄像元件的总体构造的示例)
图24是示出根据本公开的第一实施方案的固体摄像元件100的截面的一部分的图。如图24所示，固体摄像元件100具有其中把层叠体200、层叠体300和层叠体400贴合在一起的构造。图24所示的平面230是层叠体200和层叠体300贴合在一起的平面。此外，图24所示的平面340是层叠体300和层叠体400贴合在一起的平面。这些层叠体200～400彼此电气连接。
彩色滤光片211布置在层叠体200～400的下方，即，布置在层叠体200的下部处。芯片上透镜(on-chip lens)212布置在彩色滤光片211的下方。芯片上透镜212用于将照射光聚集。所聚集的光经由彩色滤光片211被引导到层叠体200中所包括的光电转换元件203。
层叠体200具有如下的构造：其中，在基板201上层叠有用于构成晶体管等的多层膜。基板201是诸如N型硅基板等半导体基板。在基板201中，例如，形成有P型半导体区域202(P阱)。在半导体区域202中形成有N型半导体区域，由此，形成了诸如具有PN结的光电二极管等光电转换元件203。光电转换元件203通过光电转换，将所接收到的光转换成与所接收到的光量相对应的电气信号。
作为P+型半导体区域的空穴累积二极管(HAD：Hole Accumulation Diode)204被形成在光电转换元件203的上方。HAD 204起到空穴累积层的作用，以抑制在作为N型光电二极管的光电转换元件203的表面上产生的暗电流。
在基板201上，布置有N型传输晶体管220。传输晶体管220包括作为N型源极区域的浮动扩散部(FD：floating diffusion)221。传输晶体管220将从光电转换元件203输出的电气信号传输到像素晶体管。FD221临时保持从光电转换元件203输出的电气信号。
HAD 204和包括FD 221的传输晶体管220被绝缘膜250覆盖。
层叠体300具有如下的构造：其中，在基板301上层叠有用于构成晶体管等的多层膜。基板301是诸如P型硅基板等半导体基板。层叠体300上下翻转并且贴合在层叠体200中的绝缘膜250上。
在基板301上，即，在基板301的面对基板201的一侧上，布置有诸如N型放大晶体管310、N型复位晶体管320和未图示的N型选择晶体管等像素晶体管。像素晶体管执行用于读出与由光电转换元件203接收的光量相对应的电气信号的处理。
配线313d连接到放大晶体管310的栅极电极313。配线313d连接到复位晶体管320的源极区域321。此外，配线313d经由接触件221c连接到传输晶体管220的FD 221。
诸如放大晶体管310和复位晶体管320等像素晶体管被绝缘膜350覆盖。因此，绝缘膜250和绝缘膜350在作为层叠体200和层叠体300的贴合面的平面230上接合在一起。
在基板301的下表面侧，即，在与布置有像素晶体管的一侧相反的一侧上，以四层的形式形成有配线D1～D4。配线D1是形成在作为最下层的第一层中的配线。配线D4是形成在作为最上层的第四层中的配线。注意，配线层的数量不限于四层，而是可以依照设计条件等改变为任何数量。
配线D1～D4被绝缘膜360覆盖。
层叠体400具有如下的构造：其中，在基板401上层叠有用于构成晶体管等的多层膜。基板401是诸如硅基板等半导体基板。层叠体400上下翻转并接合到层叠体300的配线D4上。在图24的示例中，配线D4与层叠体400中的配线之间的接合点402与布置有像素的像素区域重叠。
布置在基板401上，即，布置在基板401的面对基板301的一侧上的多个逻辑晶体管Tr连接到层叠体400中的配线。层叠体400中的配线和逻辑晶体管Tr被绝缘膜450覆盖。层叠体400中的配线和逻辑晶体管Tr构成逻辑电路。逻辑电路对应于固体摄像元件100中的周边电路，其例如用于处理在光电转换元件203中产生的电气信号等。
(固体摄像元件的详细构造示例)
下面参照图25来说明第一实施方案的固体摄像元件100的详细构造示例。图25是示出在根据本公开的第一实施方案的固体摄像元件100的层叠体200和300的贴合位置附近的示意图。图25中的(a)是层叠体300的形成有像素晶体管的一侧的俯视图，并且图25中的(b)～(d)是示出层叠体200和300的贴合位置附近的截面图。图25中的(b)是沿着图25中的(a)的A-A′线截取的截面图，图25中的(c)是沿着图25中的(a)的B-B′线截取的截面图，并且图25中的(d)是沿着图25中的(a)的C-C′线截取的截面图。注意，在图25中的(a)中省略了绝缘膜350和接触件221c。另外，在图25中的(b)中，接触件223c的位置被偏移。
如图25中的(c)所示，固体摄像元件100包括作为第一半导体基板的基板201，该一半导体基板包括用于临时保持从光电转换元件203输出的电气信号的FD 221。HAD 204布置在光电转换元件203的上方。与上层配线连接的接触件204c连接到HAD 204。接触件204c经由上层配线接地，以将基板201的基板电位固定为0V。FD 221是传输晶体管220的源极区域。传输晶体管220包括布置在基板201上的栅极绝缘膜224和布置在栅极绝缘膜224上的栅极电极223。与上层配线连接的接触件223c连接到栅极电极223。接触件223c经由上层配线和层叠体400中的配线连接到包括逻辑晶体管Tr的周边电路。传输晶体管220将从光电转换元件203输出的电气信号传输到放大晶体管310。
固体摄像元件100包括作为面对基板201的第二半导体基板的基板301。基板301在面对基板201的一侧上包括作为第一晶体管的放大晶体管310。放大晶体管310包括：沿着基板301的厚度方向延伸的沟道315；和栅极电极313，其作为沿着基板301的厚度方向延伸并且将沟道315夹在中间的多栅。沟道315由基板301的一部分构成，当电压施加到栅极电极313时，沟道315用作稍后所述的源极区域311和漏极区域312之间的电流路径。栅极绝缘膜314介于沟道315和栅极电极313之间。例如，放大晶体管310被构造成如下三栅晶体管：其中，栅极电极313隔着栅极绝缘膜314在三个侧面上连接到沟道315。放大晶体管310放大由传输晶体管220从光电转换元件203传输过来的电气信号，并且输出放大后的电气信号。
如图25中的(d)所示，基板301在面对基板201的一侧上包括复位晶体管320，其作为具有源极区域321的第二晶体管。复位晶体管320包括：沿着基板301的厚度方向延伸的沟道325；和栅极电极323，其作为沿着基板301的厚度方向延伸且将沟道325夹在中间的多栅。沟道325由基板301的一部分构成，当电压施加到栅极电极323时，沟道325用作稍后所述的源极区域321和漏极区域322之间的电流路径。栅极绝缘膜324介于沟道325和栅极电极323之间。例如，复位晶体管320被构造成如下的三栅晶体管：其中，栅极电极323隔着栅极绝缘膜324在三个侧面上连接到沟道325。复位晶体管320将放大晶体管310的栅极电极313的电位复位(初始化)到电源电位。复位晶体管320还用作将FD 221的电位复位的晶体管。
复位晶体管320的栅极电极323连接到作为用于传输来自基板301的位于与基板201面对着的表面的相反侧处的表面侧的电气信号的信号线的配线D1～D4。具体地，栅极电极323经由接触件323c连接到配线D1～D4。配线D1～D4经由层叠体400中的配线连接到包括逻辑晶体管Tr的周边电路，以发送和接收电气信号。
如图25中的(b)所示，基板301在面对基板201的一侧上包括选择晶体管330。选择晶体管330包括：沿着基板301的厚度方向延伸的沟道335；和栅极电极333，其作为沿着基板301的厚度方向延伸且将沟道335夹在中间的多栅。沟道335由基板301的一部分构成，当电压施加到栅极电极333时，沟道335用作稍后所述的源极区域331和漏极区域332之间的电流路径。栅极绝缘膜334介于沟道335和栅极电极333之间。例如，选择晶体管330被构造成如下的三栅晶体管：其中，栅极电极333隔着栅极绝缘膜334在三个侧面上连接到沟道335。选择晶体管330选择是否为了处理在放大晶体管310中放大的电气信号而将电气信号向上层中的配线D1～D4传输。
如图25中的(a)所示，放大晶体管310的栅极电极313和选择晶体管330的栅极电极333并列地布置着。选择晶体管330的栅极电极333和复位晶体管320的栅极电极323被布置成彼此正交。
如图25中的(c)所示，放大晶体管310的栅极电极313连接到FD 221。具体地，固体摄像元件100包括用于把栅极电极313和FD 221的彼此面对着的表面连接起来的接触件221c。即，在图25的例子中，通过包含多晶硅等的接触件221c，将沿着基板301的厚度方向朝向基板201延伸的栅极电极313的与基板201最靠近的表面以及其中在基板201的表层处布置有FD 221的基板201的最外表面连接起来。换句话说，接触件221c将栅极电极313和FD221以最短的距离连接起来。
放大晶体管310的栅极电极313连接到复位晶体管320的源极区域321。具体地，放大晶体管310的栅极电极313朝向复位晶体管320延伸，由此形成配线313d。放大晶体管310的栅极电极313和复位晶体管320的源极区域321通过配线313d彼此连接起来。
如图25中的(b)所示，基板301包括从基板301的一个表面侧向另一表面侧延伸的源极区域311和331，并且还包括从基板301的一个表面侧向另一表面侧延伸的漏极区域312、322和332。例如，源极区域311和漏极区域312具有杂质浓度为1×1018cm-3以上的N型导电性，并且被包含于放大晶体管310中。例如，源极区域331和漏极区域332具有杂质浓度为1×1018cm-3以上的N型导电性，并且被包含于选择晶体管330中。选择晶体管330的漏极区域332连接到放大晶体管310的源极区域311。例如，漏极区域322具有杂质浓度为1×1018cm-3以上的N型导电性，并且被包含于复位晶体管320中。
这里，注意，复位晶体管320的源极区域321也具有N型导电性。然而，复位晶体管320的源极区域321仅形成在基板301的面对基板201的表面侧的表层部分中，并且没有到达基板301的相反侧的表面。从FD221经由接触件221c、放大晶体管310的栅极电极313、和配线313d延伸到达复位晶体管320的源极区域321的区域是用作浮动扩散部的FD区域。使源极区域321形成得小于其他区域，是为了避免FD电容的增大。
源极区域311和331连接到作为用于传输来自基板301的位于与基板201面对着的表面的相反侧处的表面侧的电气信号的信号线的配线D1～D4。具体地，源极区域311经由接触件311c连接到配线D1～D4。源极区域331经由接触件331c连接到配线D1～D4。配线D1～D4经由层叠体400中的配线连接到包括逻辑晶体管Tr的周边电路，以发送和接收电气信号。
漏极区域312、322和332从基板301的位于与基板201面对着的表面的相反侧处的表面侧连接到电源电位。具体地，漏极区域312经由接触件312c连接到配线D1～D4。漏极区域322经由接触件322c连接到配线D1～D4。漏极区域332经由接触件332c连接到配线D1～D4。配线D1～D4连接到电源电位。
(栅极电极的详细构造示例)
如上所述，例如，布置在基板301上的像素晶体管被构造成三栅晶体管。这里，以放大晶体管310为例，参照图26更详细地说明三栅晶体管的构造。复位晶体管320和选择晶体管330以与下面说明的放大晶体管310类似的方式而被构造出来。
图26是示出根据本公开的第一实施方案的放大晶体管310的构造示意图。图26中的(a)是放大晶体管310的分解立体图，并且图26中的(b)是放大晶体管310的立体图。
如图26所示，源极区域311、漏极区域312和夹在它们之间的沟道315被形成为沿着层叠体300的层叠方向SD直立的板状。
源极区域311的一部分、沟道315的全部、和漏极区域312的一部分被栅极绝缘膜314覆盖。例如，栅极绝缘膜314由诸如Al2O3、TiO2、Ta2O5、HfO2、HfSiON、HfSiO4、ZrO2、ZrSiO4、La2O3或Y2O3等高k(高介电常数)材料构成。
栅极绝缘膜314被栅极电极313覆盖。例如，栅极电极313可以由多晶硅构成。放大晶体管310可以是其栅极电极313由诸如TaCx、W、WNx或TiN等金属系材料构成的金属栅晶体管。
在被构造成三栅晶体管的放大晶体管310中，栅极宽度是板状沟道的宽度(板的厚度)与其高度×2相加所得的长度。
如上所述，放大晶体管310包括N型的源极区域311、N型的漏极区域312以及夹在这两个区域之间的P型沟道315。另外，绝缘膜360布置在放大晶体管310的NPN结构的主体正下方。即，放大晶体管310具有FD-SOI(Fully Depleted Silicon-On-Insulator：完全耗尽型绝缘体上硅)结构。
(固体摄像元件的制造处理的示例)
下面参照图27～图31来说明第一实施方案的固体摄像元件100的制造处理的示例。图27～图31是示出根据本公开的第一实施方案的固体摄像元件100的制造处理过程的示例的流程图。注意，在图27～图31的左侧的图是在固体摄像元件100的制造处理中沿着图25中的(a)中的线A-A′截取的截面图。在图27～图31的中央的图是在固体摄像元件100的制造处理中沿着图25中的(a)中的线B-B′截取的截面图。在图27～图31的右侧的图是在固体摄像元件100的制造处理中沿着图25中的(a)中的线C-C′截取的截面图。
如图27中的(a1)、(b1)和(c1)所示，对作为P型硅基板等的基板301实施元件隔离，然后通过形成沟槽TR来形成沟道315、325。尽管未图示，但是同时也形成了沟道335。
如图27中的(a2)、(b2)和(c2)所示，形成栅极绝缘膜314、324和334以覆盖沟道315、325和335。此外，形成栅极电极313、323和333，以覆盖栅极绝缘膜314、324和334。
然后，在栅极电极313、323和333的两侧上的基板301中形成N型的源极区域311、321和331以及N型的漏极区域312、322和332，使得它们具有1×1018cm-3以上的杂质浓度。将源极区域311和331以及漏极区域312、322和332形成为达到沟槽TR的深度。将源极区域321形成得比其他源极区域311和331浅。
如图27中的(a3)、(b3)和(c3)所示，在基板301上层叠将各个构件覆盖的绝缘膜350的同时，形成把栅极电极313和源极区域321连接起来的配线313d。将绝缘膜350层叠得直到完全填埋包括配线313d的全部构件。
如图28中的(a1)、(b1)和(c1)所示，在作为N型硅基板等的基板201中，形成P型半导体区域202，形成作为N型光电二极管等的光电转换元件203，并且形成作为P+型半导体区域的HAD 204。
此外，在基板201上形成栅极绝缘膜224，并且在栅极绝缘膜224上形成栅极电极223。然后，在栅极电极223附近的基板201中形成作为N型源极区域的FD 221。
之后，在基板201上形成将各个构件覆盖的绝缘膜250。在形成有各个构件的基板201上，将上述基板301上下翻转后放置着以使得形成有像素晶体管的表面面对基板201。
如图28中的(a2)、(b2)和(c2)所示，将基板201和基板301贴合在一起。在该过程中，将形成在基板201上的绝缘膜250和形成在基板301上的绝缘膜350接合在一起。
藉此，基板201上的传输晶体管220和基板301上的像素晶体管彼此面对。另外，从栅极电极313延伸的配线313d被布置在基板201上的FD 221的正上方。
如图29中的(a1)、(b1)和(c1)所示，通过研磨基板301的与形成有像素晶体管的一侧相反的表面，使基板301减薄。例如，使基板301减薄得直至如下的状态为止：将主体基板301消除，使得露出沟道315、325和335各者的与被栅极电极313、323和333覆盖的一侧相反的一侧上的端部，露出栅极绝缘膜314、324和334各者的U字形两端，并且露出栅极电极313、323和333各者的U字形两端。然而，注意，也可以设计成保留主体基板301。如图29中的(a1)、(b1)和(c1)所示，在消除主体基板301的情况下，每个像素晶体管具有FD-SOI结构。
注意，尽管在每个像素晶体管周围，经过研磨后的基板301的一部分以分割的状态保留着，但是在以下附图中并未图示出这样的基板301。
如图29中的(a2)、(b2)和(c2)所示，从基板301的与形成有像素晶体管的一侧相反的一侧的表面，在与源极区域311和331以及漏极区域312、322和332相对应的位置处实施离子注入等，使其具有1×1018cm-3以上的杂质浓度。藉此，获得了从基板301的一个表面侧延伸到另一表面侧的源极区域311和331以及漏极区域312、322和332。
如图30中的(a1)、(b1)和(c1)所示，在基板301上形成绝缘膜360，以覆盖各个构件。然后，形成贯通孔TH，其贯通绝缘膜360、350和250以及配线313d且到达基板201中的FD221。
如图30中的(a2)、(b2)和(c2)所示，用诸如多晶硅等导电材料填充贯通孔TH直至到达配线313d的高度，以形成把配线313d和FD 221连接起来的接触件221c。
如图31中的(a1)、(b1)和(c1)所示，用诸如SiO2等绝缘材料回填配线313d上方的绝缘膜350和360。
如图31中的(a2)、(b2)和(c2)所示，接触件223c形成在栅极电极223上，并且连接到上层配线。接触件204c形成在HAD 204上，并且连接到上层配线。
此外，接触件323c形成在栅极电极323上，并且连接到配线D1～D4。尽管并未图示，但是接触件333c形成在栅极电极333上，并且连接到配线D1～D4。
此外，接触件311c和331c形成在源极区域311和331上，并且连接到配线D1～D4。接触件312c、322c和332c形成在漏极区域312、322和332上，并且连接到配线D1～D4。
之后，将其中形成有包括逻辑晶体管Tr的周边电路以及配线等的层叠体400贴合到层叠体300上。在该过程中，层叠体400中的绝缘膜450和层叠体300中的绝缘膜360被接合在一起。另外，层叠体400中的配线与层叠体300中的配线D4连接。藉此，配线D1～D4被适当地连接到层叠体400中的周边电路、接地线、及电源电位等。
以上，就完成了第一实施方案的固体摄像元件100的制造处理。
(比较例)
参照图32，下面在比较例的构造和第一实施方案的构造之间进行比较。图32是示出根据本公开的比较例的固体摄像元件的示意图。
在根据专利文献1的固体摄像元件中，将形成有像素区域的半导体基板和形成有逻辑电路的半导体基板接合在一起。即，在同一半导体基板上形成光电转换元件和像素晶体管。然而，这种构造不能确保用于布置像素晶体管的足够空间。例如，在像素晶体管之中的放大晶体管的尺寸较小的情况下，难以充分地提高跨导(transconductance)gm或充分地减小噪声。
于是，例如，可以想到的解决方案是：将基板分开为形成有光电转换元件的基板和形成有像素晶体管的基板，并且将这两个基板接合在一起。在图32中示出了这样的构造作为比较例。
如图32所示，比较例的固体摄像元件在包括光电转换元件203′和HAD 204′的基板201′上设置有包括FD 221′的传输晶体管220′。基板301′布置在基板201′上方。在基板301′的上表面上，即，与基板201′相反侧的表面上，布置有放大晶体管310′、复位晶体管320′和选择晶体管330′。这些像素晶体管是平面晶体管。另外，放大晶体管310′的栅极电极及复位晶体管320′的源极区域与FD 221′经由接触件221c′和配线D1′连接起来。
然而，这种构造使得必须将接触件221c′延长到配线D1′的层面，从而导致了更大的总配线长度。此外，也导致了把放大晶体管310′的栅极电极及复位晶体管320′的源极区域与FD 221′连接起来的构造是复杂的。因此，与FD 221′相关的配线的电容增加，并且FD区域整体的电容也增加。藉此，光电转换元件203′的光电转换效率下降。
在第一实施方案的固体摄像元件100中，各像素晶体管被构造成三栅晶体管，并且被布置成面对基板201侧。藉此，放大晶体管310的栅极电极313可以与FD 221彼此靠近。此外，复位晶体管320的源极区域321可以与FD 221彼此靠近。因此，能够削减与FD 221相关的整体配线的长度，即，接触件221c和配线313d的长度，从而提高光电转换元件203的光电转换效率。
在第一实施方案的固体摄像元件100中，各像素晶体管被构造成三栅晶体管。因此，在使得放大晶体管310面对基板201侧的同时，也使得复位晶体管320的栅极电极323的U字形两端面对配线D1～D4。藉此，栅极电极323可以从基板301的面对配线D1～D4的一侧连接到配线D1～D4。
在第一实施方案的固体摄像元件100中，各像素晶体管被构造成三栅晶体管。藉此，可以在不增加相对于基板301的占据面积的情况下，使得像素晶体管的栅极宽度在垂直于基板301表面的方向上扩展，从而实现进一步减小噪声并提高跨导gm。
在第一实施方案的固体摄像元件100中，各像素晶体管具有FD-SOI结构。藉此，可以实现像素晶体管的微细化，同时可以减小寄生电容以获得高速的像素晶体管。
第一实施方案的固体摄像元件100包括跨及基板301的厚度方向而全体分布着的源极区域311和331以及漏极区域312、322和332。因此，在使得像素晶体管面对基板201侧的同时，也使得源极区域311和331以及漏极区域312、322和332可以从基板301的面对配线D1～D4的一侧连接到配线D1～D4。因此，源极区域311和331以及漏极区域312、322和332与配线D1～D4连接起来的形态并不复杂。此外，由于各像素晶体管是三栅晶体管，所以栅极电极313、323和333对沟道315、325和335具有更高的控制性。因此，即使具有高杂质浓度的源极区域311和331以及漏极区域312、322和332从基板301的下表面跨及上表面进行分布，也可以抑制源极区域311、321和331及漏极区域312、322和332之间的短路。
借助于上述构造，使得第一实施方案的固体摄像元件100能够充分发挥将光电转换元件203和像素晶体管布置在不同的基板201和301上的优点。即，与将光电转换元件和像素晶体管布置在同一基板上的情况相比，可以进一步扩大光电转换元件203和像素晶体管中的任选者的面积。此外，可以增加每单位面积的像素数量。
此外，在第一实施方案的固体摄像元件100中，基板201和基板301经由接触件221c连接。此外，基板301和基板401通过基板301中的配线D3和基板401中的配线连接。借助于这些构造，与各基板间通过设置在基板的周边区域中的硅贯通孔(TSV：Through SiliconVia)相互连接的情况相比，减小了基板间的连接所需的面积。藉此，可以缩小固体摄像元件100的芯片尺寸。可替代地，可以在相同的芯片尺寸的情况下扩大像素区域。
另外，在第一实施方案的固体摄像元件100中，接触件221c以及基板301中的配线D3与基板401中的配线的接合点402被布置在像素区域内。藉此，可以进一步缩小芯片尺寸或者扩大像素区域。
(第一变形例)
下面参照图33来说明根据第一实施方案的第一变形例的固体摄像元件。图33是示出根据本公开的第一实施方案的第一变形例的固体摄像元件中的放大晶体管的构造示意图。第一变形例的放大晶体管是与第一实施方案中不同类型的多栅晶体管。第一变形例的复位晶体管和第一变形例的选择晶体管以与下面说明的放大晶体管类似的方式而被构造出来。
如图33中的(a)所示，第一变形例的放大晶体管310a被构造成如下的双栅晶体管：其中，栅极电极313a隔着栅极绝缘膜314a以两个面连接到沟道。即，放大晶体管310a包括N型的源极区域311a、N型的漏极区域(未图示)以及夹在它们之间的P型沟道(未图示)。
源极区域311a的一部分的两个侧面、沟道的全体的两个侧面以及漏极区域的一部分的两个侧面都被栅极绝缘膜314a覆盖。如第一实施方案中那样，栅极绝缘膜314a由高k材料等构成。在图中，源极区域311a的一部分的下端、沟道的全体的下端和漏极区域的一部分的下端被绝缘膜316in覆盖。
栅极绝缘膜314a和绝缘膜316in被栅极电极313a覆盖。与复位晶体管的源极区域等连接的配线313da从栅极电极313a延伸。如第一实施方案中那样，栅极电极313a和配线313da由多晶硅或金属系材料等构成。
在被构造成双栅晶体管的放大晶体管310a中，栅极宽度是板状沟道的高度的两倍。
第一变形例的放大晶体管310a还可以被构造成如下的晶体管：其具有其中绝缘膜360布置在NPN结构的主体正下方的FD-SOI结构。
如图33中的(b)所示，第一变形例的放大晶体管310b被构造成如下的全周晶体管：其具有其中把栅极电极313b隔着栅极绝缘膜314b以四个面连接到沟道的栅极全周(GAA：Gate-All-Around)结构。即，放大晶体管310b包括N型的源极区域311b、N型的漏极区域(未图示)以及夹在它们之间的P型沟道(未图示)。
源极区域311b、沟道和漏极区域相对于绝缘膜360呈直立的板状。源极区域311b包括呈V形弯曲并且与绝缘膜360相接的翼部311w。漏极区域包括呈V形弯曲并且与绝缘膜360相接的翼部(未图示)。
源极区域311b的一部分的全周、沟道的全体的全周以及漏极区域的一部分的全周被栅极绝缘膜314b覆盖。如第一实施方案中那样，栅极绝缘膜314b由高k材料等构成。
栅极绝缘膜314b被栅极电极313b覆盖。与复位晶体管的源极区域等连接的配线313db从栅极电极313b延伸。如第一实施方案中那样，栅极电极313b和配线313db由多晶硅或金属系材料等构成。
在被构造成全周晶体管的放大晶体管310b中，板状沟道的全周的长度是栅极宽度。
第一变形例的放大晶体管310b也可以被构造成如下的晶体管：其具有其中绝缘膜360布置在NPN结构的主体正下方的FD-SOI结构。
作为像素晶体管的示例，前面已经示出了第一实施方案中的三栅晶体管和第一变形例中的双栅晶体管和全周晶体管；然而，像素晶体管的构造不限于此。像素晶体管可以从各种类型的多栅晶体管中任意地选择。
藉此，可以形成如下的像素晶体管：其针对形成有光电转换元件的基板侧以及像素晶体管的上层配线侧这两者都能够取得接触。
而且，藉此，还允许像素晶体管对沟道具有更高的控制性。因此，可以形成如下的源极区域和漏极区域：在抑制了源极区域和漏极区域之间的短路的同时，针对形成有光电转换元件的基板侧以及像素晶体管的上层配线侧这两者都能够取得接触。
(第二变形例)
下面参照图34来说明根据第一实施方案的第二变形例的固体摄像元件110。图34是示出根据本公开的第一实施方案的第二变形例的固体摄像元件110的截面的一部分的图。
如图34所示，在第二变形例的固体摄像元件110中，传输晶体管220的栅极电极223x延伸到光电二极管203中。即，传输晶体管220可以包括被形成为纵型传输栅极的栅极电极223x。
(第三变形例)
下面参照图35来说明根据第一实施方案的第三变形例的固体摄像元件120。图35是示出根据本公开的第一实施方案的第三变形例的固体摄像元件120的截面的一部分的图。
如图35所示，在第三变形例的固体摄像元件120中，层叠体300和层叠体400的电气连接是在与层叠体200的周边区域14面对着的区域中进行的。周边区域14相当于层叠体200的框架区域，且被设置在像素区域13的周缘。层叠体300在与周边区域14面对着的区域中具有多个焊盘电极58，并且层叠体400在与周边区域14面对着的区域中包括多个焊盘电极64。层叠体300和层叠体400通过将设置在与周边区域14面对着的区域中的焊盘电极58和64相互接合而彼此电气连接。
以这种方式，层叠体300和层叠体400是通过焊盘电极58和64的相互接合而连接的。因此，例如，与各个层叠体通过布置在层叠体的周边区域中的TSV而连接的情况相比，可以缩小芯片尺寸或者可以扩大像素区域。
[第二实施方案]
现在将参照图36来说明第二实施方案的固体摄像元件。图36是示出根据本公开的第二实施方案的固体摄像元件的层叠体的贴合位置附近的示意图。第二实施方案的固体摄像元件与上述第一实施方案的固体摄像元件的不同之处在于，选择晶体管530布置在与布置有放大晶体管310e等的基板不同的基板501上。
注意，图36中的(a)是作为引用图的沿着图25中的(a)中的线A-A′截取的截面图，图36中的(b)是沿着图25中的(a)中的线B-B′截取的截面图，并且图36中的(c)是沿着图25中的(a)中的线C-C′截取的截面图。
如图36所示，第二实施方案的固体摄像元件包括层叠体200、贴合在层叠体200上的层叠体300e、以及贴合在层叠体300e上的层叠体500。
层叠体300e的基板301e不具有选择晶体管。即，作为P型硅基板等的基板301e包括放大晶体管310e和复位晶体管320。
例如，放大晶体管310e是包括N型的源极区域311e、N型的漏极区域312e、P型的沟道315e、栅极绝缘膜314e和栅极电极313e的三栅晶体管。然而，放大晶体管310e也可以是诸如双栅晶体管或全周栅极晶体管等其他的多栅晶体管。例如，放大晶体管310e被形成为比第一实施方案的放大晶体管310大出一个未将选择晶体管布置于基板301e上的量。
第二实施方案的固体摄像元件包括：作为第三半导体基板的基板501，其以与作为第二半导体基板的基板301e面对的方式被布置在第二半导体基板的与作为第一半导体基板的基板201相反的一侧。即，层叠体300e和包括基板501的层叠体500在覆盖基板301e的绝缘膜360和覆盖基板501的绝缘膜550之间的平面355上接合在一起。
作为P型硅基板等的基板501包括选择晶体管530，其选择是否将在放大晶体管510e中放大的电气信号传输到用作信号线的配线D1～D4。选择晶体管530布置在与基板301e面对的一侧相反的表面。例如，选择晶体管530包括布置在基板501的表层处的源极区域531、沟道535和漏极区域532，并且被形成为包括基板501上的栅极绝缘膜534和栅极绝缘膜534上的栅极电极533的平面晶体管。
选择晶体管530的漏极区域532经由接触件532c、配线D2和接触件311c连接到放大晶体管310e的源极区域311e。选择晶体管530的源极区域531经由接触件531c连接到上层配线。
在第二实施方案的固体摄像元件中，选择晶体管530布置在与基板301e不同的基板501上。藉此，可以将基板301e上的放大晶体管310e构成得更大，从而可以进一步减小噪声并且可以进一步提高跨导gm。
注意，在第二实施方案的构造中，选择晶体管530是平面晶体管，但这不是限制性的。如第一实施方案等中那样，选择晶体管可以被构造成诸如三栅晶体管等多栅晶体管。在这种情况下，选择晶体管的源极区域和漏极区域可以在形成有选择晶体管的基板的厚度方向上全体分布着。因此，漏极区域和放大晶体管310e的源极区域311e能够以面对的表面相互连接。此外，源极区域和上层配线能够以面对的表面相互连接。此时，选择晶体管的上下方向可以是无关紧要的。
[第三实施方案]
图37是示出摄像***2的示意性构造的示例的图，该摄像***2包括第一和第二实施方案及其变形例的固体摄像元件中的任何一者。因此，第一和第二实施方案及其变形例的固体摄像元件中的任何一者可以布置在摄像***2中。下面以包括第一实施方案的固体摄像元件100的摄像***2为例进行说明。
用作视频记录装置的摄像***2例如是下列之类的电子设备：诸如数码相机或摄影机等摄像装置，或者诸如智能手机或平板型终端等便携式终端设备等。例如，摄像***2包括第一实施方案的固体摄像元件100、DSP(数字信号处理器：digital signalprocessor)电路141、帧存储器142、显示部143、存储部144、操作部145和电源部146。在摄像***2中，固体摄像元件100、DSP电路141、帧存储器142、显示部143、存储部144、操作部145和电源部146经由总线147彼此连接。
固体摄像元件100输出与入射光对应的图像数据。DSP电路141是对从固体摄像元件100输出的信号即图像数据进行处理的信号处理电路。帧存储器142以帧为单位临时地保持由DSP电路141处理后的图像数据。例如，显示部143包括诸如液晶面板或有机电致发光(EL：electro luminescence)面板等面板型显示装置，并且显示由固体摄像元件100拍摄的动态图像或静态图像。存储部144将包含了由固体摄像元件100拍摄的动态图像或静态图像的图像数据记录在诸如半导体存储器或硬盘等记录介质上。操作部145按照用户的操作而发出用于摄像***2的各种功能的操作指令。电源部146向固体摄像元件100、DSP电路141、帧存储器142、显示部143、存储部144和操作部145等适当地提供用作上述这些供电对象的操作电源的各种电源。
下面，将会说明在摄像***2中执行的摄像过程。
图38示出了摄像***2中的摄像操作的流程图的示例。通过由用户对操作部145的操作等，摄像***2接收到摄像开始(步骤S101)。于是，操作部145将摄像指令发送到固体摄像元件100(步骤S102)。当接收到摄像指令时，固体摄像元件100的***控制电路(例如，参见图1中的***控制电路36)执行基于预定的摄像方式的摄像(步骤S103)。
固体摄像元件100将通过摄像而获得的图像数据输出到DSP电路141。这里，图像数据是指如下的数据：其表示基于临时保持在浮动扩散部FD中的电荷而生成的所有像素的像素信号。基于从固体摄像元件100输入过来的图像数据，DSP电路141执行诸如降噪处理等预定的信号处理(步骤S104)。DSP电路141把经过预定的信号处理后的图像数据保持于帧存储器142中，并且帧存储器142将图像数据存储于存储部144中(步骤S105)。以这种方式，在摄像***2中执行了摄像。
因为摄像***2包括小型化的或更精细化的固体摄像元件100，所以能够提供小型的或更精细的摄像***2。
(变形例)
图39是示出根据变形例的摄像***201的示意性构造的示例的图，该摄像***201包括第一和第二实施方案及其变形例的固体摄像元件中的任何一者。即，摄像***201是上述摄像***2的变形例。下面以包括第一实施方案的固体摄像元件100的摄像***201为例进行说明。
如图39所示，摄像***201包括光学***202、快门装置203、固体摄像元件100、控制电路205、信号处理电路206、监视器207和存储器208，并且能够拍摄静态图像和动态图像。
光学***202包括一个或多个透镜，并且把来自被摄体的光(入射光)引导到固体摄像元件100，以在固体摄像元件100的光接收表面上成像。
快门装置203布置在光学***202和固体摄像元件100之间，并且在控制电路205的控制下控制对固体摄像元件100的光照射时间段和遮光时间段。
与经由光学***202和快门装置203而成像于光接收表面上的光对应地，固体摄像元件100在一定时间段内累积信号电荷。累积于固体摄像元件100中的信号电荷根据从控制电路205提供过来的驱动信号(时序信号)而被传输。
控制电路205输出用于控制固体摄像元件100的传输操作和快门装置203的快门操作的驱动信号，由此驱动固体摄像元件100和快门装置203。
信号处理电路206对从固体摄像元件100输出的信号电荷实施各种各样的信号处理。通过由信号处理电路206实施信号处理而获得的图像(图像数据)被提供给监视器207以供显示，或者被提供存储器208以供存储(记录)。
即使在如此构造出来的摄像***201中，也能够通过应用固体摄像元件100而在全部像素上实现低噪声的摄像。
(应用例1)
根据本公开的技术可以适用于各种产品。例如，根据本公开的技术可以作为设置在诸如汽车、电动汽车、混合动力汽车、摩托车、自行车、个人移动载具、飞机、无人机、船舶、机器人等任何类型的移动体中的装置而被实现。
图40是示出车辆控制***的示意性构造例的框图，该车辆控制***是根据本公开的技术可以适用的移动体控制***的示例。
车辆控制***12000包括经由通信网络12001相互连接的多个电子控制单元。在图40所示的示例中，车辆控制***12000包括驱动***控制单元12010、车身***控制单元12020、车外信息检测单元12030、车内信息检测单元12040和综合控制单元12050。另外，作为综合控制单元12050的功能构造，示出了微型计算机12051、声音图像输出部12052和车载网络接口(I/F：interface)12053。
驱动***控制单元12010根据各种程序来控制与车辆的驱动***有关的设备的操作。例如，驱动***控制单元12010起到以下设备的控制装置的作用，这些设备例如是：诸如内燃机或驱动电机等用于产生车辆的驱动力的驱动力产生装置；用于将驱动力传递至车轮的驱动力传递机构；用于调整车辆的转向角的转向机构；以及用于产生车辆的制动力的制动装置等。
车身***控制单元12020根据各种程序来控制搭载于车体上的各种设备的操作。例如，车身***控制单元12020起到以下设备的控制装置的作用，这些设备例如是：无钥匙进入***、智能钥匙***、电动窗装置、或者诸如车头灯、车尾灯、刹车灯、转向灯或雾灯等各种灯。在这种情况下，可以向车身***控制单元12020输入从代替钥匙的便携式装置发射的无线电波或各种开关的信号。车身***控制单元12020接收到输入的无线电波或信号，并且控制车辆的门锁装置、电动窗装置和灯等。
车外信息检测单元12030检测关于安装有车辆控制***12000的车辆的外部的信息。例如，车外信息检测单元12030与摄像部12031连接。车外信息检测单元12030致使摄像部12031拍摄车辆外部的图像，并且接收所拍摄的图像。基于所接收到的图像，车外信息检测单元12030可以执行诸如人、车辆、障碍物、标识或路面上的文字等的物体检测处理或距离检测处理。
摄像部12031是接收光并且输出与所接收的光的光量对应的电气信号的光学传感器。摄像部12031可以将电气信号作为图像而输出，并且可以将电气信号作为测距信息而输出。此外，由摄像部12031接收的光可以是可见光，或者可以是诸如红外线等非可见光。
车内信息检测单元12040检测关于车辆内部的信息。例如，车内信息检测单元12040与用于检测驾驶员状态的驾驶员状态检测部12041连接。例如，驾驶员状态检测部12041包括对驾驶员进行摄像的相机。基于从驾驶员状态检测部12041输入过来的检测信息，车内信息检测单元12040可以计算出驾驶员的疲劳程度或专注程度，或可以判断驾驶员是否正在打瞌睡。
基于由车外信息检测单元12030或车内信息检测单元12040获取的关于车辆内部或外部的信息，微型计算机12051能够计算出驱动力产生装置、转向机构或制动装置的控制目标值，并且能够向驱动***控制单元12010输出控制指令。例如，微型计算机12051能够执行旨在实现先进驾驶员辅助***(ADAS：advanced driver assistance system)的功能的协同控制，该先进驾驶员辅助***的功能包括：车辆的碰撞规避或撞击减缓、基于车间距离的跟车行驶、车速维持行驶、车辆碰撞警告或车辆偏离车道警告等。
此外，基于由车外信息检测单元12030或车内信息检测单元12040获取的关于车辆周围的信息，微型计算机12051能够通过控制驱动力产生装置、转向机构或制动装置等，执行旨在实现使车辆不依赖于驾驶员的操作就能自主行驶的自动驾驶等的协同控制。
此外，基于由车外信息检测单元12030获取的关于车辆外部的信息，微型计算机12051能够向车身***控制单元12020输出控制指令。例如，根据由车外信息检测单元12030检测到的前方车辆或对向车辆的位置，微型计算机12051能够通过控制车头灯使其从远光灯切换为近光灯来执行旨在防止眩目的协同控制。
声音图像输出部12052将作为声音和图像中的至少一者的输出信号发送到如下的输出装置：该输出装置能够在视觉上或在听觉上将信息通知给车辆的乘客或车辆的外部。在图40的示例中，作为输出装置，示出了音频扬声器12061、显示部12062和仪表面板12063。例如，显示部12062可以包括板载显示器(on-board display)或平视显示器(head-updisplay)中的至少一者。
图41是示出摄像部12031的布置位置的示例的图。
在图41中，车辆12100包括摄像部12101、12102、12103、12104和12105以作为摄像部12031。
例如，摄像部12101～12105布置在车辆12100的前鼻、侧视镜、后保险杠、后门、车厢内部挡风玻璃的上部等位置处。布置在前鼻处的摄像部12101和布置在车厢内部挡风玻璃的上部处的摄像部12105主要获得车辆12100的前方区域的图像。布置在侧视镜处的摄像部12102和12103主要获得车辆12100的侧方区域的图像。布置在后保险杠或后门处的摄像部12104主要获得车辆12100的后方区域的图像。由摄像部12101和12105获得的前方区域的图像主要被用来检测前方车辆、行人、障碍物、交通信号、交通标志或车道等。
注意，图41示出了摄像部12101～12104的摄像范围的示例。摄像范围12111表示布置在前鼻处的摄像部12101的摄像范围，摄像范围12112和12113分别表示布置在侧视镜处的摄像部12102和12103的摄像范围，并且摄像范围12114表示布置在后保险杠或后门处的摄像部12104的摄像范围。例如，通过把由摄像部12101～12104拍摄的图像数据叠加，可以获得车辆12100的从上方观看到的俯瞰图像。
摄像部12101～12104中的至少一者可以具有获得距离信息的功能。例如，摄像部12101～12104中的至少一者可以是包括多个摄像元件的立体相机，或者可以是具有用于相位差检测的像素的摄像元件。
例如，基于从摄像部12101～12104获得的距离信息，微型计算机12051可以通过求出与摄像范围12111～12114内的各个三维物体相距的距离和该距离随时间的变化(即，相对于车辆12100的相对速度)，来提取如下的三维物体作为前方车辆：该三维物体尤其是在车辆12100的行驶路径上离车辆12100最近的三维物体，并且该三维物体是在与车辆12100大致相同的方向上以预定速度(例如，等于或大于0千米/小时)行驶的三维物体。此外，微型计算机12051可以设定在车前要预先确保与前方车辆的车间距离，并且可以执行包括跟车停止控制的自动刹车控制、或者包括跟车启动控制的自动加速控制等。以这种方式，就能够执行旨在实现使车辆不依赖于驾驶员的操作就能自主行驶的自动驾驶等的协同控制。
例如，基于从摄像部12101～12104获得的距离信息，微型计算机12051可以将关于三维物体的三维物体数据分类为诸如两轮车辆、普通车辆、大型车辆、行人、电线杆等其他三维物体的数据，进而提取出来，并且可以利用所提取的数据来自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员可以在视觉上辨认出来的障碍物以及该驾驶员难以在视觉上辨认出来的障碍物。然后，微型计算机12051判断用于表示与各个障碍物发生碰撞的风险程度的碰撞风险，并且当碰撞风险等于或高于设定值且因此车辆有可能与障碍物发生碰撞时，微型计算机12051可以通过经由音频扬声器12061或显示部12062向驾驶员输出警报，或者可以通过经由驱动***控制单元12010执行强制减速或者避让转向，来实现用于避免碰撞的驾驶支援。
摄像部12101～12104中的至少一者可以是检测红外线的红外相机。例如，微型计算机12051可以通过判定在由摄像部12101～12104拍摄的图像中是否存在行人来识别行人。例如，对行人的这种识别是通过如下过程来执行的：在由作为红外相机的摄像部12101～12104拍摄的图像中提取特征点的过程；以及通过对用于表示物体轮廓的一系列特征点执行图案匹配处理来判定该物体是否为行人的过程。当微型计算机12051判定在由摄像部12101～12104拍摄的图像中存在行人并且因此识别出行人时，声音图像输出部12052控制显示部12062使其叠加地显示出用于强调所识别出的行人的矩形轮廓线。此外，声音图像输出部12052可以控制显示部12062使其在所期望的位置处显示出用于表示行人的图标等。
上面已经说明了根据本公开的技术可以适用的移动体控制***的示例。根据本公开的技术可以适用于上面所说明的构造中的摄像部12031。具体地，根据上述第一和第二实施方案及其变形例中的任何一者的固体摄像元件可以适用于摄像部12031。通过将根据本公开的技术适用于摄像部12031，能够提供噪声低且高精细化的所拍摄图像。因此，在移动体控制***中可以利用所拍摄的图像来高精度地执行控制。
(应用例2)
图42是示出根据本公开的技术可以适用的内窥镜手术***的示意性构造例的图。
图42示出了诸如外科医生等手术者11131正在使用内窥镜手术***11000对检查台11133上的患者11132进行手术的状况。如图所示，内窥镜手术***11000包括内窥镜11100、诸如气腹管11111和能量处置工具11112等其他手术工具11110、用于支撑内窥镜11100的支撑臂装置11120、以及搭载有用于内窥镜手术的各种装置的推车11200。
内窥镜11100包括镜筒11101和摄像头11102，该镜筒11101的从末端起具有预定长度的区域被***到患者11132的体腔内，并且摄像头11102连接到镜筒11101的基端。在所图示的示例中，内窥镜11100被形成为具有刚性镜筒11101的所谓刚性镜，但是内窥镜11100也可以被形成为具有柔性镜筒的所谓柔性镜。
在镜筒11101的末端处设置有开口，物镜嵌入在该开口内。光源装置11203连接到内窥镜11100。由光源装置11203产生的光利用在镜筒11101内部延伸的光导件而被引导到镜筒11101的末端，并且经由物镜照射到患者11132的体腔内的观察对象上。注意，内窥镜11100可以是直视内窥镜、斜视内窥镜或侧视内窥镜。
在摄像头11102内部设置有光学***和根据上述第一和第二实施方案及其变形例的固体摄像元件中的任何一者。来自观察对象的反射光(即，观察光)通过光学***聚集到固体摄像元件上。固体摄像元件对观察光进行光电转换，以生成与观察光对应的电气信号(即，与观察图像对应的图像信号)。该图像信号被视为原始(RAW)数据而发送到相机控制单元(CCU：Camera Control Unit)11201。
CCU 11201包括中央处理单元(CPU：central processing unit)或图形处理单元(GPU：graphics processing unit)等，并且综合地控制内窥镜11100和显示装置11202的操作。此外，CCU 11201接收来自摄像头11102的图像信号，并且对该图像信号实施诸如显像处理(去马赛克处理)等用于显示基于该图像信号的图像的各种图像处理。
在CCU 11201的控制下，显示装置11202显示出基于已经由CCU11201实施了图像处理后的图像信号的图像。
光源装置11203包括诸如发光二极管(LED：light emitting diode)等光源，并且把当对手术部位等进行摄像时的照射光提供给内窥镜11100。
输入装置11204是针对内窥镜手术***11000的输入接口。使用者可以通过输入装置11204对内窥镜手术***11000进行各种信息的输入或指令输入。例如，使用者可以输入用于改变诸如从内窥镜11100出射的照射光的种类、倍率及焦距等摄像条件的指令等。
处置工具控制装置11205控制能量处置工具11112的驱动，以便烧灼或切开组织、或者封止血管等。为了确保内窥镜11100的视野并且确保手术者11131的作业空间，气腹装置11206通过气腹管11111将气体送入到患者11132的体腔内以使该体腔膨胀。记录仪11207是能够记录与手术有关的各种信息的装置。打印机11208是能够以诸如文本、图像或图表等各种形式打印与手术相关的各种信息的装置。
注意，用于向内窥镜11100提供当对手术部位进行摄像时的照射光的光源装置11203可以包括白色光源，该白色光源例如可以由LED、激光光源、或者它们二者的组合构成。在利用RGB激光光源的组合来构成白色光源的情况下，可以高精度地控制各种颜色的各波长的输出强度和输出时序。因此，在光源装置11203中可以进行所拍摄图像的白平衡的调整。此外，在这种情况下，通过让来自RGB激光光源各者的激光束以时分(time division)的方式照射到观察对象上，并且与该照射时序同步地控制摄像头11102的固体摄像元件的驱动，就能够以时分的方式拍摄与R、G和B各者相对应的图像。通过使用该方法，即使在固体摄像元件中未设置彩色滤光片的情况下，也可以获得彩色图像。
另外，可以控制光源装置11203的驱动以使得输出光的强度按预定时间间隔发生变化。通过与光强度的变化时序同步地控制摄像头11102的固体摄像元件的驱动，以时分的方式获取图像，并且合成图像，就能够生成不具有所谓的欠曝暗影(blocked-up shadows)或过曝高光(blown-out highlights)的高动态范围图像。
此外，光源装置11203可以被构造成能够提供与特殊光观察对应的预定波长带域的光。例如，在特殊光观察中，可以执行如下的所谓窄带域光观察(narrow band imaging)：其中，通过利用身体组织中的光吸收的波长依赖性，照射具有比普通观察时的照射光(即白色光)更窄的波长带域的光，藉此对诸如黏膜表层的血管等特定组织以高对比度进行摄像。可替代地，在特殊光观察中，可以执行其中从通过照射激发光而生成的荧光来获得图像的荧光观察。例如，在荧光观察中，可以执行其中将激发光照射到身体组织以观察在身体组织中产生的荧光的自发荧光观察，或者，可以通过将诸如吲哚菁绿(ICG：indocyanine green)等试剂局部注射到身体组织中并且用与该试剂的荧光波长相对应的激发光照射到身体组织上来获得荧光图像，等等。光源装置11203可以被构造成能够提供与这种特殊光观察对应的窄带域光或激发光中的至少一者。
图43是示出图42所示的摄像头11102和CCU 11201的功能构造的示例的框图。
摄像头11102包括透镜单元11401、摄像部11402、驱动部11403、通信部11404和摄像头控制部11405。CCU 11201包括通信部11411、图像处理部11412和控制部11413。摄像头11102和CCU 11201可以通过传输电缆11400彼此可通信地连接。
透镜单元11401是设置在与镜筒11101的连接部中的光学***。从镜筒11101的末端摄入的观察光被引导到摄像头11102并且入射到透镜单元11401中。透镜单元11401包括包含变焦透镜和聚焦透镜的多个透镜的组合。
摄像部11402包括固体摄像元件。摄像部11402中包括的固体摄像元件可以是所谓单板型的一个元件或所谓多板型的多个元件。在摄像部11402包括多板型固体摄像元件的情况下，各个固体摄像元件可以生成分别与R、G和B各者对应的图像信号，并且这些图像信号可以被合成，从而获得彩色图像。可替代地，摄像部11402可以包括一对固体摄像元件，它们用于分别获取与三维(3D)显示对应的右眼用图像信号和左眼用图像信号。借助于3D显示，能够让手术者11131更正确地掌握手术部位中的活体组织的深度。注意，在摄像部11402包括多板型固体摄像元件的情况下，可以对应于各个固体摄像元件而设置有多个透镜单元11401。
另外，摄像部11402可以不一定设置在摄像头11102上。例如，摄像部11402可以设置在镜筒11101内部紧跟在物镜之后。
驱动部11403包括致动器，并且在摄像头控制部11405的控制下，致使透镜单元11401中的变焦透镜和聚焦透镜沿着光轴移动预定的距离。藉此，可以适当地调整由摄像部11402拍摄的图像的倍率和焦点。
通信部11404包括用于向CCU 11201发送和从CCU 11201接收各种信息的通信装置。通信部11404将从摄像部11402获得的图像信号作为RAW数据经由传输电缆11400发送到CCU 11201。
此外，通信部11404从CCU 11201接收用于控制摄像头11102的驱动的控制信号，并且将该控制信号提供给摄像头控制部11405。例如，这种控制信号包括如下的与摄像条件相关的信息：诸如用于指定所拍摄图像的帧速率的信息、用于指定摄像期间的曝光值的信息、和用于指定所拍摄图像的倍率和焦点的信息等。
注意，上述的诸如帧速率、曝光值、倍率或焦点等摄像条件可以由使用者适宜地指定，或者可以基于所获取的图像信号由CCU 11201的控制部11413自动设定。在后一种情况下，内窥镜11100应当包括所谓的自动曝光(AE：auto exposure)功能、自动聚焦(AF：autofocus)功能和自动白平衡(AWB：auto white balance)功能。
摄像头控制部11405基于经由通信部11404从CCU 11201接收到的控制信号来控制摄像头11102的驱动。
通信部11411包括用于向摄像头11102发送和从摄像头11102接收各种信息的通信装置。通信部11411接收从摄像头11102经由传输电缆11400传输过来的图像信号。
此外，通信部11411将用于控制摄像头11102的驱动的控制信号发送到摄像头11102。图像信号和控制信号可以通过电气通信、或光学通信等进行传输。
图像处理部11412对从摄像头11102发送过来的RAW数据(即图像信号)实施各种图像处理。
控制部11413执行与通过内窥镜11100对手术部位等的摄像和通过对手术部位等进行摄像而获得的所拍摄图像的显示相关的各种控制。例如，控制部11413生成用于控制摄像头11102的驱动的控制信号。
另外，基于已经由图像处理部11412实施了图像处理后的图像信号，控制部11413致使显示装置11202显示出反映了手术部位等的所拍摄图像。在该过程期间，控制部11413可以使用各种图像识别技术来识别所拍摄图像中的各种物体。例如，控制部11413可以通过检测所拍摄图像中所包含的物体的边缘形状或颜色等，来识别诸如手术钳等手术工具11110、特定的活体部位、出血、在使用能量处置工具11112时的薄雾等。当致使显示装置11202显示所拍摄图像时，控制部11413可以利用上述识别结果，把各种手术支援信息叠加地显示于手术部位的图像上。通过把手术支援信息叠加地显示出来并呈现给手术者11131，就能够减轻手术者11131承受的负担并且能够让手术者11131可靠地进行手术。
将摄像头11102和CCU 11201连接起来的传输电缆11400可以是与电气信号通信对应的电气信号电缆、与光学通信对应的光纤、或它们的复合电缆。
这里，在图示出的示例中，使用传输电缆11400以有线的方式进行通信；然而，摄像头11102和CCU 11201之间的通信可以无线地进行。
上面已经说明了根据本公开的技术可以适用的内窥镜手术***的示例。根据本公开的技术可以应用于上面所说明的构造中的例如设置在内窥镜11100的摄像头11102中的摄像部11402。通过将根据本公开的技术应用于摄像部11402，可以使摄像部11402小型化或更精细化，并且因此，能够提供小型的或更精细的内窥镜11100。
[其他实施方案]
注意，本文中所记载的效果仅仅是示例性的而非限制性的，并且还可以具有其他效果。
此外，本技术可以具有以下技术方案。
(1)一种固体摄像元件，包括：
第一半导体基板，其包括用于临时保持从光电转换元件输出的电气信号的浮动扩散部；和
第二半导体基板，其面对所述第一半导体基板，
其中，所述第二半导体基板包括布置在与所述第一半导体基板面对着的一侧上的第一晶体管，所述第一晶体管包括：
沿着所述第二半导体基板的厚度方向延伸的沟道；和
沿着所述第二半导体基板的厚度方向延伸且将所述沟道夹在中间的多栅，
并且所述第一晶体管的所述多栅连接到所述浮动扩散部。
(2)根据(1)所述的固体摄像元件，还包括：
接触件，其将所述多栅和所述浮动扩散部二者的相互面对着的表面连接起来。
(3)根据(1)或(2)所述的固体摄像元件，其中，
所述第二半导体基板包括布置在与所述第一半导体基板面对着的一侧上的第二晶体管，所述第二晶体管包括源极区域，并且
所述第一晶体管的所述多栅连接到所述第二晶体管的所述源极区域。
(4)根据(1)至(3)中任一项所述的固体摄像元件，其中，
所述第二半导体基板包括：
从所述第二半导体基板的一个表面侧延伸且到达所述第二半导体基板的另一表面侧的源极区域；和
从所述第二半导体基板的一个表面侧延伸且到达所述第二半导体基板的另一表面侧的漏极区域，
所述源极区域连接到信号线，所述信号线用于传输来自所述第二半导体基板的位于与所述第一半导体基板面对着的表面的相反侧处的表面侧的所述电气信号，并且
所述漏极区域从所述第二半导体基板的位于与所述第一半导体基板面对着的表面的相反侧处的表面侧连接到电源电位。
(5)根据(1)或(2)所述的固体摄像元件，其中，
所述第二半导体基板包括布置在与所述第一半导体基板面对着的一侧上的第二晶体管，所述第二晶体管包括：
沿着所述第二半导体基板的厚度方向延伸的沟道；和
沿着所述第二半导体基板的厚度方向延伸且将所述沟道夹在中间的多栅，
并且所述第二晶体管的所述多栅连接到信号线，所述信号线用于传输来自所述第二半导体基板的位于与所述第一半导体基板面对着的表面的相反侧处的表面侧的所述电气信号。
(6)根据(5)所述的固体摄像元件，其中，
所述第一晶体管包括放大晶体管，所述放大晶体管放大从所述光电转换元件输出的所述电气信号，并且
所述第二晶体管包括复位晶体管，所述复位晶体管将所述放大晶体管的所述多栅的电位复位为电源电位。
(7)根据(6)所述的固体摄像元件，其中，
所述第二半导体基板包括选择晶体管，所述选择晶体管选择是否把由所述放大晶体管放大的所述电气信号传输到所述信号线。
(8)根据(6)所述的固体摄像元件，还包括：
第三半导体基板，其面对所述第二半导体基板，且布置在所述第二半导体基板的与所述第一半导体基板相反的一侧上，
其中，所述第三半导体基板包括选择晶体管，所述选择晶体管选择是否把由所述放大晶体管放大的所述电气信号传输到所述信号线。
(9)根据(6)至(8)中任一项所述的固体摄像元件，其中，
所述第一半导体基板包括传输晶体管，所述传输晶体管将从所述光电转换元件输出的所述电气信号传输到所述放大晶体管。
(10)一种视频记录装置，包括：
固体摄像元件；
光学***，其摄取来自被摄体的入射光，以在所述固体摄像元件的摄像面上成像；和
信号处理电路，其对来自所述固体摄像元件的输出信号进行处理，
其中，所述固体摄像元件包括：
第一半导体基板，其包括用于临时保持从所述光电转换元件输出的电气信号的浮动扩散部；和
第二半导体基板，其面对所述第一半导体基板，
所述第二半导体基板包括布置在与所述第一半导体基板面对着的一侧上的第一晶体管，所述第一晶体管包括：
沿着所述第二半导体基板的厚度方向延伸的沟道；和
沿着所述第二半导体基板的厚度方向延伸且将所述沟道夹在中间的多栅，
并且所述第一晶体管的所述多栅连接到所述浮动扩散部。
附图标记列表
100：固体摄像元件
200、300、400：层叠体
201、301、401：基板
203：光电转换元件
204：HAD(空穴累积二极管)
220：传输晶体管
221：FD(浮动扩散部)
221c、312c、322c、323c、331c：接触件
310：放大晶体管
311、321、331：源极区域
312、322、332：漏极区域
313：栅极电极
313d：配线
320：复位晶体管
330：选择晶体管

Claims (10)

1.一种固体摄像元件，包括：
第一半导体基板，其包括用于临时保持从光电转换元件输出的电气信号的浮动扩散部；和
第二半导体基板，其面对所述第一半导体基板，
其中，所述第二半导体基板包括布置在与所述第一半导体基板面对着的一侧上的第一晶体管，所述第一晶体管包括：
沿着所述第二半导体基板的厚度方向延伸的沟道；和
沿着所述第二半导体基板的厚度方向延伸且将所述沟道夹在中间的多栅，
并且所述第一晶体管的所述多栅连接到所述浮动扩散部。
2.根据权利要求1所述的固体摄像元件，还包括：
接触件，其将所述多栅和所述浮动扩散部二者的相互面对着的表面连接起来。
3.根据权利要求1所述的固体摄像元件，其中，
所述第二半导体基板包括布置在与所述第一半导体基板面对着的一侧上的第二晶体管，所述第二晶体管包括源极区域，并且
所述第一晶体管的所述多栅连接到所述第二晶体管的所述源极区域。
4.根据权利要求1所述的固体摄像元件，其中，
所述第二半导体基板包括：
从所述第二半导体基板的一个表面侧延伸且到达所述第二半导体基板的另一表面侧的源极区域；和
从所述第二半导体基板的一个表面侧延伸且到达所述第二半导体基板的另一表面侧的漏极区域，
所述源极区域连接到信号线，所述信号线用于传输来自所述第二半导体基板的位于与所述第一半导体基板面对着的表面的相反侧处的表面侧的所述电气信号，并且
所述漏极区域从所述第二半导体基板的位于与所述第一半导体基板面对着的表面的相反侧处的表面侧连接到电源电位。
5.根据权利要求1所述的固体摄像元件，其中，
所述第二半导体基板包括布置在与所述第一半导体基板面对着的一侧上的第二晶体管，所述第二晶体管包括：
沿着所述第二半导体基板的厚度方向延伸的沟道；和
沿着所述第二半导体基板的厚度方向延伸且将所述沟道夹在中间的多栅，
并且所述第二晶体管的所述多栅连接到信号线，所述信号线用于传输来自所述第二半导体基板的位于与所述第一半导体基板面对着的表面的相反侧处的表面侧的所述电气信号。
6.根据权利要求5所述的固体摄像元件，其中，
所述第一晶体管是放大晶体管，所述放大晶体管放大从所述光电转换元件输出的所述电气信号，并且
所述第二晶体管是复位晶体管，所述复位晶体管将所述放大晶体管的所述多栅的电位复位为电源电位。
7.根据权利要求6所述的固体摄像元件，其中，
所述第二半导体基板包括选择晶体管，所述选择晶体管选择是否把由所述放大晶体管放大的所述电气信号传输到所述信号线。
8.根据权利要求6所述的固体摄像元件，还包括：
第三半导体基板，其面对所述第二半导体基板，且布置在所述第二半导体基板的与所述第一半导体基板相反的一侧上，
其中，所述第三半导体基板包括选择晶体管，所述选择晶体管选择是否把由所述放大晶体管放大的所述电气信号传输到所述信号线。
9.根据权利要求6所述的固体摄像元件，其中，
所述第一半导体基板包括传输晶体管，所述传输晶体管将从所述光电转换元件输出的所述电气信号传输到所述放大晶体管。
10.一种视频记录装置，包括：
固体摄像元件；
光学***，其摄取来自被摄体的入射光，以在所述固体摄像元件的摄像面上成像；和
信号处理电路，其对来自所述固体摄像元件的输出信号进行处理，
其中，所述固体摄像元件包括：
第一半导体基板，其包括用于临时保持从光电转换元件输出的电气信号的浮动扩散部；和
第二半导体基板，其面对所述第一半导体基板，
所述第二半导体基板包括布置在与所述第一半导体基板面对着的一侧上的第一晶体管，所述第一晶体管包括：
沿着所述第二半导体基板的厚度方向延伸的沟道；和
沿着所述第二半导体基板的厚度方向延伸且将所述沟道夹在中间的多栅，
并且所述第一晶体管的所述多栅连接到所述浮动扩散部。
CN201980069584.9A 2018-12-13 2019-11-14 固体摄像元件和视频记录装置 Pending CN112889147A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018233437 2018-12-13
JP2018-233437 2018-12-13
PCT/JP2019/044659 WO2020121725A1 (ja) 2018-12-13 2019-11-14 固体撮像素子および映像記録装置

Publications (1)

Publication Number Publication Date
CN112889147A true CN112889147A (zh) 2021-06-01

Family

ID=71076870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980069584.9A Pending CN112889147A (zh) 2018-12-13 2019-11-14 固体摄像元件和视频记录装置

Country Status (7)

Country Link
US (1) US11984466B2 (zh)
EP (1) EP3896723A4 (zh)
JP (1) JP7399105B2 (zh)
KR (1) KR20210101212A (zh)
CN (1) CN112889147A (zh)
TW (1) TW202029488A (zh)
WO (1) WO2020121725A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112021005467T5 (de) * 2020-10-16 2023-08-10 Sony Semiconductor Solutions Corporation Bildgebungsvorrichtung und elektronische einrichtung
WO2022085722A1 (ja) * 2020-10-23 2022-04-28 ソニーセミコンダクタソリューションズ株式会社 撮像装置および受光素子
US20240012150A1 (en) * 2020-11-17 2024-01-11 Sony Semiconductor Solutions Corporation Light reception device and distance measuring device
CN116711078A (zh) * 2021-01-26 2023-09-05 索尼半导体解决方案公司 固态成像装置和电子设备
JP2023030996A (ja) * 2021-08-24 2023-03-08 ソニーセミコンダクタソリューションズ株式会社 情報処理装置
WO2024004431A1 (ja) * 2022-06-29 2024-01-04 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びその製造方法、並びに電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
EP2518768B1 (en) 2009-12-26 2019-03-20 Canon Kabushiki Kaisha Solid-state imaging device and imaging system
JP2012191060A (ja) * 2011-03-11 2012-10-04 Sony Corp 電界効果型トランジスタ、電界効果型トランジスタの製造方法、固体撮像装置、及び電子機器
TWI577001B (zh) 2011-10-04 2017-04-01 Sony Corp 固體攝像裝置、固體攝像裝置之製造方法及電子機器
KR20140113633A (ko) 2011-12-19 2014-09-24 소니 주식회사 고체 촬상 장치, 고체 촬상 장치의 제조 방법, 및 전자 기기
JP2014022561A (ja) 2012-07-18 2014-02-03 Sony Corp 固体撮像装置、及び、電子機器
JP2015032687A (ja) * 2013-08-02 2015-02-16 ソニー株式会社 撮像素子、電子機器、および撮像素子の製造方法
US9443900B2 (en) * 2014-08-25 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Pixel with multigate structure for charge storage or charge transfer
KR20170084519A (ko) * 2016-01-12 2017-07-20 삼성전자주식회사 이미지 센서
JP2017183636A (ja) 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、センサ装置、および電子機器
US11044387B2 (en) 2017-03-24 2021-06-22 Sony Semiconductor Solutions Corporation Stacked imaging device and solid-state imaging apparatus
JP2018185749A (ja) 2017-04-27 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の制御方法
CN108878462B (zh) 2017-05-12 2023-08-15 松下知识产权经营株式会社 摄像装置及照相机***
US10574912B2 (en) * 2018-03-22 2020-02-25 Semiconductor Components Industries, Llc Method and apparatus for an image sensor capable of simultaneous integration of electrons and holes

Also Published As

Publication number Publication date
US11984466B2 (en) 2024-05-14
JP7399105B2 (ja) 2023-12-15
EP3896723A4 (en) 2022-03-02
WO2020121725A1 (ja) 2020-06-18
KR20210101212A (ko) 2021-08-18
TW202029488A (zh) 2020-08-01
EP3896723A1 (en) 2021-10-20
JPWO2020121725A1 (ja) 2021-11-04
US20220059595A1 (en) 2022-02-24

Similar Documents

Publication Publication Date Title
US11798972B2 (en) Imaging element
CN112655198A (zh) 摄像装置和电子设备
JP7399105B2 (ja) 固体撮像素子および映像記録装置
US20220181364A1 (en) Imaging element and semiconductor element
WO2020100607A1 (ja) 撮像装置
CN112868102A (zh) 固态摄像元件和摄像装置
WO2020100577A1 (ja) 固体撮像装置および電子機器
JP7472032B2 (ja) 撮像素子および電子機器
WO2020179494A1 (ja) 半導体装置および撮像装置
CN113228230A (zh) 摄像装置
WO2024095833A1 (en) Solid-state imaging element
TWI842757B (zh) 固體攝像元件及攝像裝置
JP2024086835A (ja) 撮像素子および電子機器
CN113940058A (zh) 摄像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination