CN112882985A - 一种数据传输***、方法、装置及介质 - Google Patents

Abstract

本申请公开了一种数据传输***、方法、装置及介质，其中***包括主控芯片、与主控芯片连接的存储单元，以及与存储单元连接的第一传输器，第一传输器用于在主控芯片处于非正常模式的情况下，接收输入数据并将输入数据存储至存储单元中，存储单元用于存储输入数据，主控芯片用于在从非正常模式进入正常模式的情况下，从存储单元中读取输入数据以及获取前端发送的新输入数据。因此基于上述数据传输***，主控芯片在从非正常模式进入正常模式的情况时，能够获取存储的输入数据的同时，接收除已存储的数据外新发送的输入数据，即并行接收已存储的数据和新发送的数据，从而提高了主控芯片的工作效率。

Description

一种数据传输***、方法、装置及介质

技术领域

本申请涉及电子通讯技术领域，特别是涉及一种数据传输***、方法、装置及介质。

背景技术

随着智能电网的发展，新一代单相智能物联电能表以及各级输变电环节都离不开主控芯片的整体调度。主控芯片具备智能电网相关业务所需的感知、测量、通信、保护、控制等功能，保障数据采集、传输、分析、决策、控制等各环节稳定运作。

目前，在主控芯片空闲时会进入低功耗模式，当主控芯片需要继续工作时，通过外部中断对其唤醒，并等待一段时间后，主控芯片才能够启动正常工作。由于在主控芯片唤醒至正常工作这段时间内，需要等待一段时间主控芯片才能够正常的收发数据并进行处理，因此降低了主控芯片的工作效率。

因此，如何提高主控芯片的工作效率是本领域技术人员亟待解决的问题。

发明内容

本申请的目的是提供一种数据传输***，用以提高主控芯片的工作效率。本申请的目的是还提供一种数据传输方法、装置及介质。

为解决上述技术问题，本申请提供一种数据传输***，包括：主控芯片、与所述主控芯片连接的存储单元，以及与所述存储单元连接的第一传输器；

所述第一传输器，用于在所述主控芯片处于非正常模式的情况下，接收输入数据，并将所述输入数据存储至所述存储单元中；

所述存储单元，用于存储所述输入数据；

所述主控芯片，用于在从所述非正常模式进入所述正常模式的情况下，从所述存储单元中读取所述输入数据以及获取前端发送的新输入数据；

其中，所述非正常模式包括：低功耗模式以及从所述低功耗模式进入所述正常模式之间的过程。

优选的，所述将所述输入数据存储至所述存储单元前，所述第一传输器还用于判断所述输入数据是否包含有唤醒序列，如果是，则将目标输入数据存储至所述存储单元中；其中，所述目标输入数据具体为：在包含有所述唤醒序列的所述输入数据后输入的数据以及包含有所述唤醒序列的所述输入数据。

优选的，还包括：数据选择器、以及第二传输器；

所述数据选择器分别与所述第一传输器、所述第二传输器和所述主控芯片连接，用于在获取到所述主控芯片在进入所述低功耗模式前发送的第一选择信号的情况下，根据所述第一选择信号控制所述输入数据发送至所述第一传输器，还用于在接收到所述主控芯片进入所述正常模式后发送的第二选择信号的情况下，根据所述第二选择信号控制所述输入数据发送至所述第二传输器；

所述第二传输器与所述主控芯片连接，用于在所述主控芯片进入所述正常模式的情况下，接收所述数据选择器发送的所述输入数据，并将所述输入数据发送至所述主控芯片。

优选的，所述第一传输器，还用于在接收到包含有所述唤醒序列的所述输入数据的情况下，向所述主控芯片发送唤醒信号。

优选的，所述第一传输器为两个，且两个所述第一传输器并联连接。

优选的，所述唤醒序列设置于起始位和奇偶校验位之间。

为解决上述技术问题，本申请还提供一种数据传输方法，基于如上所述的第一传输器，包括：

在主控芯片处于非正常模式的情况下，接收输入数据；

将所述输入数据存储至存储单元，以便于所述主控芯片在从所述非正常模式进入正常模式的情况下，从所述存储单元中读取所述输入数据以及获取前端发送的新输入数据；

其中，所述非正常模式包括：低功耗模式以及从所述低功耗模式进入所述正常模式之间的过程。

为解决上述技术问题，本申请还提供一种数据传输装置，部署于如上所述的第一传输器，包括：

接收模块，用于在主控芯片处于非正常模式的情况下，接收输入数据；

存储模块，用于将所述输入数据存储至存储单元，以便于所述主控芯片在从所述非正常模式进入正常模式的情况下，从所述存储单元中读取所述输入数据以及获取前端发送的新输入数据；

其中，所述非正常模式包括：低功耗模式以及从所述低功耗模式进入所述正常模式之间的过程。

为解决上述技术问题，本申请还提供一种数据传输装置，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如上所述的数据传输方法的步骤。

为解决上述技术问题，本申请还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上所述的数据传输方法的步骤。

本申请所提供的数据传输***，包括主控芯片、与主控芯片连接的存储单元，以及与存储单元连接的第一传输器，第一传输器用于在主控芯片处于非正常模式的情况下，接收输入数据并将输入数据存储至存储单元中，存储单元用于存储输入数据，主控芯片用于在从非正常模式进入正常模式的情况下，从存储单元中读取输入数据以及获取前端发送的新输入数据，其中非正常模式包括：低功耗模式以及从低功耗模式进入正常模式之间的过程。由于主控芯片在从非正常模式进入正常模式的情况下，读取存储的输入数据以及获取前端发送的新输入数据，因此使得主控芯片在从非正常模式进入正常模式的情况时，能够获取存储的输入数据的同时，接收除已存储的数据外新发送的输入数据，即并行接收已存储的数据和新发送的数据，从而提高了主控芯片的工作效率。

此外，本申请提供的一种数据传输方法、装置及介质，与上述数据传输***对应，效果同上。

附图说明

为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种数据传输***的结构示意图；

图2为本申请实施例提供的一种包含有唤醒序列的输入数据的示意图；

图3为本申请实施例提供的一种数据传输方法的流程图；

图4为本申请实施例提供的一种数据传输装置的结构示意图；

图5为本申请实施例提供的另一种数据传输装置的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。

本申请的核心是提供一种数据传输***，用以提高主控芯片的工作效率。本申请的核心是还提供一种数据传输方法、装置及介质。

为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。

图1为本申请实施例提供的一种数据传输***的结构示意图。如图1所示，数据传输***包括：主控芯片10、与主控芯片10连接的存储单元11，以及与存储单元11连接的第一传输器12。

第一传输器12，用于在主控芯片10处于非正常模式的情况下，接收输入数据，并将输入数据存储至存储单元11中。

存储单元11，用于存储输入数据，以便于在主控芯片10处于正常模式的情况下，接收主控芯片10发送的表征读取输入数据的读取请求。

主控芯片10，用于在从非正常模式进入正常模式的情况下，从存储单元11中读取输入数据以及获取前端发送的新输入数据。

需要说明的是，上文提及的非正常模式包括：低功耗模式以及从所述低功耗模式进入所述正常模式之间的过程。此外，需要说明的是，第一传输器12在具体实施中可采用通用异步收发传输器(Universal Asynchronous Receiver/Transmitter，UART)，进一步的，第一传输器12具体为低频时钟(例如：32KHz)驱动下的UART。

为了避免不必要的数据抖动导致主控芯片10被唤醒从而获取到错误数据或不必要数据，同时，为了降低唤醒主控芯片10的工作量，作为优选的实施例，在第一传输器12将输入数据存储至存储单元11前，第一传输器12还用于判断输入数据是否包含有唤醒序列，在输入数据包含有正确的唤醒序列的情况下，将目标输入数据存储至存储单元11中。第一传输器12还用于在接收到包含有唤醒序列的输入数据的情况下，向主控芯片10发送唤醒信号，以便于主控芯片10根据唤醒信号从低功耗模式进入正常模式。

需要说明的是，目标输入数据具体为：在包含有唤醒序列的输入数据后输入的数据以及包含有唤醒序列的输入数据。可以理解的是，包含有唤醒序列的输入数据作为起始输入数据，触发第一存储器将该起始输入数据后的目标输入数据存入存储单元11，以供主控芯片10使用。

在上文中提及的唤醒序列可以设置于输入数据的任意位置，例如设置于奇偶校验位和结束位之间等，可以理解的是唤醒序列设置的不同位置，需要通过不同的协议进行判断和接收，为了保证用户能够使用，降低用户使用过程中出现不兼容的问题，图2为本申请实施例提供的一种包含有唤醒序列的输入数据的示意图，如图2所示，作为优选的实施例，唤醒序列设置于起始位和奇偶校验位之间，其中，输入数据以字节(byte)为单位进行传输，一组输入数据包含有起始位、数据位、奇偶校验位以及结束位，图2所示的示意图包含有两组输入数据。需要说明的是，包含有唤醒序列的输入数据可以包含有需要主控芯片10处理的数据，也可以仅包含唤醒序列；当包含有唤醒序列的输入数据不包含有需要主控芯片10处理的数据时，则存入存储单元11的目标输入数据具体为：在包含有唤醒序列的输入数据后输入的数据，反之，则目标输入数据具体为：在包含有唤醒序列的输入数据后输入的数据以及包含有唤醒序列的输入数据。

还需说明的是，在具体实施中，存储单元11可以是随机存取存储器(RandomAccess Memory，RAM)、先进先出(First Input First Output，FIFO)的数据缓存器、双倍速率同步动态随机存储器(Double Data Rate，DDR)等存储介质。

本申请实施例所提供的数据传输***，包括主控芯片、与主控芯片连接的存储单元，以及与存储单元连接的第一传输器，第一传输器用于在主控芯片处于非正常模式的情况下，接收输入数据并将输入数据存储至存储单元中，存储单元用于存储输入数据，主控芯片用于在从非正常模式进入正常模式的情况下，从存储单元中读取输入数据以及获取前端发送的新输入数据，其中非正常模式包括：低功耗模式以及从低功耗模式进入正常模式之间的过程。由于主控芯片在从非正常模式进入正常模式的情况下，读取存储的输入数据以及获取前端发送的新输入数据，因此使得主控芯片在从非正常模式进入正常模式的情况时，能够获取存储的输入数据的同时，接收除已存储的数据外新发送的输入数据，即并行接收已存储的数据和新发送的数据，从而提高了主控芯片的工作效率。

如图1所示，在上述实施例的基础上，数据传输***还包括：数据选择器13、以及第二传输器14，其中数据选择器13分别与第一传输器12、第二传输器14和主控芯片10连接，第二传输器14与主控芯片10连接。

数据选择器13，用于在获取到主控芯片10在进入低功耗模式前发送的第一选择信号的情况下，根据第一选择信号控制输入数据发送至第一传输器12，还用于在接收到主控芯片10进入正常模式后发送的第二选择信号的情况下，根据第二选择信号控制输入数据发送至第二传输器14。

第二传输器14，用于在主控芯片10进入正常模式的情况下，接收数据选择器13发送的输入数据，并将输入数据发送至主控芯片10，以便于主控芯片10收发数据以及处理数据。

其中，第二传输器14可以是UART，其中该UART内部存在缓存收发数据的存储介质。

可以理解的是，主控芯片10在进入正常模式后，接收到的完整输入数据包括：存储于存储单元11中的目标输入数据和第二传输器14接受的输入数据。

本申请实施例所提供的数据传输***，还包括数据选择器、以及第二传输器，通过数据选择器使得主控芯片在非正常模式下，通过第一传输器接收数据；主控芯片在正常模式下，通过第二传输器收发数据，因此保证了主控芯片在从非正常模式进入正常模式的情况下，能够获取存储的输入数据的同时，接收除已存储的数据外新发送的输入数据，即保证了主控芯片在进入正常模式时，能够并行接收已存储的数据和新发送的数据。

在上文所述的数据传输***中，第一传输器12的个数可以是一个，也可以是多个，在上述实施例的基础上，第一传输器12的个数为两个，且这两个第一传输器12并联连接，两个并联的第一传输器12通过乒乓传输数据的方法进行输入数据的接收。

需要说明的是，当第一传输器12为两个时，存储单元11的个数不做限制，即存储单元11可以为一个，也可以为多个，若存储单元11的存储空间足够大则只是用一个存储单元11即可，若存储单元11的存储空间较小，则可以使用两个存储单元11。在具体实施中，存储单元11的个数与用户的需求匹配即可。

可以理解的是，当第一传输器12的个数是一个的时候，能够降低数据传输***中第一传输器12的成本，相应的数据传输效率较低；当第一传输器12的个数是多个时，提高了数据传输的效率，相应的当第一传输器12的个数越多时，数据传输***的成本越高。因此，本申请实施例提供的数据传输***中第一传输器12的个数为两个，在确保数据传输***的成本不会过高的同时，提高了第一传输器12的数据传输的效率。

图3为本申请实施例提供的一种数据传输方法的流程图。如图3所示，基于如上文所述的第一传输12，该方法包括：

S10：判断主控芯片是否处于非正常模式，如果是，则进入S11，如果否，则结束。

S11：接收输入数据。

S12：将输入数据存储至存储单元，以便于主控芯片在从非正常模式进入正常模式的情况下，从存储单元中读取输入数据以及获取前端发送的新输入数据。

需要说明的是，非正常模式包括：低功耗模式以及从低功耗模式进入正常模式之间的过程。

由于方法部分的实施例与***部分的实施例相互对应，因此方法部分的实施例请参见***部分的实施例的描述，这里暂不赘述。

本申请实施例所提供的数据传输方法，基于如上文所述的第一传输器，在主控芯片处于非正常模式的情况下，接收输入数据并将输入数据存储至存储单元中，以便于主控芯片在从非正常模式进入正常模式的情况下，从存储单元中读取输入数据以及获取前端发送的新输入数据，其中非正常模式包括：低功耗模式以及从低功耗模式进入正常模式之间的过程。由于主控芯片在从非正常模式进入正常模式的情况下，读取存储的输入数据以及获取前端发送的新输入数据，因此使得主控芯片在从非正常模式进入正常模式的情况时，能够获取存储的输入数据的同时，接收除已存储的数据外新发送的输入数据，即并行接收已存储的数据和新发送的数据，从而提高了主控芯片的工作效率。

在上述实施例中，对于数据传输方法进行了详细描述，本申请还提供数据传输装置对应的实施例。需要说明的是，本申请从两个角度对装置部分的实施例进行描述，一种是基于功能模块的角度，另一种是基于硬件的角度。

图4为本申请实施例提供的一种数据传输装置的结构示意图。如图4所示，基于功能模块的角度，部署于如上文所述的第一传输器12，该装置包括：

接收模块20，用于在主控芯片处于非正常模式的情况下，接收输入数据。其中，非正常模式包括：低功耗模式以及从低功耗模式进入正常模式之间的过程。

存储模块21，用于将输入数据存储至存储单元，以便于主控芯片在从非正常模式进入正常模式的情况下，从存储单元中读取输入数据以及获取前端发送的新输入数据。

由于装置部分的实施例与***部分的实施例相互对应，因此装置部分的实施例请参见***部分的实施例的描述，这里暂不赘述。

本申请实施例所提供的数据传输装置，部署于如上文所述的第一传输器，在主控芯片处于非正常模式的情况下，接收输入数据并将输入数据存储至存储单元中，以便于主控芯片在从非正常模式进入正常模式的情况下，从存储单元中读取输入数据以及获取前端发送的新输入数据，其中非正常模式包括：低功耗模式以及从低功耗模式进入正常模式之间的过程。由于主控芯片在从非正常模式进入正常模式的情况下，读取存储的输入数据以及获取前端发送的新输入数据，因此使得主控芯片在从非正常模式进入正常模式的情况时，能够获取存储的输入数据的同时，接收除已存储的数据外新发送的输入数据，即并行接收已存储的数据和新发送的数据，从而提高了主控芯片的工作效率。

图5为本申请实施例提供的另一种数据传输装置的结构示意图。如图5所示，基于硬件结构的角度，该装置包括：

存储器30，用于存储计算机程序；

处理器31，用于执行计算机程序时实现如上述实施例中数据传输方法的步骤。

其中，处理器31可以包括一个或多个处理核心，比如4核心处理器、8核心处理器等。处理器31可以采用数字信号处理(Digital Signal Processing，DSP)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、可编程逻辑阵列(Programmable LogicArray，PLA)中的至少一种硬件形式来实现。处理器31也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器(CentralProcessing Unit，CPU)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器31可以在集成有图像处理器(Graphics Processing Unit，GPU)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器31还可以包括人工智能(Artificial Intelligence，AI)处理器，该AI处理器用于处理有关机器学习的计算操作。

存储器30可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器30还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器30至少用于存储以下计算机程序301，其中，该计算机程序301被处理器31加载并执行之后，能够实现前述任一实施例公开的数据传输方法的相关步骤。另外，存储器30所存储的资源还可以包括操作***302和数据303等，存储方式可以是短暂存储或者永久存储。其中，操作***302可以包括Windows、Unix、Linux等。数据303可以包括但不限于数据传输方法中涉及的数据等。

在一些实施例中，数据传输装置还可包括有显示屏32、输入输出接口33、通信接口34、电源35以及通信总线36。

本领域技术人员可以理解，图5中示出的结构并不构成对数据传输装置的限定，可以包括比图示更多或更少的组件。

本申请实施例提供的数据传输装置，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如下方法：在主控芯片处于非正常模式的情况下，接收输入数据并将输入数据存储至存储单元中，以便于主控芯片在从非正常模式进入正常模式的情况下，从存储单元中读取输入数据以及获取前端发送的新输入数据，其中非正常模式包括：低功耗模式以及从低功耗模式进入正常模式之间的过程。由于主控芯片在从非正常模式进入正常模式的情况下，读取存储的输入数据以及获取前端发送的新输入数据，因此使得主控芯片在从非正常模式进入正常模式的情况时，能够获取存储的输入数据的同时，接收除已存储的数据外新发送的输入数据，即并行接收已存储的数据和新发送的数据，从而提高了主控芯片的工作效率。

最后，本申请还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。

可以理解的是，如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

本申请实施例提供的计算机可读存储介质，该介质上存储有计算机程序，计算机程序被处理器执行时，能够实现如下方法：在主控芯片处于非正常模式的情况下，接收输入数据并将输入数据存储至存储单元中，以便于主控芯片在从非正常模式进入正常模式的情况下，从存储单元中读取输入数据以及获取前端发送的新输入数据，其中非正常模式包括：低功耗模式以及从低功耗模式进入正常模式之间的过程。由于主控芯片在从非正常模式进入正常模式的情况下，读取存储的输入数据以及获取前端发送的新输入数据，因此使得主控芯片在从非正常模式进入正常模式的情况时，能够获取存储的输入数据的同时，接收除已存储的数据外新发送的输入数据，即并行接收已存储的数据和新发送的数据，从而提高了主控芯片的工作效率。

以上对本申请所提供的一种数据传输***、方法、装置及介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种数据传输***，其特征在于，包括：主控芯片、与所述主控芯片连接的存储单元，以及与所述存储单元连接的第一传输器；

所述第一传输器，用于在所述主控芯片处于非正常模式的情况下，接收输入数据，并将所述输入数据存储至所述存储单元中；

所述存储单元，用于存储所述输入数据；

所述主控芯片，用于在从所述非正常模式进入所述正常模式的情况下，从所述存储单元中读取所述输入数据以及获取前端发送的新输入数据；

其中，所述非正常模式包括：低功耗模式以及从所述低功耗模式进入所述正常模式之间的过程。

2.根据权利要求1所述的数据传输***，其特征在于，所述将所述输入数据存储至所述存储单元前，所述第一传输器还用于判断所述输入数据是否包含有唤醒序列，如果是，则将目标输入数据存储至所述存储单元中；其中，所述目标输入数据具体为：在包含有所述唤醒序列的所述输入数据后输入的数据以及包含有所述唤醒序列的所述输入数据。

3.根据权利要求1所述的数据传输***，其特征在于，还包括：数据选择器、以及第二传输器；

所述数据选择器分别与所述第一传输器、所述第二传输器和所述主控芯片连接，用于在获取到所述主控芯片在进入所述低功耗模式前发送的第一选择信号的情况下，根据所述第一选择信号控制所述输入数据发送至所述第一传输器，还用于在接收到所述主控芯片进入所述正常模式后发送的第二选择信号的情况下，根据所述第二选择信号控制所述输入数据发送至所述第二传输器；

所述第二传输器与所述主控芯片连接，用于在所述主控芯片进入所述正常模式的情况下，接收所述数据选择器发送的所述输入数据，并将所述输入数据发送至所述主控芯片。

4.根据权利要求2所述的数据传输***，其特征在于，所述第一传输器，还用于在接收到包含有所述唤醒序列的所述输入数据的情况下，向所述主控芯片发送唤醒信号。

5.根据权利要求1至4任意一项所述的数据传输***，其特征在于，所述第一传输器为两个，且两个所述第一传输器并联连接。

6.根据权利要求2或4所述的数据传输***，其特征在于，所述唤醒序列设置于起始位和奇偶校验位之间。

7.一种数据传输方法，其特征在于，基于如权利要求1至6任意一项所述的第一传输器，包括：

在主控芯片处于非正常模式的情况下，接收输入数据；

将所述输入数据存储至存储单元，以便于所述主控芯片在从所述非正常模式进入正常模式的情况下，从所述存储单元中读取所述输入数据以及获取前端发送的新输入数据；

其中，所述非正常模式包括：低功耗模式以及从所述低功耗模式进入所述正常模式之间的过程。

8.一种数据传输装置，其特征在于，部署于如权利要求1至6任意一项所述的第一传输器，包括：

接收模块，用于在主控芯片处于非正常模式的情况下，接收输入数据；

存储模块，用于将所述输入数据存储至存储单元，以便于所述主控芯片在从所述非正常模式进入正常模式的情况下，从所述存储单元中读取所述输入数据以及获取前端发送的新输入数据；

其中，所述非正常模式包括：低功耗模式以及从所述低功耗模式进入所述正常模式之间的过程。

9.一种数据传输装置，其特征在于，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序时实现如权利要求7所述的数据传输方法的步骤。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求7所述的数据传输方法的步骤。

Images