CN112882876A - 一种pld器件远程调试和配置*** - Google Patents
一种pld器件远程调试和配置*** Download PDFInfo
- Publication number
- CN112882876A CN112882876A CN202110142087.6A CN202110142087A CN112882876A CN 112882876 A CN112882876 A CN 112882876A CN 202110142087 A CN202110142087 A CN 202110142087A CN 112882876 A CN112882876 A CN 112882876A
- Authority
- CN
- China
- Prior art keywords
- debugging
- configuration
- pld
- fpga
- client
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005284 excitation Effects 0.000 claims abstract description 11
- 238000012360 testing method Methods 0.000 claims abstract description 7
- 238000004891 communication Methods 0.000 claims description 23
- 238000004088 simulation Methods 0.000 claims description 18
- 238000011161 development Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 230000002093 peripheral effect Effects 0.000 claims description 15
- 230000004044 response Effects 0.000 claims description 15
- 230000002452 interceptive effect Effects 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000012795 verification Methods 0.000 claims description 3
- 238000007711 solidification Methods 0.000 claims description 2
- 230000008023 solidification Effects 0.000 claims description 2
- 239000003086 colorant Substances 0.000 claims 1
- 238000012546 transfer Methods 0.000 claims 1
- 230000008054 signal transmission Effects 0.000 abstract 1
- 230000006870 function Effects 0.000 description 7
- 230000003993 interaction Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- PWPJGUXAGUPAHP-UHFFFAOYSA-N lufenuron Chemical compound C1=C(Cl)C(OC(F)(F)C(C(F)(F)F)F)=CC(Cl)=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F PWPJGUXAGUPAHP-UHFFFAOYSA-N 0.000 description 2
- 238000013475 authorization Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013524 data verification Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2294—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by remote test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明提供了一种PLD器件远程调试和配置***,本发明基于B/S结构实现PLD器件的远程调试和配置,所述装置包括数据库服务器、PC客户端、FPGA待测逻辑模块、PLD远程调试和配置模块组成;PLD远程调试和配置模块由FPGA芯片,NIOS处理器,控制逻辑电路,信号传输电路,存储单元构成,FPGA远程调试和配置模块的JTAG接口一部分连接待测模块JTAG接口,定义为配置接口,另取两个空余端子接待测模块的IIC接口,定义为调试接口;调试模块通过自定义指令经IIC总线实时向待测模块发送激励信号并采集输出信号,通过网络访问数据库服务器完成测试数据的更新和获取。本发明可以实现多个PLD器件远程在线调试和配置;调试电路只占用目标芯片的2个I/O口节省了目标器件的硬件资源;可以同时满足本地调试、配置和远程调试、配置需求。
Description
技术领域
本发明属于数字集成电路技术领域,具体涉及一种PLD远程调试及配置***和方法。
背景技术
随着大规模集成电路技术的发展,PLD器件在通信、医疗、电子、教育、航天、工业等领域得到广泛的应用。在实际应用中由于自然条件和实用环境的限制,需要用到对PLD器件进行远程仿真测试和配置。以Intel FPGA为例,可以用Quartus的SignalTap嵌入式逻辑分析仪通过设置不同的触发条件来捕获内部信号,或者内源探测编辑器ISSPE进行FPGA动态调试,但是这些方法需要在终端配置一台能够运行Quartus的计算机,并且用户端也必须安装相关软件并获取授权,所以应用成本高,占用空间大,使用不方便。并且Intel的远程配置工具只能针对特定配置芯片进行远程固化升级,也不能对FPGA芯片进行现场编程,兼容性差。而且不同厂商使用不同的调试和配置工具客户端,需要分别安装并调试不同的工具软件操作繁琐,此外用户经常需要手动升级客户端,增加了用户使用难度。
申请号为201610413897.X 的专利公开了一种基于FPGA与ARM的远程实验***及设计方法,该方法通过ARM接收远程数据并以PS方式对FPGA进行编程,通过FPGA采集实验板***电路中开关和LED灯的状态通过以太网口将采集的数据发送到远程调试终端。该方法存在以下一些问题:
1)通过FPGA I/O口采集和传输外设状态,需要占用FPGA很多I/O资源;
2)基于C/S架构,需要客户安装终端软件,对于不同操作***兼容性差。使用不方便;
3)基于PS模式对FPGA进行配置,不能兼容JTAG口,无法线上线下同时使用,兼容性较低;
4)无法实现对多片FPGA芯片在线调试。
发明内容
本发明克服现有技术不足,是基于B/S结构的FPGA远程调试和配置方法。
本发明提供了一种FPGA远程调试配置***,***基于Internet网和B/S架构,包括PC客户端、数据库服务器、基于NIOS的PLD调配器组成、待测单元组成。使用基于IIC总线的自定义调试IP核及通信协议与浏览器之间进行交互式在线调试;其中NIOS模块经过IIC总线可以并行连接开发板的多个FPGA芯片通过通信协议进行交互式调试。服务器通过星形连接的网络拓扑结构与终端开发板连接;其PLD调配器作为完成远程调配工作的主要板卡,由包含NIOS内核的FPGA及基于W5500网络接口芯片电路、FT245B USB接口芯片电路、W25Q64Flash芯片电路、EPCS芯片等外设构成,其特征在于:目标板FPGA的JTAG配置接口与调配器连接,用以实现FPGA程序的远程配置;JTAG的7脚和IIC总线的SDA端口相连,8脚和IIC总线的SCL端口相连,用于接收外设输出结果,发送仿真激励信号。被调试开发板FPGA芯片通过JTAG口接收配置信息,被调试开发板FPGA芯片通过IIC总线互联,并由自定义IP核控制数据收发调度。
FPGA远程配置过程包括以下步骤:
1)用户通过证码信息登录数据库服务器;
2)PC客户端从所述数据库服务器中获取已注册并验证连接的目标机名字;
3)用户通过选定目标机编号获取目标机IP地址,目标机FPGA芯片及个数,EPCS芯片型号等参数;
4)用户根据相关参数完成程序设计,并在所设计的程序中加入调试用IP核电路,输入参数,连接测试用输入输出I/O,生成下载配置文件。若为连续触发模式的调试,可以用Matlab生成连续触发数据并以文本文件格式保存;
5)在浏览器客户端输入调试和配置参数,并上传相关文件到数据库服务器;
6)建立数据库服务器与目标机之间通信链路连接;
7)用户在浏览器点击相关任务按钮即可触发对应控制指令的执行,所述调试或配置指令和参数集组成调试请求包,通过通信链路发送给服务器并由服务器转发给目标机;
8)目标机收到调试请求包后进行解析并执行,将结果组成调试应答包,再通过相同通信链路发送回PC客户端;
9)PC客户端收到调试应答包后进行解析,并于预期结果进行自动比较,通过PC客户端浏览器对结果数据进行展示。
与现有技术相比,本发明的有益效果在于:本发明使用NIOS设计的PLD器件网络调配器,通过对FPGA下载器功能增加网口电路,辅以B/S架构的数据库服务器,使得该调配器具有对PLD芯片线上线下相结合的配置和调试能力。利用JTAG配置模式使用网络接口芯片和NIOS可以实现对FPGA和CPLD芯片的远程配置和本地配置能力,同时也可以通过把配置程序存储在调配器FLASH里实现便携式的配置功能。基于IIC总线通过利用JTAG的空余引脚实现了对多个FPGA芯片的在线交互调试功能。该设计有以下主要优点:
1)利用JTAG接口的空余引脚实现基于IIC总线的多个FPGA互动调试,且调试功能只需要占用FPGA两个I/O端口,节省芯片资源;
2)基于B/S架构,不需要客户安装客户端程序,兼容所有操作***,并且基于图界面的操作使用简单,升级方便,成本低;
3)可以使用JTAG、AS等多种不同配置模式,兼容性好;
4)除了能够实现现场、远程等编程方式,还可以实现便携式的PLD器件配置功能。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1是本发明PLD调配***原理图。
图2是PLD调配***功能结构图。
图3是***网络通信示意图。
图4是PLD调配器和FPGA开发板之间的连接电路。
图5是调配器NIOS程序结构。
图6是实现FPGA远程调试数据接收程序流程图。
具体实施方式
本发明针对现有PLD器件远程调试和配置存在的问题,提供了一种PLD器件远程调试和配置***,通过TCP/IP协议及数据库网络服务器,为远程客户端PC用户提供基于B/S结构的远程PLD器件配置和调试服务。该方法通过服务器与本地PLD调配器板卡上的网络接口,利用PLD器件的JTAG配置模式结合IIC总线实现远端用户对PLD器件的远程配置和调试;同时使用NIOS和自定义的IP核实现对 FPGA仿真设备引脚的信息采集与激励模拟,并通过数据库服务器实现与PC客户端的双向交互通信,从而真正实现远程硬件调试。
以下为本发明具体实施方式。
1. PLD远程调试配置***的架构,如图1和图2所示。***基于互联网和B/S结构,由多个PC客户端和数据库服务器组成,在终端通过JTAG指令集配置PLD器件,通过IIC总线进行调试信息传输,IIC总线调试使用自定义的通信协议。
所述JTAG指令集包括:SAMPLE/PRELOAD指令、BYPASS指令、IDCODE指令、ERASE指令、PROGRAM指令、VERIFY指令,EXITC指令,BYPASS指令用于多个FPGA串联配置的情况可以将目标FPGA/CPLD边界扫描链设置为旁路模式;SAMPLE指令用于在目标FPGA/CPLD正常工作时取出管脚信号;IDCODE指令用于取得目标芯片的型号信息;ERASE指令用于擦除目标FPGA/CPLD编程存储器中的配置数据;PROGRAM指令用于启动配置;VERIFY指令用于验证配置数据;EXITC指令用于退出配置模式,配置过程如下:
1)进入在线配置模式;
2)检查器件ID。将读取的ID值与数据库中保存的ID值进行比较,如果一致则进行下一步;
3)信息擦除。擦除芯片中原始数据;
4)编程写入数据;
5)验证写入数据。把已经写出芯片的数据按顺序读出,与待写入的数据进行逐位比较,以验证写入是否正确;
6)退出在线配置模式。进入用户模式,释放用户I/O,芯片开始工作。
所述IIC总线采用广播通信的方式,通过自定义协议进行芯片调试和数据传输。自定义的帧结构如下:
1)主机ID:长度为1个字节表示数据发送方;
2)从机ID:1个字节,IP核初始化数据;
3)传输类型码:指示传输数据段的数据类型,0x01代表指令命令(具体内容由指令编码规定),0x02代表激励数据,0x04代表响应数据,0x08代表测试数据;
4)指令码:0x00代表无效,0x01-0x80(独热码)代表各种操作指令,具体为复位指令、读数据指令、写数据指令、测试指令、开始指令、结束指令、连续读出指令、连续写入指令8种指令;
5)传输数据长度:占1个字节,单次最大可传输数据255个字节的数据;
6)监督码:占1个字节,CRC校验监督码。
PLD调配器与PC客户端之间的信息交互过程如图3所示。数据库服务器通过随机函数生成一组4位的随机码作为验证码发送到用户注册邮箱中,只有通过验证的用户才能远程传输和读取数据。
PLD调配器硬件设计:PLD调配器作为完成远程调配工作的主要板卡,由包含NIOS内核的FPGA及基于W5500网络接口芯片电路、FT245B USB接口芯片电路、W25Q64Flash芯片电路、EPCS芯片等外设构成,其特征在于:目标板FPGA的JTAG配置接口与调配器连接,用以实现FPGA程序的远程配置;JTAG的7脚和IIC总线的SDA端口相连,8脚和IIC总线的SCL端口相连,用于接收外设输出结果,发送仿真激励信号。被调试开发板FPGA芯片通过JTAG口接收配置信息,被调试开发板FPGA芯片通过IIC总线互联,并由自定义IP核控制数据收发调度。PLD调配器和目标开发板的JTAG口定义如图4所示。PLD调配器硬件结构如图5所示。
在用户界面通过浏览器以图像化的形式显示和设置调试用激励信号,同样以图形化的方式显示读回的仿真结果。通过IIC接口可以模拟多个实物外设的I/O口,既能够满足本地调试和远程调试的双重需求,又巧妙的解决了I/O资源占用过多的问题,并且有效地解决了多个PLD器件双向数据交互的技术瓶颈。
2. 客户端用户交互界面设计:PC客户端是直接面向用户的操作界面,为了便于用户使用,采用B/S架构进行开发,以React为前端开发框架,主要功能是:1)完成用户的注册登录、设备查询请求、远程配置请求、远程交互式调试请求,数据导出请求;2)交互式调试界面:图形化显示仿真结果,图形化设置仿真激励信号值,设置仿真触发状态(连续触发、动态触发),导入仿真激励值、导出仿真结果值。
3. 服务器设计:数据库服务器主要作为客户端和目标板之间的数据交换桥梁,处理客户端发送的TCP请求,并进行数据库的查询、更新等操作。数据库负责记录并处理的数据有:用户注册信息、用户登录信息、目标机注册信息、***初始化请求、目标机调试请求、目标机配置请求、配置数据存储、调试数据存储。WEB服务程序采用django框架开发,数据库使用MySQL实现。
4. NIOS客户端程序设计:NIOS是PLD调配器端的控制器,主要负责与上位机数据库服务器、PC客户端浏览器、下位机PLD开发板进行数据交互。程序主要分为网络数据通信接口、IIC调试接口、USB通信接口、JTAG协议TAP控制接口、外设读写接口,指令解析六个模块。其中,远程交互模块完成NIOS与服务器之间的远程连接,负责数据收发;指令解析模块负责对服务器转发过来的用户操作指令进行译码并返回下位机执行结果,主要的用户操作指令有初始化指令、访问请求指令、数据发送请求指令、数据接收请求指令、参数设置指令、配置指令、调试指令、断开连接指令、复位指令、外设读写指令、应答指令、数据验证指令。图6是数据接收请求指令的执行流程图。网络数据的收发采取中断触发模式,首先对接收到的数据进行指令译码,如果收到的指令是数据接收请求,则通过IIC总线把收到的数据送给下位机。
5. 上述所设计的一种PLD器件远程调试和配置***,用户进行远程调试和配置的过程如下:
1)用户通过证码信息登录数据库服务器;2)PC客户端从所述数据库服务器中获取已注册并验证连接的目标机名字;3)用户通过选定目标机编号获取目标机IP地址,目标机FPGA芯片及个数,EPCS芯片型号等参数;4)用户根据相关参数完成程序设计,并在所设计的程序中加入调试用IP核电路,输入参数,连接测试用输入输出I/O,生成下载配置文件。若为连续触发模式的调试,可以用Matlab生成连续触发数据并以文本文件格式保存;5)在浏览器客户端输入调试和配置参数,并上传相关文件到数据库服务器;6)建立数据库服务器与目标机之间通信链路连接;7)用户在浏览器点击相关任务按钮即可触发对应控制指令的执行,所述调试或配置指令和参数集组成调试请求包,通过通信链路发送给服务器并由服务器转发给目标机;8)目标机收到调试请求包后进行解析并执行,将结果组成调试应答包,再通过相同通信链路发送回PC客户端;9)PC客户端收到调试应答包后进行解析,并于预期结果进行自动比较,通过PC客户端浏览器对结果数据进行展示。
以上实施例仅用以说明本发明的技术方案而非对其限制,尽管参照上述实施例对本发明进行了详细的说明,所述领域的普通技术人员应当理解:依然可以对本发明的具体实施方式进行修改或者同等替换,而未脱离本发明精神和范围的任何修改或者等同替换,其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种PLD器件远程调试和配置***,其特征在于:***基于Internet网和B/S架构,由PC客户端、数据库服务器和基于NIOS的PLD调配器组成,使用基于IIC总线的自定义调试IP核及通信协议与浏览器之间进行交互式在线调试;其NIOS调配器端的硬件基础包括LAN接口模块、基于IIC总线调试接口模块、SPI外设接口模块、JTAG接口模块、USB接口模块构成,所述JTAG接口模块的7脚为IIC总线的SDA,8脚为IIC总线的SCL,所述IIC总线并行连接到开发板的多个FPGA芯片的I/O引脚形成IIC总线;所述JTAG接口通过SFL用目标板FPGA芯片做桥接对目标板的串行配置器件进行配置,实现远程固件升级;所述客户端经过LAN接口模块、JTAG接口模块、IIC总线调试接口模块、IIC总线形成FPGA芯片外设调试链路,所述链路用于模拟外设激励并读取和返回外设调试结果;具体为:客户端通过浏览器发送调试参数和调试信号,调试数据经WAN接入数据服务器并通过LAN转发给NIOS调配器,然后根据IIC协议转发给FPGA目标芯片上的IIC接口模块,指令经过自定义的调试IP核译码后将IIC串行数据信号转换成仿真外设并行信号输出到待仿真模块的Input端口,并由状态寄存器控制读回待仿真模块激励响应的结果存储到串行移位寄存器中,经IIC接口模块返回给客户端浏览器;PC客户端、数据服务器、USB接口模块和JTAG模块、LAN接口模块、SFL模块构成FPGA开发板的远程配置链,具体为:PC客户端通过浏览器把FPGA配置参数和配置文件(sof文件,jic文件或者pof文件)上传至数据库服务器,数据库服务器选通参数对应的PLD调配器并发送配置文件并存储于FLASH中,PLD调配器的NIOS将配置数据转换成JTAG标准信号后发给下位机FPGA的JTAG接口,由NIOS按照JTAG时序发出指令和数据控制TAP控制器完成状态转移,完成PLD器件的JTAG在线配置,所述配置链也可以通过USB接口模块实现FPGA的本地配置,并且可以通过读取存储在FLASH中的配置文件实现离线配置。
2.根据权利要求1所述一种PLD器件远程调试和配置***,其特征在于:所述的调试IP核模块有两种工作模式:第一种模式,动态触发模式,由用户在PC客户端通过浏览器界面操控仿真激励信号取值,并实时在浏览器显示运行结果;第二种模式,连续触发模式,由用户在PC客户端浏览器界面输入连续触发的循环次数,触发时间间隔等参数,并自动读取和发送已上传至数据库中的触发数据至IP核执行外设仿真,自动记录并在用户浏览器上显示仿真运行结果,读回的结果数据与预期的结果数据进行比较,并用颜色标记两者的不同之处以帮助用户定位错误发生位置。
3.根据权利要求1所述一种PLD器件远程调试和配置***,其特征在于:所述远程调试配置通信协议包括客户端与服务器、服务器与调配器,调试IP核之间指令***,协议传输格式定义、通信方式。
4.根据权利要求1所述一种PLD器件远程调试和配置***,其特征在于:所述远程调试配置***网络通信协议为TCP/IP协议。
5.根据权利要求1所述一种PLD器件远程调试和配置***,其特征在于:所述PC客户端浏览器界面以图形界面的方式逐步引导用户输入参数、将用户对图形界面按钮的点击转换成对应指令并根据通信协议生成调试请求包,目标机的设备参数(包括IP地址,FPGA板级参数,状态参数)存储于数据库中,在用户界面以数字编号显示,用户只需选中相应编号无需手动输入设备参数既可以实现对目标机的远程访问;用户只需输入仿真IP核的工作模式参数,仿真输入输出位数,上传仿真激励文件,上传配置文件既可以开始对远程目标机的配置和仿真验证,验证结果可以显示在用户界面上并自动保存至服务器数据库中。
6.根据权利要求1所述一种PLD器件远程调试和配置***,其特征在于:所述PLD调配器可以实现对目标板的线上和线下调试,并且可以把配置文件(.JIC)存储于调配器的数据存储器中,连接到目标板的JTAG口以后自动对目标板进行固化升级。
7.根据权利要求6所述一种PLD器件远程调试和配置***,其特征在于:PLD调配器的存储资源是FPGA片内RAM,片外SDRAM或QSPI flash。
8.根据权利要求1所述一种PLD器件远程调试和配置***,其特征在于:目标板FPGA的I/O引脚连接开发板外设同时也可以连接到调试IP核,定义为仿真外设并通过仿真调试指令由远程客户端控制。
9.根据权利要求1所述一种PLD器件远程调试和配置***,其特征在于:所述***发送请求包内容包括命令类型(调试命令、配置命令、初始化命令)和命令参数;所述***应答请求包内容包括命令类型(应答命令、读数据指令、复位命令)和命令参数。
10.根据权利要求1所述一种PLD器件远程调试和配置***,其特征在于,包括以下步骤:
1)用户通过证码信息登录数据库服务器;
2)PC客户端从所述数据库服务器中获取已注册并验证连接的目标机名字;
3)用户通过选定目标机编号获取目标机IP地址,目标机FPGA芯片及个数,EPCS芯片型号参数;
4)用户根据相关参数完成程序设计,并在所设计的程序中加入调试用IP核电路,输入参数,连接测试用输入输出I/O,生成下载配置文件;
5)若为连续触发模式的调试,可以用Matlab生成连续触发数据并以文本文件格式保存;
6)在浏览器客户端输入调试和配置参数,并上传相关文件到数据库服务器;
7)建立数据库服务器与目标机之间通信链路连接;
8)用户在浏览器点击相关任务按钮即可触发对应控制指令的执行,所述调试或配置指令和参数集组成调试请求包,通过通信链路发送给服务器并由服务器转发给目标机;
9)目标机收到调试请求包后进行解析并执行,将结果组成调试应答包,再通过相同通信链路发送回PC客户端;
10)PC客户端收到调试应答包后进行解析,并于预期结果进行自动比较,通过PC客户端浏览器对结果数据进行展示。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110142087.6A CN112882876A (zh) | 2021-02-03 | 2021-02-03 | 一种pld器件远程调试和配置*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110142087.6A CN112882876A (zh) | 2021-02-03 | 2021-02-03 | 一种pld器件远程调试和配置*** |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112882876A true CN112882876A (zh) | 2021-06-01 |
Family
ID=76052583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110142087.6A Pending CN112882876A (zh) | 2021-02-03 | 2021-02-03 | 一种pld器件远程调试和配置*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112882876A (zh) |
-
2021
- 2021-02-03 CN CN202110142087.6A patent/CN112882876A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107704346B (zh) | Soc芯片调试方法及调试*** | |
CN102662835B (zh) | 一种针对嵌入式***的程序调试方法及嵌入式*** | |
US7047462B2 (en) | Method and apparatus for providing JTAG functionality in a remote server management controller | |
US7058855B2 (en) | Emulation interface system | |
US8281280B2 (en) | Method and apparatus for versatile controllability and observability in prototype system | |
US7225357B2 (en) | SDIO card development system | |
KR102596638B1 (ko) | 회로 설계를 디버깅하기 위한 방법 및 회로 | |
CN101840368B (zh) | 多核处理器的jtag实时片上调试方法及其*** | |
CN107992390B (zh) | 一种基于片上总线的芯片调试方法 | |
CN114036013A (zh) | 一种基于uvm的应答器芯片多模块同步验证平台和验证方法 | |
CN107608846B (zh) | 一种针对fpga内嵌tap接口的调试链路及调试方法 | |
CN101110051A (zh) | 一种单板调试串口功能的测试方法及其*** | |
CN102917242A (zh) | 一种多格式视频解码器的测试***和测试方法 | |
CN105718339A (zh) | 一种fpga/cpld 远程调试***及方法 | |
CN109634256B (zh) | 一种通用can控制器芯片的板级验证*** | |
CN112596743B (zh) | 一种基于jtag接口的军用fpga通用重构电路 | |
CN116610590A (zh) | 基于zynq平台实现多片fpga远程调试方法及*** | |
CN103645435A (zh) | 多信号模型可编程逻辑器件的软件模块可测性设计方法 | |
CN113326670A (zh) | 原型验证***、方法、处理单元、及设备 | |
CN117499503A (zh) | 一种支持远程调试的协议转换器及远程调试方法 | |
US9581643B1 (en) | Methods and circuits for testing partial circuit designs | |
CN112882876A (zh) | 一种pld器件远程调试和配置*** | |
CN106844118A (zh) | 一种基于Tbus总线标准的片内总线测试*** | |
CN115686988A (zh) | 一种RISC-V架构Debug协议功能验证方法及*** | |
CN207010733U (zh) | 一种实验室远程监控*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |