CN112864314B - 磁电阻器件以及改变其阻态的方法、突触学习模块 - Google Patents
磁电阻器件以及改变其阻态的方法、突触学习模块 Download PDFInfo
- Publication number
- CN112864314B CN112864314B CN202011637866.5A CN202011637866A CN112864314B CN 112864314 B CN112864314 B CN 112864314B CN 202011637866 A CN202011637866 A CN 202011637866A CN 112864314 B CN112864314 B CN 112864314B
- Authority
- CN
- China
- Prior art keywords
- layer
- magnetoresistive device
- thickness
- spin
- orbit coupling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 210000000225 synapse Anatomy 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000005294 ferromagnetic effect Effects 0.000 claims abstract description 58
- 230000008878 coupling Effects 0.000 claims abstract description 43
- 238000010168 coupling process Methods 0.000 claims abstract description 43
- 238000005859 coupling reaction Methods 0.000 claims abstract description 43
- 230000005641 tunneling Effects 0.000 claims abstract description 14
- 210000002569 neuron Anatomy 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 17
- 230000000694 effects Effects 0.000 claims description 10
- 238000012549 training Methods 0.000 claims description 7
- 229910003321 CoFe Inorganic materials 0.000 claims description 6
- 229910019236 CoFeB Inorganic materials 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 230000015654 memory Effects 0.000 abstract description 7
- 230000005291 magnetic effect Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 19
- 230000001965 increasing effect Effects 0.000 description 16
- 230000005381 magnetic domain Effects 0.000 description 14
- 230000008569 process Effects 0.000 description 10
- 230000010354 integration Effects 0.000 description 7
- 230000000946 synaptic effect Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000005415 magnetization Effects 0.000 description 4
- 230000005290 antiferromagnetic effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 3
- 229910001385 heavy metal Inorganic materials 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000005355 Hall effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 210000005036 nerve Anatomy 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000010587 phase diagram Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000007306 turnover Effects 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明属于存储器技术领域，主要涉及一种磁电阻器件以及改变其阻态的方法、突触学习模块；其中，该磁电阻器件，包括沿预设方向依次排列的顶电极、铁磁参考层、隧穿层、铁磁自由层、自旋轨道耦合层、底电极；其中自旋轨道耦合层包括交替分布的第一厚度区和第二厚度区，第一厚度区和第二厚度区的厚度不同；铁磁自由层中包括钉扎区，钉扎区的位置与第一厚度区的位置一一对应。
Description
技术领域
本发明属于存储器技术领域，主要涉及一种磁电阻器件以及改变其阻态的方法、突触学习模块。
背景技术
近几十年，全球各国在磁性材料及自旋电子领域的研究有了长足的发展，尤其针对以自旋电子学为基础的磁随机存储器(Magnetic Random Access Memory，简称MRAM)的研究逐渐成为热点。作为下一代高性能新型存储器之一，磁性存储器具有非易失性、高读写速率、低功耗、高密度及高耐久性等诸多优势。
目前，主流研究包括基于自旋转移矩的磁性随机存储器(Spin Transfer TorqueMRAM，简称STT-MRAM)和基于自旋轨道矩的磁性随机存储器(Spin Orbit Torque MRAM，简称SOT-MRAM)。STT-MRAM通过参考层极化的电流对自由层产生的扭矩作用，使得自由层磁化方向发生偏转，再根据隧穿磁电阻效应(Tunnel Magnetoresistance Effect)来表征阻值的变化。但是，在写入的过程中需要较大的电流产生足够的扭矩来翻转自由层。SOT-MRAM是通过自旋轨道耦合层的自旋霍尔效应(Spin Hall Effect)来诱导垂直方向注入自旋流，即在具有强自旋轨道耦合的自旋轨道耦合层中流动的电流转化为自旋流，自旋流向铁磁层中扩散，对铁磁层的磁矩施加力矩使之翻转。同时SOT-MRAM实现了读/写路径的分离，具有更高的可靠性。然而，传统的SOT-MRAM需要施加一个磁场，打破对称性，实现确定性的磁化翻转。然而，当前主要研究都是基于二值存储及相应的存算一体应用。为了进一步提升器件存储密度、简化电路复杂度、实现高效存算一体及类脑智能芯片应用，研发高性能、低功耗的多阻态隧穿磁电阻器件势在必行。
现有的SOT-MTJ的技术，针对于SOT-MTJ的能耗，实现无外场翻转、差分多阻态等方面做了许多改进与完善。为了实现多阻态的SOT-MTJ以及无外场翻转，研究人员们采取了调控磁畴壁运动、反铁磁耦合、堆叠SAF层等措施。
相关技术中，提供了一种三端MTJ，包括第一铁磁层(参考层)、势垒层、第二铁磁层(存储层)、缓冲层、第三铁磁层(翻转层)和自旋轨道耦合层。其中存储层与翻转层构成反铁磁耦合，垂直自旋极化电流切换翻转层后，在交换偏置作用下，实现存储层的翻转。
另一相关技术中，阐述了基于具有反铁磁特性的Ir-Mn材料的SOT层的MTJ，SOT层在与自由层界面形成面内交换偏置场(100-500Oe)，辅助SOT切换，并且在参考层上方堆叠SAF层，消除杂散场的影响。
另一相关技术中，阐述了通过刻蚀MTJ的自由层，使其形成沟槽以及向外拓展的一部分区域，并使其具有面内磁各向异性，实现MTJ无场切换。
另一相关技术中，阐述了基于边界周期性缺口实现畴壁的钉扎，并通过自旋转移力矩实现畴壁的运动及阻态的切换。但其需要较大的电流进行写入，同时边界的缺口也会造成畴壁的变形，削弱了器件的可靠性。
另一相关技术中，阐述了基于SOT的畴壁运动的四端突触器件，其缺陷在于：(1)畴壁需要在电流激发的磁场和自旋极化电流的共同驱动下运动，不利于器件的集成；(2)畴壁在器件宽的方向运动，且参考层仅在器件一端的局部区域，器件长方向存在一定尺寸浪费，不利于器件的集成；(3)器件中缺乏局部钉扎区域，不利于畴壁的精确控制和稳定，难以差分阻态。
发明内容
有鉴于此，本发明提供了一种磁电阻器件以及改变其阻态的方法，可以部分解决现有技术中的上述问题。
一种磁电阻器件，包括沿预设方向依次排列的顶电极、铁磁参考层、隧穿层、铁磁自由层、自旋轨道耦合层、底电极；其中自旋轨道耦合层包括交替分布的第一厚度区和第二厚度区，第一厚度区和第二厚度区的厚度不同；铁磁自由层中包括钉扎区，钉扎区的位置与第一厚度区的位置一一对应。
根据本发明的实施例，第一厚度区的厚度大于第二厚度区的厚度。
根据本发明的实施例，还包括DMI增强层，其中DMI增强层位于隧穿层和铁磁自由层之间。
根据本发明的实施例，DMI增强层的材料包括以下至少之一：Ti、Cu、W、Ta、Al。
根据本发明的实施例，铁磁自由层中包括N个钉扎区，磁电阻器件包括N+2个阻态。
根据本发明的实施例，铁磁参考层的材料包括以下至少之一：CoFeB、CoFe、Co/Pt复合材料；铁磁自由层的材料包括以下至少之一：CoFeB、CoFe、Co/Pt复合材料；隧穿层的材料包括以下至少之一：MgO、Al2O3。
根据本发明的实施例，自旋轨道耦合层的材料包括以下至少之一：W、Ta、Pt。
一种改变上述磁电阻器件的阻态的方法，包括：对磁电阻器件通入调制驱动电流，其中调制驱动电流作用于自旋轨道耦合层；通过改变调制驱动电流特性改变磁电阻器件的阻态。
根据本发明的实施例，改变调制驱动电流特性包括：改变调制驱动电流的以下至少之一：脉宽、脉冲幅值、脉冲数量、脉冲方向。
一种包含上述磁电阻器件的突触学习模块，包括：
训练单元，用于根据前神经元信号与后神经元信号的到达顺序、以及所述前神经元信号与所述后神经元信号之间的时间间隔产生写入脉冲；
突触器件，包括磁电阻器件；其中磁电阻器件的顶电极、底电极与训练单元连接。
本发明实施例提供的磁电阻器件，包括厚度不均匀分布的自旋轨道耦合层，在无外加磁场的情况下，利用自旋轨道矩高效驱动磁畴壁在铁磁自由层中的运动，由于自旋轨道耦合层厚度不均匀，使得自旋轨道耦合层和铁磁自由层之间形成强弱不同的反对称交换作用(DMI)，在不均匀分布的反对称交换作用下，铁磁自由层中形成多个与第一厚度区的位置一一对应的钉扎区，在调制驱动电流的驱动下，实现畴壁的运动和钉扎，便于形成较稳定的阻态，磁电阻器件性能更加稳定；并且本发明实施例提供的磁电阻器件，在无外加磁场的情况下，利用自旋轨道矩高效驱动磁畴壁在铁磁自由层中的运动，通过界面反对称交换作用在设定的钉扎区内钉扎畴壁，DMI有助于提升畴壁运动速率，相对于现有技术来讲，在写入的过程中不需要很大的电流产生足够的扭矩来翻转自由层，因此，降低了写入能耗；另外，本发明实施例提供的磁电阻器件，在无外加磁场的情况下，畴壁的运动仅依靠调制驱动电流驱动，无需在电流激发的磁场和自旋极化电流的共同驱动下运动，有利于器件的集成与兼容。综上，本发明实施例提供的磁电阻器件，实现了多阻态的差分，具有较低的功耗、较高的器件速率、较高可靠性与电路兼容性。
本发明实施例提供的磁电阻器件，可以结合***存储电路，实现多值存储阵列，提升数据的存储密度，该磁电阻器件还可以用于神经形态的突触器件，以及逻辑运算器件(半加器、全加器、AND、NAND、OR、NOR、XOR、XNOR)，进一步实现存算一体。
附图说明
图1a是本发明实施例提供的磁电阻器件的结构示意图；
图1b是图1a所示的磁电阻器件中的自旋轨道耦合层和铁磁自由层的结构示意图；
图2a是本发明另一实施例提供的磁电阻器件的结构示意图；
图2b是图2a所示的磁电阻器件中的自旋轨道耦合层和铁磁自由层的结构示意图；
图3是本发明实施例提供的磁电阻器件中，畴壁运动速度与调制驱动电流的脉冲幅值、以及DMI的关系示意图；
图4a是本发明实施例提供的磁电阻器件中，畴壁位置与调制驱动电流的脉宽关系的示意图及相应的磁畴状态图；
图4b是本发明实施例提供的磁电阻器件中，畴壁运动与调制驱动电流的脉冲幅值、以及脉宽关系的相图；
图5是本发明实施例提供的磁电阻器件的尖峰时间依赖可塑性(STDP)特性曲线图；
图6是基于本发明实施例提供的磁电阻器件的STDP特性所构建的突触学习模块的版图；
图7是基于本发明实施例提供的磁电阻器件的STDP特性所构建的突触学习模块的电路图；
图8是基于本发明实施例提供的磁电阻器件的STDP特性所构建的突触学习模块中的各个脉冲时序图。
附图标记说明
101、顶电极；102、铁磁参考层；103、隧穿层；104、铁磁自由层；105、自旋轨道耦合层；1051、第一厚度区；1052、第二厚度区；106、底电极；107、DMI增强层；201、畴壁；202、钉扎区；2021、第一钉扎区；2022、第二钉扎区。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
图1a是本发明实施例提供的磁电阻器件的结构示意图。
如图1a所示，根据本发明的实施例，提供了一种磁电阻器件，包括沿预设方向依次排列的顶电极101、铁磁参考层102、隧穿层103、铁磁自由层104、自旋轨道耦合层105、底电极106；其中自旋轨道耦合层105包括交替分布的第一厚度区1051和第二厚度区1052，第一厚度区1051和第二厚度区1052的厚度不同；铁磁自由层104中包括钉扎区202，钉扎区202的位置与第一厚度区1051的位置一一对应。
图1b是图1a所示的磁电阻器件中的自旋轨道耦合层105和铁磁自由层104的结构示意图。可选地，根据本发明的实施例，第一厚度区1051的厚度大于第二厚度区1052的厚度。一般情况下，自旋轨道耦合层105中厚度越大的地方DMI越大，对应地，在自旋轨道耦合层105中相应位置易形成钉扎区202，使畴壁201可以在其中稳定，因此，钉扎区202的位置与厚度较大的第一厚度区1051的位置一一对应。
本发明实施例提供的磁电阻器件，在铁磁自由层104中，通过起始位置的缺口、菱形区域或者低垂直磁各向异的区域，实现畴壁201的注入。本发明实施例提供的磁电阻器件，包括厚度不均匀分布的自旋轨道耦合层105，具体地，可通过沉积和/或刻蚀工艺调制自旋轨道耦合层105的厚度。
在无外加磁场的情况下，利用自旋轨道矩高效驱动磁畴壁201在铁磁自由层104中的运动，由于自旋轨道耦合层105厚度不均匀，使得自旋轨道耦合层105和铁磁自由层104之间形成强弱不同的反对称交换作用(即DMI)，在调制驱动电流驱动的情况下，DMI对于畴壁201的运动具有促进的作用，即使得畴壁201的势垒有所降低，在不均匀分布的反对称交换作用下，根据DMI强弱的不同，形成了势垒和势阱交替分布的情况，势阱所在的地方即为钉扎区202，能够有效的使畴壁201稳定在其中；即，使得铁磁自由层104中形成多个与第一厚度区1051的位置一一对应的钉扎区202。
在调制驱动电流的驱动下，铁磁自由层104中的畴壁201在运动的时候可以分别稳定其中，调制驱动电流驱动磁畴壁201从初始状态向下一个钉扎区202或是器件边界移动时，便引起了铁磁自由层104中不同磁化取向磁畴和铁磁参考层102所对应面积比例的演化，即在该磁电阻器件中形成了不同的阻态，由于该磁电阻器件中存在多个稳定的钉扎区202，利于畴壁201的精确控制，形成较稳定的阻态，磁电阻器件性能更加稳定。
图3是本发明实施例提供的磁电阻器件中，畴壁201运动速度与调制驱动电流的脉冲幅值、以及DMI的关系示意图。
根据图3所示，除了通过增加调制驱动电流的脉冲幅值来提升畴壁201运动速度，可以看出，DMI对畴壁201运动速度具有显著的促进作用。进而，通过调制DMI不仅可以形成相应的钉扎区202，还可以大幅度提升畴壁201运动速度，从而实现器件的高速写入以及低的操作功耗。
可见，本发明实施例提供的磁电阻器件，在无外加磁场的情况下，利用自旋轨道矩高效驱动磁畴壁201在铁磁自由层104中的运动，进一步通过DMI提升畴壁201运动速率，相对于现有技术来讲，在写入的过程中不需要很大的电流产生足够的扭矩来翻转自由层，降低了写入能耗，从而提升器件工作速率。通过调制DMI可以降低器件功耗，一些常用的电流脉宽及脉冲幅值搭配都可以实现在几十飞焦量级的功耗，通过调制器件尺寸等，结合使用具有更大自旋霍尔角的重金属材料作为自旋轨道耦合层105，可以降低电流脉冲的幅值、缩小电流脉冲的宽度，可以应用幅值更小或脉宽更短的电流脉冲，或可实现与人脑神经元相当的功耗。
另外，本发明实施例提供的磁电阻器件，在无外加磁场的情况下，畴壁201的运动仅依靠调制驱动电流驱动，无需在电流激发的磁场和自旋极化电流的共同驱动下运动，有利于器件的集成。
可选地，磁电阻器件及其中各层尺寸可以根据工艺进行微缩，磁电阻器件形状可以由正方体等进行简单替换。
本发明实施例提供的磁电阻器件中，通过对自旋轨道耦合层105沉积和/或刻蚀多个交替分布的第一厚度区1051和第二厚度区1052，在自旋轨道耦合层105一侧表面形成多个槽状(或突起状)结构，可选地，槽状(或突起状)结构的形状包括但不限于矩形槽、弧形、三角形等。
图2a是本发明另一实施例提供的磁电阻器件的结构示意图；图2b是图2a所示的磁电阻器件中的自旋轨道耦合层105和铁磁自由层104的结构示意图；如图2a所示，该磁电阻器件，与图1a实施例提供的磁电阻器件的不同在于，还包括DMI增强层107，其中DMI增强层107位于隧穿层103和铁磁自由层104之间；并且，第一厚度区1051的厚度大于或小于第二厚度区1052的厚度(图2a、图2b所示为第一厚度区1051的厚度小于第二厚度区1052的厚度的情形，第一厚度区1051的厚度大于第二厚度区1052的厚度的情形未示出)。根据本发明的实施例，DMI增强层107的材料选用重金属材料，可包括以下至少之一：Ti、Cu、W、Ta、Al。
本实施例中，考虑到自旋轨道耦合层105与铁磁自由层104界面之间的DMI调制范围较小，因此在铁磁自由层104与隧穿层103中间***一层可以与铁磁自由层104界面产生较大DMI的DMI增强层107(即重金属层)，增加DMI增强层107，可以较大幅度提升畴壁201速率，减弱对调制驱动电流的要求。根据图3所示所示，因DMI对畴壁201运动速度具有显著的促进作用，所以通过增加DMI增强层107来增强DMI，可进一步降低写入能耗，提升器件工作速率。
此外，本实施例中，由于DMI的符号根据不同材料的界面以及堆叠顺序等有所差异，因此，增加DMI增强层107后，自旋轨道耦合层105的厚度分布也需随之调整，具体地体现为第一厚度区1051的厚度大于或小于第二厚度区1052的厚度，钉扎区202的位置与第一厚度区1051的位置一一对应，在沉积和/或刻蚀自旋轨道耦合层105厚度时需调整工艺参数来形成相应的结构。
根据本发明的实施例，铁磁自由层104中形成N(N≥1)个钉扎区202，磁电阻器件可实现N+2个阻态。具体地，通过沉积和/或刻蚀工艺调制自旋轨道耦合层105的厚度形成交替分布的第一厚度区1051和第二厚度区1052，进一步，实现铁磁自由层104中DMI强度大小的周期***替分布，在铁磁自由层104中形成与第一厚度区1051数量相等的N(N≥1)个钉扎区202，磁电阻器件可实现的阻态与钉扎区202的数量有关，具体地，可实现阻态数目为N+2个。以下结合图4a、图4b所述实施例进行介绍。
图4a是本发明实施例提供的磁电阻器件中，畴壁201位置与调制驱动电流的脉宽关系的示意图及相应的磁畴状态图。
该磁电阻器件长600nm，宽120nm，在铁磁自由层104中，包括两个钉扎区202，可实现2+2个阻态，对应的磁畴分布和畴壁201位置如图所示。第一钉扎区2021的范围为170-220nm，第二钉扎区2022的范围为380-430nm，所施加的调制驱动电流脉冲密度为1×108A/cm2，通过调整调制驱动电流脉冲的脉宽可以实现不同的畴壁201运动及稳定状态。
当不施加调制驱动电流脉冲时，畴壁201停留在初始位置，对应于第一个电阻态；当施加调制驱动电流脉冲的脉宽增加为0.2～1.2ns时，调制驱动电流可以驱动畴壁201运动到第一钉扎区2021并保持稳定，对应第二个电阻态；当施加调制驱动电流脉冲的脉宽增加为1.5～2.5ns时，调制驱动电流脉冲驱动畴壁201脱离第一钉扎区2021，并运动到第二钉扎区2022并保持稳定，对应第三个电阻态；当施加调制驱动电流脉冲的脉宽增加至2.7～3.0ns时，畴壁201再次脱离第二钉扎区2022，运动到器件边缘，实现第四个电阻态。需要说明的是，对于上述未提及的中间脉宽情况下，在稍长的弛豫时间下，仍可变换至下一个电阻态，例如，在脉宽为1.3ns时，畴壁在稍长的弛豫时间下，仍可运动到第二钉扎区2022。
图4b是图4a所述实施例提供的磁电阻器件中，畴壁201运动与调制驱动电流的脉冲幅值、以及脉宽关系的相图。在调制驱动电流脉冲幅值为0.6～1.4×108A/cm2的情况下，当不施加调制驱动电流脉冲时，畴壁201停留在初始位置(图示颜色最深区域)，当脉宽为0.2～1.2ns时，调制驱动电流脉冲可以使得畴壁201运动到第一钉扎区2021并保持稳定(图示颜色较深区域)；当脉宽为1.2～2.5ns时，调制驱动电流脉冲可以使得畴壁201运动到第二钉扎区2022并保持稳定(图示颜色较浅区域)；当脉宽为2.5～3.0ns时，调制驱动电流脉冲可以使得畴壁201运动脱离第二钉扎区2022(图示颜色最浅区域)。同时从图4b中可以看出，畴壁201运动及钉扎区202切换与调制驱动电流脉冲幅值关系较小，但与脉宽关系更为紧密，具有强烈的时间依赖性。
根据本发明的实施例，铁磁参考层102的材料包括以下至少之一：CoFeB、CoFe、Co/Pt复合材料；铁磁自由层104的材料包括以下至少之一：CoFeB、CoFe、Co/Pt复合材料；隧穿层103的材料包括以下至少之一：MgO、Al2O3。
根据本发明的实施例，自旋轨道耦合层105的材料包括以下至少之一：W、Ta、Pt。
针对本发明实施例提供的磁电阻器件，本发明实施例还提供了一种改变上述磁电阻器件的阻态的方法，具体为：对磁电阻器件通入调制驱动电流，其中调制驱动电流作用于自旋轨道耦合层105；通过改变调制驱动电流特性改变磁电阻器件的阻态。具体地，根据本发明的实施例，改变调制驱动电流特性包括：改变调制驱动电流的以下至少之一：脉宽、脉冲幅值、脉冲数量、脉冲方向。
具体地，根据上述对图4a、图4b所述实施例的分析可以看出，通过改变调制驱动电流脉冲的脉宽可以使得畴壁201稳定或穿越不同的钉扎区202，从而实现多阻态(在调制驱动电流的驱动下，铁磁自由层104中的畴壁201在运动的时候可以分别稳定其中，调制驱动电流驱动磁畴壁201从初始状态向下一个钉扎区202或是器件边界移动时，便引起了铁磁自由层104中不同磁化取向磁畴和铁磁参考层102所对应面积比例的演化，即在该隧道结器件中形成了不同的阻态)。
也可以通过改变调制驱动电流脉冲数量，来切换阻态，例如，一个脉冲切换一个阻态，则两个脉冲可切换两个阻态。
根据图3可以看出，可通过增加调制驱动电流的脉冲幅值来提升畴壁201运动速度，进而通过畴壁201运动切换阻态。
图5是本发明实施例提供的磁电阻器件的尖峰时间依赖可塑性(Spike Timing-Dependent Plasticity，STDP)特性曲线图。图中的由点-线构成的曲线表示针对磁电阻器件的的模拟数据进行拟合的Set(置位)和Reset(复位)过程的电阻变化曲线。将磁电阻器件模拟为突触器件，输入的两个尖峰信号，分别代表前神经元信号和后神经元信号，本实施例中，调制驱动电流脉冲幅值为1×108A/cm2，从图中可以看出，当前神经元信号早于后神经元信号，即Δt>0时，将产生正向的写入脉冲，增加突触的权重，即减小器件的阻值；反之，当前神经元信号晚于后神经元信号，即Δt<0时，将产生反向的写入脉冲，减小突触的权重，即增加器件的阻值。根据图5可以看出，通过改变调制驱动电流的脉冲方向可以改变磁电阻器件的阻态。
此外，还可以通过调整器件尺寸、铁磁自由层104的磁特性参数来实现对器件阻态的改变以及器件写入速率与功耗的优化调制。
同时，根据图5还可以看出，磁电阻器件阻态的改变具有强烈的时间依赖性。具体地，Δt>0时，将产生正向的写入脉冲，增加突触的权重，减小器件的阻值，增加导通电流；反之，当Δt<0时，将产生反向的写入脉冲，减小突触的权重，即增加器件的阻值，减小增加导通电流。此外，前神经元信号和后神经元信号之间的时间间隔越短，突触权重(即电阻)改变的越大，当前神经元信号和后神经元信号之间的时间间隔大于3ns以上时，则不对突触权重进行改写，可见，磁电阻器件阻态的改变具有强烈的时间依赖性。据此时间依赖性，可将该磁电阻器件应用到高密度存储、存算一体及类脑智能神经突触器件中。
据此，本发明的实施例还提供了一种包含上述磁电阻器件的突触学习模块。
图6是基于本发明实施例提供的磁电阻器件的STDP特性所构建的突触学习模块的版图；图7是基于本发明实施例提供的磁电阻器件的STDP特性所构建的突触学习模块的电路图；图8是基于本发明实施例提供的磁电阻器件的STDP特性所构建的突触学习模块中的各个脉冲时序图。图6-8中，MTJ表示本发明实施例提供的磁电阻器件，Spre表示前神经元信号，Spost表示后神经元信号，Tpre表示由Spre触发的一段方波信号，此处命名为前神经元触发信号；Tpost表示由Spost触发的一段方波信号，此处命名为后神经元触发信号；Iwrite表示对磁电阻器件的写入电流，图7中，N1～N10采用NMOS管。
如图6-7所示，本发明实施例提供的突触学习模块，包括训练单元和突触器件，其中，训练单元，用于根据前神经元信号与后神经元信号的到达顺序、以及所述前神经元信号与所述后神经元信号之间的时间间隔产生写入脉冲(对突触器件的写入电流)；突触器件，包括本发明实施例提供的磁电阻器件；其中磁电阻器件的顶电极、底电极与训练单元连接。
通过本发明实施例提供的突触学习模块，基于图5中磁电阻器件的STDP特性曲线，根据前神经元信号与后神经元信号到来的顺序及间隔时间，对突触器件的权重进行改写，从而实现神经网络的高能效学习功能。
以下结合图7、图8，对突触器件的仿真学习过程进行说明。
本发明实施例中的仿真是基于55nm工艺节点进行的，调制驱动电流脉冲幅值为1×108A/cm2，当Spre先到达时，N9导通，此时由于没有Tpost信号，下支路锁存器保持左“1”右“0”的状态，N3关断，同时Spre会触发一个3ns的脉冲Tpre，N1、N7导通；间隔一段时间后，在Tpre脉冲存在期间，Spost到达，N6导通，由于此时N7处于导通状态，上支路锁存器存入左“0”右“1”的状态，N2导通，同时Spost开启一个3ns的脉冲Tpost，N4、N10导通，由于没有Spre信号，N3仍处于关断状态，此时上支路导通，下支路断路，正向的写入电流Iwrite流过该磁电阻器件，增加该突触的权重。
当后神经元信号Spost先到达时，N6导通，由于没有Tpre信号，上支路锁存器保持左“1”右“0”的状态，N2关断，同时Spost会开启一个3ns的脉冲Tpost，N4、N10导通；间隔一段时间后，在Tpost脉冲存在期间，前神经元尖峰信号Spre到达，N9导通，由于此时N10处于导通状态，下支路锁存器存入左“0”右“1”的状态，N3导通，同时Spre开启一个3ns的脉冲Tpre，N1、N7导通，由于没有Spost信号，N2仍处于关断状态，此时下支路导通，上支路断路，反向的写入电流Iwrite流过该磁电阻器件，减小该突触的权重。此外，当撤去Tpre、Tpost信号时，即N5、N8导通，锁存器存入左“1”右“0”，N2、N3关断，实现电路的复位。根据Tpre、Tpost信号的先后及间隔时长，可以产生不同方向及脉宽的写入电流Iwrite(时序图如图8所示)，由此对突触器件经过训练，使其经过学习后达到理想的状态。
此外，在实际使用过程中，可根据实际需要，对本发明实施例提供突触学习模块的器件参数进行调整，便于产生不同脉宽及幅值的写入电流，来适配不同的突触器件。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种磁电阻器件，包括沿预设方向依次排列的顶电极(101)、铁磁参考层(102)、隧穿层(103)、铁磁自由层(104)、自旋轨道耦合层(105)、底电极(106)；其中
所述自旋轨道耦合层(105)包括交替分布的第一厚度区(1051)和第二厚度区(1052)，所述第一厚度区(1051)和第二厚度区(1052)的厚度不同；
所述铁磁自由层(104)中包括钉扎区(202)，所述钉扎区(202)的位置与所述第一厚度区(1051)的位置一一对应；
其中，所述自旋轨道耦合层(105)和所述铁磁自由层(104)之间形成强弱不同的反对称交换作用，所述自旋轨道耦合层(105)中厚度越大的地方反对称交换作用越大。
2.根据权利要求1所述的磁电阻器件，其中所述第一厚度区(1051)的厚度大于所述第二厚度区(1052)的厚度。
3.根据权利要求1所述的磁电阻器件，还包括DMI增强层(107)，其中所述DMI增强层(107)位于所述隧穿层(103)和所述铁磁自由层(104)之间。
4.根据权利要求3所述的磁电阻器件，其中所述DMI增强层(107)的材料包括以下至少之一：Ti、Cu、W、Ta、Al。
5.根据权利要求1所述的磁电阻器件，其中所述铁磁自由层(104)中包括N个钉扎区(202)，所述磁电阻器件包括N+2个阻态。
6.根据权利要求1所述的磁电阻器件，其中：
所述铁磁参考层(102)的材料包括以下至少之一：CoFeB、CoFe、Co/Pt复合材料；
所述铁磁自由层(104)的材料包括以下至少之一：CoFeB、CoFe、Co/Pt复合材料；
所述隧穿层(103)的材料包括以下至少之一：MgO、Al2O3。
7.根据权利要求1所述的磁电阻器件，其中所述自旋轨道耦合层(105)的材料包括以下至少之一：W、Ta、Pt。
8.一种改变权利要求1-7任一项所述的磁电阻器件阻态的方法，包括：
对所述磁电阻器件通入调制驱动电流，其中所述调制驱动电流作用于所述自旋轨道耦合层(105)；
通过改变所述调制驱动电流特性改变所述磁电阻器件的阻态。
9.根据权利要求8所述的方法，改变所述调制驱动电流特性包括：
改变所述调制驱动电流的以下至少之一：脉宽、脉冲幅值、脉冲数量、脉冲方向。
10.一种包含权利要求1-7任一项所述的磁电阻器件的突触学习模块，包括：
训练单元，用于根据前神经元信号与后神经元信号的到达顺序、以及所述前神经元信号与所述后神经元信号之间的时间间隔产生写入脉冲；
突触器件，包括所述磁电阻器件；其中所述磁电阻器件的顶电极(101)、底电极(106)与所述训练单元连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011637866.5A CN112864314B (zh) | 2020-12-31 | 2020-12-31 | 磁电阻器件以及改变其阻态的方法、突触学习模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011637866.5A CN112864314B (zh) | 2020-12-31 | 2020-12-31 | 磁电阻器件以及改变其阻态的方法、突触学习模块 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112864314A CN112864314A (zh) | 2021-05-28 |
| CN112864314B true CN112864314B (zh) | 2022-08-30 |
Family
ID=76000421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011637866.5A Active CN112864314B (zh) | 2020-12-31 | 2020-12-31 | 磁电阻器件以及改变其阻态的方法、突触学习模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112864314B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113937216B (zh) * | 2021-12-17 | 2022-03-11 | 北京师范大学 | 一种基于二维材料的自旋轨道矩神经形态器件及制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051611A (zh) * | 2013-03-14 | 2014-09-17 | 三星电子株式会社 | 磁存储器及其提供方法和编程方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10374148B1 (en) * | 2018-02-08 | 2019-08-06 | Sandisk Technologies Llc | Multi-resistance MRAM |
-
2020
- 2020-12-31 CN CN202011637866.5A patent/CN112864314B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104051611A (zh) * | 2013-03-14 | 2014-09-17 | 三星电子株式会社 | 磁存储器及其提供方法和编程方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112864314A (zh) | 2021-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10593389B2 (en) | Switching skyrmions with VCMA/electric field for memory, computing and information processing | |
| JP6778866B2 (ja) | 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路 | |
| US7969762B2 (en) | Spintronic device with control by domain wall displacement induced by a current of spin-polarized carriers | |
| US20100128510A1 (en) | Magnetic Data Storage | |
| US20080106933A1 (en) | Advanced multi-bit magnetic random access memory device | |
| CN110061127B (zh) | 磁隧道结的形成方法及磁阻式随机存储器 | |
| US8198919B1 (en) | Spin transfer torque triad for non-volatile logic gates | |
| CN109690675A (zh) | 一种可应用于磁电隧道结的新型字线脉冲写入方法 | |
| Koo et al. | Current-controlled bi-stable domain configurations in Ni 81 Fe 19 elements: An approach to magnetic memory devices | |
| US20060087881A1 (en) | Advanced multi-bit magnetic random access memory device | |
| CN112767980A (zh) | 自旋轨道矩磁随机存储单元、阵列及汉明距离计算方法 | |
| CN112864314B (zh) | 磁电阻器件以及改变其阻态的方法、突触学习模块 | |
| Chen et al. | Spintronic devices for high-density memory and neuromorphic computing–A review | |
| CN113193110B (zh) | 基于磁畴壁驱动型磁隧道结的激活函数发生器及制备方法 | |
| WO2022062263A1 (zh) | 磁电阻器件以及改变其阻态的方法、突触学习模块 | |
| CN111933789B (zh) | 一种多态存储器、其制备方法和存储方法及人工突触器 | |
| US9431599B2 (en) | Non-volatile logic device | |
| Wang et al. | Programmable spintronic logic devices for reconfigurable computation and beyond—History and outlook | |
| KR20180045328A (ko) | 스핀 뉴런 소자 및 이의 동작방법 | |
| CN113326928A (zh) | 全电控自旋电子神经元器件、神经元电路和神经网络 | |
| US20230352109A1 (en) | Current-driven magnetic domain-wall logic | |
| US20210125652A1 (en) | Magnetic memory devices | |
| Bindal et al. | Antiferromagnetic skyrmion based energy-efficient leaky integrate and fire neuron device | |
| US20230394291A1 (en) | Neuron device based on spin orbit torque | |
| WO2022062427A1 (zh) | 全电控自旋电子神经元器件、神经元电路和神经网络 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |