CN112864176A - 阵列基板及其制备方法和显示面板 - Google Patents

阵列基板及其制备方法和显示面板 Download PDF

Info

Publication number
CN112864176A
CN112864176A CN202110112916.6A CN202110112916A CN112864176A CN 112864176 A CN112864176 A CN 112864176A CN 202110112916 A CN202110112916 A CN 202110112916A CN 112864176 A CN112864176 A CN 112864176A
Authority
CN
China
Prior art keywords
layer
substrate
array
fan
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110112916.6A
Other languages
English (en)
Inventor
刘巍巍
范志翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202110112916.6A priority Critical patent/CN112864176A/zh
Publication of CN112864176A publication Critical patent/CN112864176A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供一种阵列基板及其制备方法和显示面板，所述阵列基板包括阵列区和围绕所述阵列区的外电路区，所述阵列基板包括衬底层、绑定垫和扇形走线层，所述衬底层包括第一表面和与所述第一表面相对设置的第二表面；在所述外电路区，所述衬底层设置有预制孔，所述预制孔贯穿所述衬底层，所述绑定垫设置于所述预制孔中，所述扇形走线层设置于所述衬底层的第二表面，且，所述扇形走线层与所述绑定垫电连接。通过在衬底层上设置预制孔，在所述预制孔中设置绑定垫，进而将所述扇形走线层设置在所述阵列基板的背面，进而减小了阵列基板的边框，进而实现窄边框设计。

Description

阵列基板及其制备方法和显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板及其制备方法和显示面板。
背景技术
随着户外影视等商用超大尺寸显示应用的发展，将相对尺寸较小的超窄边框屏幕通过拼接来实现超大尺寸显示成为发展前景广阔的技术。
为了实现窄边框技术，目前通常采用两种方式进行实现，即，一种为采用侧面绑定技术，但受到扇形走线层高度的限制，无法进一步减小边框；另外一种为玻璃加聚酰亚胺膜层双基底，切掉边缘非显示区玻璃，将带线路图案的聚酰亚胺薄膜层弯折至背面进行绑定，但采用此种方法制备窄边框产品，在弯折处膜层之间会出现剥离或断裂等问题，进而降低良率，并影响显示面板的性能。
发明内容
本申请实施例提供一种阵列基板及其制备方法和显示面板，以降低所述阵列基板的边框。
本申请实施例提供一种阵列基板，所述阵列基板包括阵列区和围绕所述阵列区的外电路区，包括：
衬底层，所述衬底层包括第一表面和与所述第一表面相对设置的第二表面；在所述外电路区，所述衬底层设置有预制孔，所述预制孔贯穿所述衬底层；
绑定垫，所述绑定垫设置于所述预制孔中；以及
扇形走线层，所述扇形走线层设置于所述衬底层的第二表面，且，所述扇形走线层与所述绑定垫电连接。
可选的，在本申请的一些实施例中，所述阵列基板还包括覆晶薄膜，所述覆晶薄膜设置于所述扇形走线层远离所述衬底层的一侧。
可选的，在本申请的一些实施例中，所述阵列基板还包括遮光层，在所述阵列区，所述遮光层设置于所述衬底层的第一表面。
可选的，在本申请的一些实施例中，所述阵列基板还包括缓冲层，所述缓冲层覆盖所述衬底层、所述绑定垫以及所述遮光层。
相应的，本申请实施例还提供一种阵列基板的制备方法，所述阵列基板包括阵列区和围绕所述阵列区的外电路区，包括：
提供一牺牲层；
在所述牺牲层上设置衬底层，所述衬底层包括第一表面和与所述第一表面相对设置的第二表面，所述衬底层的第二表面位于靠近所述牺牲层的一侧；在所述外电路区，所述衬底层设置有预制孔，所述预制孔贯穿所述衬底层以暴露所述牺牲层；
在所述预制孔中设置绑定垫；
将所述牺牲层从所述衬底层剥离，将所述衬底层翻转；
在所述外电路区，在所述衬底层的第二表面设置扇形走线层，所述扇形走线层与绑定垫电连接。
可选的，在本申请的一些实施例中，在所述预制孔中设置绑定垫的步骤之后，在将所述牺牲层从所述衬底层剥离，将所述衬底层翻转的步骤之前，还包括：
在所述衬底层以及所述绑定垫上设置胶层；
在所述胶层上设置盖板。
可选的，在本申请的一些实施例中，在所述外电路区，在所述衬底层的第二表面设置扇形走线层，所述扇形走线层与绑定垫电连接的步骤之后，还包括：
在所述扇形走线层上设置覆晶薄膜。
可选的，在本申请的一些实施例中，在所述扇形走线层上设置覆晶薄膜的步骤之后，还包括：
对所述胶层以及所述盖板进行热处理，去除所述胶层以及所述盖板。
可选的，在本申请的一些实施例中，在所述预制孔中设置绑定垫的步骤中，包括：
在所述衬底层的第一表面上设置金属层材料，蚀刻形成遮光层以及绑定垫，其中，所述遮光层位于所述阵列区，所述绑定垫位于所述外电路区的预制孔中。
相应的，本申请实施例还提供一种显示面板，包括如上任一项所述的阵列基板。
本申请提供一种阵列基板及其制备方法和显示面板，所述阵列基板包括阵列区和围绕所述阵列区的外电路区，所述阵列基板包括衬底层、绑定垫和扇形走线层，所述衬底层包括第一表面和与所述第一表面相对设置的第二表面；在所述外电路区，所述衬底层设置有预制孔，所述预制孔贯穿所述衬底层，所述绑定垫设置于所述预制孔中，所述扇形走线层设置于所述衬底层的第二表面，且，所述扇形走线层与所述绑定垫电连接。通过在衬底层上设置预制孔，在所述预制孔中设置绑定垫，进而将所述扇形走线层设置在所述阵列基板的背面，进而减小了阵列基板的边框，进而实现窄边框设计。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的阵列基板的结构剖视示意图。
图2是本申请实施例提供的阵列基板的制备方法的流程图。
图3-图11是本申请实施例提供的阵列基板的制备方法的结构剖视流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
请参阅图1，图1为本申请实施例提供的阵列基板的结构剖视示意图。本申请提供一种阵列基板10。所述阵列基板10包括阵列区11和围绕所述阵列区11的外电路区12。所述阵列区11用于设置包括薄膜晶体管的驱动电路结构。所述外电路区12用于设置外电路结构以使得所述阵列区11的驱动电路结构与外电路电连接。所述阵列基板10包括衬底层100、绑定垫200和扇形走线层300。具体描述如下：
所述衬底层100包括第一表面110和与所述第一表面110相对设置的第二表面120。在所述外电路区12，所述衬底层100设置有预制孔101。所述预制孔101贯穿所述衬底层100。所述预制孔101的垂直截面形状可以为等腰梯形、矩形、圆形或不规则形状等。所述衬底层100的材料包括聚酰亚胺，但不限于此。
所述绑定垫200设置于所述预制孔101中。所述绑定垫200的材料包括Mo、Cu、Al、Ti和氧化铟锡(Indium Tin Oxide，ITO)中的一种或几种组合。所述绑定垫200与薄膜晶体管的驱动电路电连接。
所述扇形走线层300设置于所述衬底层100的第二表面120，且，所述扇形走线层300与所述绑定垫200电连接。所述扇形走线层300的材料包括Mo、Cu、Al、Ti和ITO中的一种或几种组合。所述扇形走线层300用于连接数据线和覆晶薄膜。所述扇形走线层300因整个走线层的形状类似一把扇子，故称为扇形走线层300。
所述阵列基板还包括覆晶薄膜400。所述覆晶薄膜400设置于所述扇形走线层300远离所述衬底层100的一侧。所述覆晶薄膜400与所述扇形走线层300电连接。
在本申请中，通过将绑定垫设置于预制孔中，进而将现有技术中设置在阵列基板正面的扇形走线层导通至衬底层的第二表面，进而节省了阵列基板正面的走线空间，且，以避免现有技术中因衬底层需要进行侧面弯曲至衬底层的第二表面时，导致弯曲处出现膜层剥离或膜层断裂的问题，进而提高了阵列基板的良率，进而提高了阵列基板的性能，并减小了阵列基板的边框，进而实现窄边框设计。
在一实施例中，所述阵列基板10还包括遮光层500。所述遮光层500与所述绑定垫200同层设置于所述衬底层100的第一表面110。所述遮光层500位于所述阵列区11。所述遮光层500的材料包括Mo、Cu、Al、Ti和ITO中的一种或几种组合。
所述遮光层500用于遮挡进入所述阵列基板10的外界光线，避免外界光线对所述有源层500产生不好的影响，进而提高了所述阵列基板10的性能。
在一实施例中，所述遮光层500靠近所述衬底层100的一面设置有反射面501。所述反射面501用于将进入所述阵列基板10的外界光线进行反射，进一步提高了所述遮光层500的遮光效果，进一步提高了所述阵列基板10的性能。
在一实施例中，所述反射面501为凹凸微结构。
在一实施例中，所述阵列基板10还包括缓冲层600。所述缓冲层600覆盖所述衬底层100、所述绑定垫200以及所述遮光层500。所述缓冲层600的材料包括SixOy和SixNy中的一种或几种组合。
在一实施例中，所述阵列基板10还包括有源层700。所述有源层700设置于所述缓冲层600上，且所述有源层700位于所述遮光层500之上。所述有源层700的材料包括铟镓锌氧化物。
在一实施例中，所述阵列基板10还包括栅极绝缘层800和栅极900。所述栅极绝缘层800和所述栅极900依次层叠设置于所述有源层700上。所述栅极绝缘层800的材料包括SixOy和SixNy中的一种或几种组合。所述栅极900的材料包括Ag、Fe、Mo、Cu、Al、Ti和ITO中的一种或几种组合。
在一实施例中，所述阵列基板10还包括层间绝缘层1000。所述层间绝缘层1000覆盖所述缓冲层600、所述有源层700、所述栅极绝缘层800和所述栅极900。所述层间绝缘层1000包括第一通孔1001、第二通孔1002和第三通孔1003。所述第一通孔1001贯穿所述层间绝缘层1000以及所述缓冲层600以暴露所述遮光层500。所述第二通孔1002贯穿所述层间绝缘层1000以暴露所述有源层700的一侧。所述第一通孔1001和所述第二通孔1002位于所述有源层700的同一侧。所述第三通孔1003贯穿所述层间绝缘层1000以暴露所述有源层700的另一侧。所述层间绝缘层1000的材料包括SixOy和SixNy中的一种或几种组合。
在一实施例中，所述阵列基板10还包括源极1100和漏极1200。所述源极1100设置于所述层间绝缘层1000上，并延伸入所述第一通孔1001与所述遮光层500电连接以及延伸入所述第二通孔1002中与所述有源层700电连接。所述漏极1200设置于所述层间绝缘层1000上，并延伸入所述第三通孔1003与所述有源层700电连接。所述源极1100和所述漏极1200的材料包括Ag、Fe、Mo、Cu、Al、Ti和ITO中的一种或几种组合。
在一实施例中，所述阵列基板10还包括平坦层1300。所述平坦层1300覆盖所述层间绝缘层1000、所述源极1100和所述漏极1200。所述平坦层1300用于平坦化所述阵列基板10中的结构，避免在后续制程或使用中受到损伤，进而提高了所述阵列基板10的性能。
本申请提供一种阵列基板，通过将绑定垫设置于所述预制孔中，进而将现有技术中的第一表面的扇形走线层导通至衬底层的第二表面，进而节省了阵列基板正面的走线空间，且，衬底层不用进行侧面弯曲至衬底层的第二表面，进而减小了阵列基板的边框，进而实现窄边框设计，并提高了阵列基板的性能。
请参阅图2和图3-图11，图2是本申请实施例提供的阵列基板的制备方法的流程图。图3-图11是本申请实施例提供的阵列基板的制备方法的结构剖视流程图。本申请还提供一种阵列基板的制备方法。所述阵列基板10包括阵列区11和围绕所述阵列区11的外电路区12。所述阵列区11用于设置包括薄膜晶体管的驱动电路结构。所述外电路区12用于设置外电路结构以使得所述阵列区11的驱动电路结构与外电路电连接。所述阵列基板10的制备方法的具体制备步骤如下：
步骤B21、提供一牺牲层。
请参阅图3，具体地，所述牺牲层1400为玻璃基板。
步骤B22、在所述牺牲层上设置衬底层，所述衬底层包括显示面和与所述显示面相对设置的第二表面，所述衬底层的第二表面位于靠近所述牺牲层的一侧；在所述外电路区，所述衬底层设置有预制孔，所述预制孔贯穿所述衬底层以暴露所述牺牲层。
请参阅图3-图5，具体地，在所述牺牲层1400上涂布衬底层100材料，然后，提供一掩模板1500，所述掩模板1500位于所述衬底层100远离所述牺牲层1400的一侧，然后，采用极紫外线对所述衬底层100材料进行曝光处理，然后，对所述衬底层100材料进行显影处理形成衬底层100。所述衬底层100设置有预制孔101。所述预制孔101贯穿所述衬底层100以暴露所述牺牲层1400。所述预制孔101的垂直截面形状可以为等腰梯形、矩形、圆形或不规则形状等。所述衬底层100的材料包括聚酰亚胺、聚邻苯二甲酸酯、环烯烃聚合物和聚乙烯对苯二甲酸酯。
在本申请中，所述衬底层100采用聚酰亚胺形成，可以不用涂布光刻胶就可以在所述衬底层100上形成预制孔101，进而简化了所述阵列基板的制备工艺，并降低了生产成本。
极紫外线就是指需要通过通电激发紫外线管的负极然后放射出紫外线。
步骤B23、在所述预制孔中设置绑定垫。
请参阅图6，具体地，在所述衬底层100的第一表面110上设置绑定垫200材料，对绑定垫200材料进行蚀刻形成设置在所述预制孔101中的绑定垫200。所述绑定垫200的材料包括Mo、Cu、Al、Ti和ITO中的一种或几种组合。所述绑定垫200用于与薄膜晶体管的驱动电路结构电连接。
在一实施例中，在所述衬底层100的第一表面110上设置绑定垫200的步骤之后，还包括：
在所述阵列区11，在所述衬底层100的第一表面100上设置遮光层500材料，蚀刻形成遮光层500。所述遮光层500的材料包括Mo、Cu、Al、Ti和ITO中的一种或几种组合。
在本申请中，采用两道制备工艺分别形成所述绑定垫200和所述遮光层500，进而提高了制备所述阵列基板10的精度。
在另一实施例中，在所述衬底层100的第一表面110上设置绑定垫200材料和遮光层500材料，对绑定垫200材料和遮光层500材料进行蚀刻形成绑定垫200和遮光层500。所述绑定垫200设置在所述预制孔101中。所述遮光层500位于所述阵列区11。
所述遮光层500用于遮挡进入所述阵列基板10的外界光线，避免外界光线对所述有源层500产生不好的影响，进而提高了所述阵列基板10的性能。
在本申请中，所述绑定垫200与所述遮光层500采用同一道工艺制备形成，降低了所述阵列基板10的成本，且，制备周期短。
在一实施例中，在步骤B23之后，还包括：
在所述衬底层100、所述绑定垫200以及所述遮光层500上设置缓冲层600。所述缓冲层600的材料包括SixOy和SixNy中的一种或几种组合。
在一实施例中，在所述衬底层100、所述绑定垫200以及所述遮光层500上设置缓冲层600的步骤之后，还包括：
在所述缓冲层600上设置有源层700材料，蚀刻形成有源层700。所述有源层700位于所述遮光层500之上。所述有源层700的材料包括铟镓锌氧化物。
在一实施例中，在所述缓冲层600上形成有源层700的步骤之后，还包括：
在所述有源层700上依次层叠设置栅极绝缘层800和所述栅极900。所述栅极绝缘层800的材料包括SixOy和SixNy中的一种或几种组合。所述栅极900的材料包括Ag、Fe、Mo、Cu、Al、Ti和ITO中的一种或几种组合。
在一实施例中，在所述有源层700上依次层叠设置栅极绝缘层800和所述栅极900的步骤之后，还包括：
在所述缓冲层600、所述有源层700、所述栅极绝缘层800和所述栅极900上设置层间绝缘层1000材料，蚀刻形成层间绝缘层1000。所述层间绝缘层1000包括第一通孔1001、第二通孔1002和第三通孔1003。所述第一通孔1001贯穿所述层间绝缘层1000以及所述缓冲层600以暴露所述遮光层500。所述第二通孔1002贯穿所述层间绝缘层1000以暴露所述有源层700的一侧。所述第一通孔1001和所述第二通孔1002位于所述有源层700的同一侧。所述第三通孔1003贯穿所述层间绝缘层1000以暴露所述有源层700的另一侧。所述层间绝缘层1000的材料包括SixOy和SixNy中的一种或几种组合。
在一实施例中，在所述缓冲层600、所述有源层700、所述栅极绝缘层800和所述栅极900上形成层间绝缘层1000的步骤之后，还包括：
在所述层间绝缘层1000上设置源极1100材料和漏极1200材料，蚀刻形成源极1100和漏极1200，并且，所述源极1100延伸入所述第一通孔1001与所述遮光层500电连接以及延伸入所述第二通孔1002中与所述有源层700电连接，所述漏极1200延伸入所述第三通孔1003与所述有源层700电连接。所述源极1100和所述漏极1200的材料包括Ag、Fe、Mo、Cu、Al、Ti和ITO中的一种或几种组合。
在一实施例中，在所述层间绝缘层1000上形成源极1100材料和漏极1200的步骤之后，还包括：
在所述层间绝缘层1000、所述源极1100和所述漏极1200上形成平坦层1300。所述平坦层1300用于平坦化所述阵列基板10中的结构，避免在后续制程或使用中受到损伤，进而提高了所述阵列基板10的性能。
在一实施例中，在所述层间绝缘层1000、所述源极1100和所述漏极1200上形成平坦层1300的步骤之后，还包括：
请参阅图7，在所述衬底层100以及所述绑定垫200上设置胶层1600，然后，在所述胶层1600上设置盖板1700。
具体地，在所述平坦层1300上依次层叠设置胶层1600和盖板1700。所述胶层1600为热敏胶。所述盖板1700为玻璃盖板。
在本申请中，在所述平坦层1300上先设置所述胶层1600，保证了后续贴合所述盖板1700的贴合精度，进而保证后续制程的稳定进行；在所述胶层1600上设置所述盖板1700，避免因所述衬底层100在后续制程中经激光剥离技术处理后，所述衬底层100是柔软的状态而无法进行后续制程，即，通过所述盖板1700控制所述衬底层100的形变量，进而保证后续制程的进行；在所述胶层1600上设置所述盖板1700，保护所述阵列基板10中的其他结构，进而提高了所述阵列基板10的良率，进而提高了所述阵列基板10的性能。
步骤B24、将所述牺牲层从所述衬底层剥离，将所述衬底层翻转。
请参阅图8和图9，具体地，采用激光剥离技术将所述牺牲层1400从所述衬底层100剥离，然后，将半成品进行翻转。半成品包括所述衬底层100、所述绑定垫200、所述扇形走线层300、所述覆晶薄膜400、所述遮光层500、所述缓冲层600、所述有源层700、所述栅极绝缘层800、所述栅极900、所述层间绝缘层1000、所述源极1100、所述漏极1200、所述平坦层1300、所述胶层1600和所述盖板1700。
步骤B25、在所述外电路区，在所述衬底层的第二表面设置扇形走线层，所述扇形走线层与绑定垫电连接。
请继续参阅图9，具体地，在所述衬底层100的第二表面120设置扇形走线层300材料，扇形走线层300材料经黄光工艺处理以及蚀刻处理形成扇形走线层300。所述扇形走线层300与所述绑定垫200电连接。所述扇形走线层300的材料包括Mo、Cu、Al、Ti和ITO中的一种或几种组合。
在一实施例中，在所述衬底层100的第二表面120设置扇形走线层300的步骤之后，还包括：
请参阅图10，在所述扇形走线层300上设置覆晶薄膜400。所述覆晶薄膜400与所述扇形走线层300电连接。
在一实施例中，在所述扇形走线层300上设置覆晶薄膜400的步骤之后，还包括：
请参阅图11，对所述胶层1600和所述盖板1700进行热处理，将所述胶层1600和所述盖板1700与所述平坦层1300剥离得到本申请的阵列基板10。所述热处理的温度为40摄氏度-200摄氏度。
本申请提供一种阵列基板的制备方法，通过预先在所述衬底层100设置预制孔101，进而将所述金属垫200设置于所述预制孔101中，进而在所述衬底层100的第一表面110上继续进行后续制程，在所述衬底层100的第一表面110的制程完成后，将其翻转，在所述衬底层100的第二表面120形成扇形走线层300，从而实现将扇形走线层300导通至所述衬底层100的第二表面120，进而节省了所述阵列基板10的走线空间，进而减小了所述阵列基板10的边框，进而实现窄边框设计；采用本申请所提供的制备方法制备阵列基板10，制备工艺简单，良率高，并降低生产成本。
本申请还提供一种显示面板，包括本申请所提供的阵列基板10。本申请的显示面板可以为顶发光的有机发光二极管显示面板、顶发光的微型发光二极管显示面板或顶发光的迷你发光二极管显示面板等。
本申请提供一种显示面板，将所述阵列基板10应用于所述显示面板中，其中，所述第一表面110朝向显示面板的显示面，所述第二表面120朝向显示面板的非显示面，进而减小了显示面板的边框，进而提高了显示面板的屏占比。
本申请提供一种阵列基板及其制备方法和显示面板，所述阵列基板包括显示区和围绕所述显示区的外电路区，所述阵列基板包括衬底层、绑定垫和扇形走线层，所述衬底层包括第一表面和与所述第一表面相对设置的第二表面；在所述外电路区，所述衬底层设置有预制孔，所述预制孔贯穿所述衬底层，所述绑定垫设置于所述预制孔中，所述扇形走线层设置于所述衬底层的第二表面，且，所述扇形走线层与所述绑定垫电连接。通过在衬底层上设置预制孔，在所述预制孔中设置绑定垫，进而在所述阵列基板的背面设置所述扇形走线层，进而减小了阵列基板的边框，进而实现窄边框设计。
以上对本申请实施例所提供的一种阵列基板及其制备方法和显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括阵列区和围绕所述阵列区的外电路区，包括：
衬底层，所述衬底层包括第一表面和与所述第一表面相对设置的第二表面；在所述外电路区，所述衬底层设置有预制孔，所述预制孔贯穿所述衬底层；
绑定垫，所述绑定垫设置于所述预制孔中；以及
扇形走线层，所述扇形走线层设置于所述衬底层的第二表面，且，所述扇形走线层与所述绑定垫电连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括覆晶薄膜，所述覆晶薄膜设置于所述扇形走线层远离所述衬底层的一侧。
3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括遮光层，在所述阵列区，所述遮光层设置于所述衬底层的第一表面。
4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括缓冲层，所述缓冲层覆盖所述衬底层、所述绑定垫以及所述遮光层。
5.一种阵列基板的制备方法，其特征在于，所述阵列基板包括阵列区和围绕所述阵列区的外电路区，包括：
提供一牺牲层；
在所述牺牲层上设置衬底层，所述衬底层包括第一表面和与所述第一表面相对设置的第二表面，所述衬底层的第二表面位于靠近所述牺牲层的一侧；在所述外电路区，所述衬底层设置有预制孔，所述预制孔贯穿所述衬底层以暴露所述牺牲层；
在所述预制孔中设置绑定垫；
将所述牺牲层从所述衬底层剥离，将所述衬底层翻转；
在所述外电路区，在所述衬底层的第二表面设置扇形走线层，所述扇形走线层与绑定垫电连接。
6.根据权利要求5所述的阵列基板的制备方法，其特征在于，在所述预制孔中设置绑定垫的步骤之后，在将所述牺牲层从所述衬底层剥离，将所述衬底层翻转的步骤之前，还包括：
在所述衬底层以及所述绑定垫上设置胶层；
在所述胶层上设置盖板。
7.根据权利要求6所述的阵列基板的制备方法，其特征在于，在所述外电路区，在所述衬底层的第二表面设置扇形走线层，所述扇形走线层与绑定垫电连接的步骤之后，还包括：
在所述扇形走线层上设置覆晶薄膜。
8.根据权利要求7所述的阵列基板的制备方法，其特征在于，在所述扇形走线层上设置覆晶薄膜的步骤之后，还包括：
对所述胶层以及所述盖板进行热处理，去除所述胶层以及所述盖板。
9.根据权利要求5所述的阵列基板的制备方法，其特征在于，在所述预制孔中设置绑定垫的步骤中，包括：
在所述衬底层的第一表面上设置金属层材料，蚀刻形成遮光层以及绑定垫，其中，所述遮光层位于所述阵列区，所述绑定垫位于所述外电路区的预制孔中。
10.一种显示面板，其特征在于，包括如权利要求1-4任一项所述的阵列基板。
CN202110112916.6A 2021-01-27 2021-01-27 阵列基板及其制备方法和显示面板 Pending CN112864176A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110112916.6A CN112864176A (zh) 2021-01-27 2021-01-27 阵列基板及其制备方法和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110112916.6A CN112864176A (zh) 2021-01-27 2021-01-27 阵列基板及其制备方法和显示面板

Publications (1)

Publication Number Publication Date
CN112864176A true CN112864176A (zh) 2021-05-28

Family

ID=75985971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110112916.6A Pending CN112864176A (zh) 2021-01-27 2021-01-27 阵列基板及其制备方法和显示面板

Country Status (1)

Country Link
CN (1) CN112864176A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745265A (zh) * 2021-08-19 2021-12-03 深圳市华星光电半导体显示技术有限公司 Micro LED显示面板及其制备方法
CN114035387A (zh) * 2021-11-30 2022-02-11 绵阳惠科光电科技有限公司 阵列基板和显示面板
CN114299828A (zh) * 2022-02-14 2022-04-08 惠州华星光电显示有限公司 显示单元、拼接屏以及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1575049A (zh) * 2003-05-23 2005-02-02 精工爱普生株式会社 有机el显示装置、电子机器及其制造方法
US20100148209A1 (en) * 2008-12-17 2010-06-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
JP2015072361A (ja) * 2013-10-03 2015-04-16 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN107452876A (zh) * 2016-04-07 2017-12-08 株式会社半导体能源研究所 剥离方法及柔性装置的制造方法
CN108511487A (zh) * 2017-02-28 2018-09-07 三星显示有限公司 显示设备
CN109728188A (zh) * 2017-10-31 2019-05-07 乐金显示有限公司 显示设备和用于制造该显示设备的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1575049A (zh) * 2003-05-23 2005-02-02 精工爱普生株式会社 有机el显示装置、电子机器及其制造方法
US20100148209A1 (en) * 2008-12-17 2010-06-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device
JP2015072361A (ja) * 2013-10-03 2015-04-16 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN107452876A (zh) * 2016-04-07 2017-12-08 株式会社半导体能源研究所 剥离方法及柔性装置的制造方法
CN108511487A (zh) * 2017-02-28 2018-09-07 三星显示有限公司 显示设备
CN109728188A (zh) * 2017-10-31 2019-05-07 乐金显示有限公司 显示设备和用于制造该显示设备的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745265A (zh) * 2021-08-19 2021-12-03 深圳市华星光电半导体显示技术有限公司 Micro LED显示面板及其制备方法
CN113745265B (zh) * 2021-08-19 2023-10-17 深圳市华星光电半导体显示技术有限公司 Micro LED显示面板及其制备方法
CN114035387A (zh) * 2021-11-30 2022-02-11 绵阳惠科光电科技有限公司 阵列基板和显示面板
CN114035387B (zh) * 2021-11-30 2023-08-25 绵阳惠科光电科技有限公司 阵列基板和显示面板
CN114299828A (zh) * 2022-02-14 2022-04-08 惠州华星光电显示有限公司 显示单元、拼接屏以及显示装置
CN114299828B (zh) * 2022-02-14 2023-04-07 惠州华星光电显示有限公司 显示单元、拼接屏以及显示装置

Similar Documents

Publication Publication Date Title
CN109545828B (zh) 拼接用显示面板及其制造方法
CN112864176A (zh) 阵列基板及其制备方法和显示面板
US11050042B2 (en) Display panel motherboard, display panel and method of manufacturing the same
JP6456884B2 (ja) 表示装置及びその製造方法
WO2020216259A1 (zh) 显示面板、显示装置及制造方法
CN111584603B (zh) 显示基板及其制备方法、显示装置
CN112133729B (zh) 一种显示基板及其制备方法、显示装置
CN113614816B (zh) 阵列基板及其制造方法、显示面板、显示装置
US11398523B2 (en) Array substrate and manufacturing method thereof, display panel and display device
CN109801945B (zh) 柔性显示基板及其制作方法、柔性显示装置
US20210397302A1 (en) Touch display device and fabrication method thereof
EP3985648B1 (en) Display device
CN212625587U (zh) 显示基板和显示装置
CN111430428B (zh) 柔性显示面板及其制作方法、显示装置
CN108321304B (zh) 显示面板及其制作方法和显示装置
US20200273786A1 (en) Array substrate, display device, method for manufacturing them, and spliced display device
WO2018161781A1 (zh) 绑定区结构及其制造方法、面板以及触控显示装置
CN113345880A (zh) 一种发光二极管显示面板及其制备方法、显示装置
CN112310142A (zh) 一种显示装置、显示面板及其制作方法
US7855382B2 (en) Pixel structure
CN112992963A (zh) 一种显示面板及制作方法
CN115275044A (zh) 显示面板
CN110890481B (zh) 一种显示基板及其制备方法、显示装置
WO2021195972A1 (zh) 显示面板及其制作方法、显示装置
JP2003218392A (ja) 画像表示装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination