CN112838859A - 电感电容振荡器及共模共振腔 - Google Patents

电感电容振荡器及共模共振腔 Download PDF

Info

Publication number
CN112838859A
CN112838859A CN201911158596.7A CN201911158596A CN112838859A CN 112838859 A CN112838859 A CN 112838859A CN 201911158596 A CN201911158596 A CN 201911158596A CN 112838859 A CN112838859 A CN 112838859A
Authority
CN
China
Prior art keywords
winding
terminal
inductor
oscillator
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911158596.7A
Other languages
English (en)
Inventor
陈韵中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201911158596.7A priority Critical patent/CN112838859A/zh
Publication of CN112838859A publication Critical patent/CN112838859A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明公开一种电感电容振荡器及一种共模共振腔。电感电容振荡器包含一第一晶体管、一第二晶体管、电感、一第一电容、一第二电容、一第一绕组及一第二绕组。第一晶体管具有一第一端、一第二端及一第三端。第二晶体管具有一第四端、一第五端及一第六端。第一端电连接第五端，第二端电连接第四端，第三端电连接第六端。第一电容耦接于第一端及第四端之间。电感耦接于第一端及第四端之间。第二电容耦接于第三端及一参考电压之间。第一绕组耦接于第三端及参考电压之间。第二绕组耦接于第三端及参考电压之间，且与第一绕组对称。

Description

电感电容振荡器及共模共振腔
技术领域
本发明涉及电感电容振荡器，以及可以应用于电感电容振荡器的共模共振腔。
背景技术
图1为现有的电感电容振荡器(inductor-capacitor oscillator，简称LCoscillator)的电路图。晶体管M1及晶体管M2形成一交互耦合对(cross-coupled pair)，用来提供电感电容振荡器所需的负阻(negative impedance)。电感L1及电容C1为主要的电感与电容，且共振在工作频率
Figure BDA0002285454600000011
电感L1的其中一端耦接晶体管M1的漏极，另一端耦接晶体管M2的漏极。电感L1的中央抽头(center tap)电连接电源电压VDD。由于输出信号VOP及输出信号VON共同形成一差分信号，所以图1所示的电感电容振荡器是一个差分振荡器。电感L2及电容C2为次要的电感与电容，共振在频率
Figure BDA0002285454600000012
目的是为了降低电感电容振荡器的相位噪声(phase noise)。由于电感L2及电容C2的一端耦接电感电容振荡器的共模(common mode)节点(即晶体管M1与晶体管M2的源极)，所以电感L2及电容C2的组合被称作共模共振腔(common mode resonator)。电感L2及电容C2的另一端耦接接地准位VSS。
当电感L2非对称电感(symmetric inductor)，或是电感L2两端点的信号不同时(例如一端点接共模节点，另一端点接地)，此时电感L2所产生的电磁场在电感L1的两端点不一致，会导致输出信号VOP及输出信号VON的波形不对称(如图2所示)，而不对称的差分信号对整体的电路有不良的影响。
发明内容
鉴于现有技术的不足，本发明的一目的在于提供一种电感电容振荡器及共模共振腔。
本发明公开一种电感电容振荡器，包含一第一晶体管、一第二晶体管、电感、一第一电容、一第二电容、一第一绕组及一第二绕组。第一晶体管具有一第一端、一第二端及一第三端。第二晶体管具有一第四端、一第五端及一第六端。第一端电连接第五端，第二端电连接第四端，第三端电连接第六端。第一电容耦接于第一端及第四端之间。电感耦接于第一端及第四端之间。第二电容耦接于第三端及一参考电压之间。第一绕组耦接于第三端及参考电压之间。第二绕组耦接于第三端及参考电压之间，且与第一绕组对称。
本发明另公开一种共模共振腔，应用于一电感电容振荡器，包含一电容、一第一绕组及一第二绕组。电容耦接于参考电压与电感电容振荡器的共模节点之间。第一绕组耦接于参考电压与电感电容振荡器的共模节点之间。第二绕组耦接于参考电压与电感电容振荡器的共模节点之间，且与该第一绕组对称。
本发明的电感电容振荡器及共模共振腔所使用的电感具有高对称性，有助于降低相位噪声，但又不会对电感电容振荡器的输出造成不良的影响。相较于传统技术，本发明的电感电容振荡器以及采用本发明的共模共振腔的电感电容振荡器除了有低的相位噪声之外，输出信号更为对称。
有关本发明的特征、实作与技术效果，兹配合附图作实施例详细说明如下。
附图说明
图1为现有的电感电容振荡器的电路图；
图2为图1的电感电容振荡器的输出信号的波形图
图3A为本发明一实施例的基于N型金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)(以下简称NMOS)的电感电容振荡器；
图3B为本发明一实施例的基于P型金属氧化物半导体场效晶体管(以下简称PMOS)的电感电容振荡器；
图3C为本发明一实施例的基于互补式金属氧化物半导体(Complementary Metal-Oxide-Semiconductor)(以下简称CMOS)的电感电容振荡器；
图4A显示本发明一实施例的应用于电感电容振荡器的共模共振腔的电感结构；
图4B显示图4A的封闭导线110的两个绕组；
图5显示本发明一实施例的应用于电感电容振荡器的共模共振腔的电感结构；
图6A显示本发明一实施例的应用于电感电容振荡器的共模共振腔的电感结构；
图6B显示封闭导线310的其中一个绕组；
图7显示本发明一实施例的应用于电感电容振荡器的共模共振腔的电感结构；
图8为本发明一实施例的图3C的电感L2及电感L3的布局；
图9为本发明另一实施例的图3C的电感L2及电感L3的布局；
图10A及图10B显示基于NMOS或PMOS的电感电容振荡器的电感布局；以及
图11A及图11B显示基于CMOS的电感电容振荡器的电感布局。
符号说明
M1、M2、M3、M4 晶体管
M2 晶体管
L1、L2、L3、100、200、300、400 电感
C1、C2、C3 电容
VDD 电源电压
VSS 接地准位
VOP、VON 输出信号
I1 电流源
110、210、310、410、510、610、710、810 封闭导线
120、130、220、230、320、330、420、430、520、530、620、630、720、730、820、830、1016节点
142、144、242、244、352、354、452、454 电流路径
112、114、212、214、312、314 绕组
122、132、124、134、1012、1014、1112、1114 端点
252、254 磁场方向
312A、312B 子绕组
342 走线
具体实施方式
以下说明内容的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。
本发明的公开内容包含电感电容振荡器及共模共振腔。由于本发明的电感电容振荡器及共模共振腔所包含的部分元件单独而言可能为已知元件，因此在不影响该装置发明的充分公开及可实施性的前提下，以下说明对于已知元件的细节将予以省略。
图3A为本发明一实施例的基于NMOS的电感电容振荡器，图3B为本发明一实施例的基于PMOS的电感电容振荡器。共模共振腔的电感L2或电感L3的其中一端电连接晶体管M1及晶体管M2的源极或晶体管M3及晶体管M4的源极，另一端电连接参考电压或是通过电流源I1耦接参考电压。换句话说，电流源I1可以省略。相较于参考电压，电流源I1能较准确控制电感电容振荡器的电流。对图3A的电路来说，参考电压是接地准位VSS，而对图3B的电路来说，参考电压是电源电压VDD。图3C为本发明一实施例的基于CMOS的电感电容振荡器，其为图3A的电路及图3B的电路的组合。电感L2及电容C2组成NMOS端的共模共振腔，而电感L3及电容C3组成PMOS端的共模共振腔。
图4A显示本发明一实施例的应用于电感电容振荡器的共模共振腔的电感结构。电感100可以作为图3A～3C的电感L2或电感L3，包含封闭导线110、节点120及节点130。节点120电连接电感电容振荡器的共模节点，而节点130电连接参考电压(即接地准位VSS或电源电压VDD)或是通过电流源I1耦接参考电压。封闭导线110可以包含一条或多条等电位的走线(trace)，且可以分布在半导体结构的一个或多个金属层。位于不同金属层的走线由贯穿结构(例如导孔(via)或导孔阵列(via array))相连接，使相连接的走线实质上等电位。封闭导线110的起始点与结束点相连接，构成一个封闭的图案。节点120及节点130将封闭导线110划分为两个绕组：以节点120为起点，沿着逆时针的电流路径142追踪(trace)至节点130的第一绕组，以及以节点120为起点，沿着顺时针的电流路径144追踪至节点130的第二绕组。
图4B显示图4A的封闭导线110的两个绕组。绕组112具有两个端点──端点122及端点132，而绕组114的具有两个端点──端点124及端点134。当绕组112及绕组114形成封闭导线110时，端点122及端点124为封闭导线110上的同一节点(即节点120)，且端点132及端点134为封闭导线110上的同一节点(即节点130)。换句话说，端点122及端点124电连接电感电容振荡器的共模节点，而端点132及端点134电连接参考电压或是通过电流源耦接参考电压。绕组112及绕组114的长度实质上相等，而且对称于节点120及节点130的连线。
因为绕组112及绕组114为两对称绕组，且端点122及端点124信号相同，端点132及端点134信号相同，所以当电感L2采用电感100的布局方式，所产生的电磁场相对电感L1的两端点一致，因此不会造成电感电容振荡器的输出信号VOP及输出信号VON波形不对称。再者，从图4A及图4B可以知道，电感100可以由一个单一的封闭导线110实作(如图4A所示)，或是由两个绕组实作(如图4B所示)。
图5显示本发明一实施例的应用于电感电容振荡器的共模共振腔的电感结构。电感200可以作为图3A～3C的电感L2或电感L3，包含封闭导线210、节点220及节点230。节点220与节点230的其中一者电连接电感电容振荡器的共模节点，而另一者电连接参考电压或是通过电流源I1耦接参考电压。封闭导线210可以包含一条或多条等电位的走线，且可以分布在半导体结构的一个或多个金属层。举例来说，图5中的黑色走线位于第一金属层，而节点220附近的灰色走线位于不同于第一金属层的第二金属层。黑色走线与灰色走线以贯穿结构(图未示)相连接，因此黑色走线与灰色走线实质上等电位。封闭导线210的起始点与结束点相连接，构成一个封闭的图案。节点220及节点230将封闭导线210划分为两个绕组：以节点230为起点，沿着顺时针的电流路径242追踪至节点220的第一绕组212，以及以节点230为起点，沿着逆时针的电流路径244追踪至节点220的第二绕组214。第一绕组212及第二绕组214的长度实质上相等，而且对称于节点220及节点230的连线。由于流经第一绕组212的电流与流经第二绕组214的电流方向相反，所以第一绕组212的磁场方向252与第二绕组214的磁场方向254相反，可以避免磁场辐射(radiation)。
图6A显示本发明一实施例的应用于电感电容振荡器的共模共振腔的电感结构。电感300可以作为图3A～3C的电感L2或电感L3，包含封闭导线310、节点320及节点330。节点320与节点330的其中一者电连接电感电容振荡器的共模节点，而另一者电连接参考电压或是通过电流源I1耦接参考电压。封闭导线310的起始点与结束点相连接，构成一个封闭的图案。节点320及节点330将封闭导线310划分为两个绕组：第一绕组312以及第二绕组314。第一绕组312及第二绕组314的长度实质上相等，而且对称于节点320及节点330的连线。
图6B显示封闭导线310的其中一个绕组。第一绕组312包含第一子绕组312A及第二子绕组312B。第一子绕组312A及第二子绕组312B各是一个螺旋状线圈，且通过走线342连接。流经第一子绕组312A的电流(如电流路径352所示)与流经第二子绕组312B的电流(如电流路径354所示)同向(同为顺时针或逆时针，图6B的例子为顺时针)，所以第一子绕组312A的磁场方向与第二子绕组312B的磁场方向相同。
图7显示本发明一实施例的应用于电感电容振荡器的共模共振腔的电感结构。电感400可以作为图3A～3C的电感L2或电感L3，包含封闭导线410、节点420及节点430。节点420与节点430的其中一者电连接电感电容振荡器的共模节点，而另一者电连接参考电压或是通过电流源I1耦接参考电压。封闭导线410的起始点与结束点相连接，构成一个封闭的图案。类似于封闭导线310，封闭导线410被节点420及节点430划分为两个绕组，两个绕组的长度实质上相等，而且对称于节点420及节点430的连线。封闭导线410的两个绕组的任一者包含两个子绕组，且两个子绕组各是一个螺旋状线圈。因为流经两个子绕组的电流方向相反(如电流路径452及电流路径454所示，一者为顺时针另一者为逆时针)，所以两个子绕组的磁场方向相反。
对图3C的基于CMOS的电感电容振荡器来说，电感L2及电感L3的布局可以如图8或图9的实施例所示。
图8为本发明一实施例的电感L2及电感L3的布局。封闭导线510、节点520及节点530形成第一电感，而封闭导线610、节点620及节点630形成第二电感。第一电感及第二电感与电感200相同，故不再赘述其细节。
图9为本发明另一实施例的电感L2及电感L3的布局。封闭导线710、节点720及节点730形成第一电感，而封闭导线810、节点820及节点830形成第二电感。第一电感及第二电感与电感200相同，故不再赘述其细节。如图9所示，第一电感所占用或围绕的面积与第二电感所占用或围绕的面积重叠，以减小共模共振腔的电路面积及采用该共模共振腔的电感电容振荡器的电路面积。
在一些实施例中，图8及图9的第一电感是图3C的电感L2，而第二电感是图3C的电感L3；此时节点520(或节点720)及节点530(或节点730)的其中一者电连接电感电容振荡器的共模节点，另一者耦接接地准位VSS，而节点620(或节点820)及节点630(或节点830)的其中一者电连接电感电容振荡器的共模节点，另一者耦接电源电压VDD。在其他实施例中，图8及图9的第一电感是图3C的电感L3，而第二电感是图3C的电感L2；此时节点520(或节点720)及节点530(或节点730)的其中一者电连接电感电容振荡器的共模节点，另一者耦接电源电压VDD，而节点620(或节点820)及节点630(或节点830)的其中一者电连接电感电容振荡器的共模节点，另一者耦接接地准位VSS。
在一些实施例中，可以将电感L2及/或电感L3所占用或围绕的面积设计为与电感L1所占用或围绕的面积重叠，以进一步减小电感电容振荡器的整体的电路面积。图10A及图10B显示基于NMOS或PMOS的电感电容振荡器的电感布局，而图11A及图11B显示基于CMOS的电感电容振荡器的电感布局。
在图10A中，电感L1为单圈的螺旋状电感；在图10B中，电感L1为8字型电感。电感L1包含端点1012、端点1014及节点1016。端点1012电连接晶体管M1或晶体管M3的漏极，端点1014电连接晶体管M2或晶体管M4的漏极，而节点1016可以作为电感L1的中央抽头，并且耦接电源电压VDD或接地准位VSS。电感L2或电感L3的结构与图6A的电感300相同，故不再赘述。在其他的实施例中，电感L2及电感L3也可以用电感200或电感400实作。
在图11A中，电感L1为单圈的螺旋状电感；在图11B中，电感L1为8字型电感。电感L1包含端点1112及端点1114。端点1112电连接晶体管M1或晶体管M3的漏极，而端点1114电连接晶体管M2或晶体管M4的漏极。由于电感L2及电感L3的结构与图8的第一电感与第二电感相同，故不再赘述。在其他的实施例中，电感L2及电感L3也可以用图9的第一电感与第二电感实作。
如图10A、10B、11A及11B所示，因为本发明的电感L2及电感L3的结构相当对称，所以即使将电感L2及/或电感L3与电感L1重叠设置，也不会对电感电容振荡器造成大的干扰。
虽然图10A、10B、11A及11B显示电感L1的面积大于电感L2及/或电感L3的面积，但是在其他的实施例中，电感L2及/或电感L3的面积可以大于电感L1的面积。
上述实施例中，黑色走线可以实作于半导体结构中的第一导体层，灰色走线实作于第二导体层。第一导体层可以是超厚金属(ultra-thick metal,UTM)层及重布线层(re-distribution layer,RDL)的其中一者，第二导体层是另一者。连接节点的走线(图未示)可以实作于超厚金属层或重布线层，或是实作于较接近基板的其他金属层。半导体结构中的导体层为本技术领域技术人员所熟知，故不再赘述。
上述实施例中的金属氧化物半导体场效晶体管也可以由双极性接面型晶体管(bipolar junction transistor,BJT)实作：BJT的基极(base)对应MOSFET的栅极、BJT的射极(emitter)对应MOSFET的漏极，以及BJT的集极(collector)对应MOSFET的源极。
请注意，前述图示中，元件的形状、尺寸及比例等仅为示意，是供本技术领域技术人员了解本发明之用，非用以限制本发明。
虽然本发明的实施例如上所述，然而所述实施例并非用来限定本发明，本技术领域技术人员可依据本发明的明示或隐含的内容对本发明的技术特征施以变化，凡此种种变化均可能属于本发明所寻求的专利保护范围，换言之，本发明的专利保护范围须视本说明书的权利要求所界定者为准。

Claims (10)

1.一种电感电容振荡器，包含：
一第一晶体管，具有一第一端、一第二端及一第三端；
一第二晶体管，具有一第四端、一第五端及一第六端，其中该第一端电连接该第五端，该第二端电连接该第四端，该第三端电连接该第六端；
一第一电容，耦接于该第一端及该第四端之间；
一电感，耦接于该第一端及该第四端之间；
一第二电容，耦接于该第三端及一参考电压之间；
一第一绕组，耦接于该第三端及该参考电压之间；以及
一第二绕组，耦接于该第三端及该参考电压之间，且与该第一绕组对称。
2.如权利要求1所述的电感电容振荡器，其中该第一绕组及该第二绕组长度相等。
3.如权利要求1所述的电感电容振荡器，其中该第一绕组及该第二绕组构成一封闭导线，且该封闭导线分布于一半导体结构的至少一导体层。
4.如权利要求1所述的电感电容振荡器，其中该第一绕组及该第二绕组是螺旋状线圈，该第一绕组的电流方向为顺时针，且该第二绕组的电流方向为逆时针。
5.如权利要求1所述的电感电容振荡器，其中该第一绕组包含一第一螺旋状线圈及一第二螺旋状线圈，该第一螺旋状线圈的电流方向为顺时针，且该第二螺旋状线圈的电流方向为顺时针。
6.如权利要求1所述的电感电容振荡器，其中该第一绕组包含一第一螺旋状线圈及一第二螺旋状线圈，该第一螺旋状线圈的电流方向为顺时针，且该第二螺旋状线圈的电流方向为逆时针。
7.如权利要求1所述的电感电容振荡器，其中该电感与该第一绕组及该第二绕组重叠。
8.一种共模共振腔，应用于一电感电容振荡器，包含：
一电容，耦接于一参考电压与该电感电容振荡器的一共模节点之间；
一第一绕组，耦接于该参考电压与该电感电容振荡器的该共模节点之间；以及
一第二绕组，耦接于该参考电压与该电感电容振荡器的该共模节点之间，且与该第一绕组对称。
9.如权利要求8所述的共模共振腔，其中该第一绕组及该第二绕组长度相等。
10.如权利要求8所述的共模共振腔，其中该第一绕组及该第二绕组构成一封闭导线，且该封闭导线分布于一半导体结构的至少一导体层。
CN201911158596.7A 2019-11-22 2019-11-22 电感电容振荡器及共模共振腔 Pending CN112838859A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911158596.7A CN112838859A (zh) 2019-11-22 2019-11-22 电感电容振荡器及共模共振腔

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911158596.7A CN112838859A (zh) 2019-11-22 2019-11-22 电感电容振荡器及共模共振腔

Publications (1)

Publication Number Publication Date
CN112838859A true CN112838859A (zh) 2021-05-25

Family

ID=75921804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911158596.7A Pending CN112838859A (zh) 2019-11-22 2019-11-22 电感电容振荡器及共模共振腔

Country Status (1)

Country Link
CN (1) CN112838859A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060220778A1 (en) * 2005-03-30 2006-10-05 Marques Augusto M Apparatus and method for reducing interference
CN1964043A (zh) * 2006-12-15 2007-05-16 威盛电子股份有限公司 对称电感元件
US20080180194A1 (en) * 2007-01-30 2008-07-31 Realtek Semiconductor Corp. Central frequency adjustment device and adjustable inductor layout
CN102800645A (zh) * 2011-05-23 2012-11-28 矽品精密工业股份有限公司 对称式差动电感结构
CN103138692A (zh) * 2011-11-25 2013-06-05 英特尔移动通信有限责任公司 共模抑制电路
CN105321932A (zh) * 2014-07-03 2016-02-10 瑞昱半导体股份有限公司 能抑制自身电磁辐射的电感电容共振腔及其制造方法
US20160373058A1 (en) * 2015-06-22 2016-12-22 Broadcom Corporation Cmos vco with implicit common-mode resonance
CN108199687A (zh) * 2018-01-16 2018-06-22 重庆西南集成电路设计有限责任公司 跨导线性化宽带lc型压控振荡器及可调电容阵列电路
CN108538808A (zh) * 2017-03-01 2018-09-14 瑞昱半导体股份有限公司 集成电感及其制造方法
WO2019218371A1 (zh) * 2018-05-18 2019-11-21 华为技术有限公司 一种振荡器的集成电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060220778A1 (en) * 2005-03-30 2006-10-05 Marques Augusto M Apparatus and method for reducing interference
CN1964043A (zh) * 2006-12-15 2007-05-16 威盛电子股份有限公司 对称电感元件
US20080180194A1 (en) * 2007-01-30 2008-07-31 Realtek Semiconductor Corp. Central frequency adjustment device and adjustable inductor layout
CN102800645A (zh) * 2011-05-23 2012-11-28 矽品精密工业股份有限公司 对称式差动电感结构
CN103138692A (zh) * 2011-11-25 2013-06-05 英特尔移动通信有限责任公司 共模抑制电路
CN105321932A (zh) * 2014-07-03 2016-02-10 瑞昱半导体股份有限公司 能抑制自身电磁辐射的电感电容共振腔及其制造方法
US20160373058A1 (en) * 2015-06-22 2016-12-22 Broadcom Corporation Cmos vco with implicit common-mode resonance
CN108538808A (zh) * 2017-03-01 2018-09-14 瑞昱半导体股份有限公司 集成电感及其制造方法
CN108199687A (zh) * 2018-01-16 2018-06-22 重庆西南集成电路设计有限责任公司 跨导线性化宽带lc型压控振荡器及可调电容阵列电路
WO2019218371A1 (zh) * 2018-05-18 2019-11-21 华为技术有限公司 一种振荡器的集成电路

Similar Documents

Publication Publication Date Title
US7547970B2 (en) Semiconductor device
US8427266B2 (en) Integrated circuit inductor having a patterned ground shield
EP2191565B1 (en) An improved hartley voltage controlled oscillator
US8592943B2 (en) Symmetrical center tap inductor structure
US8957739B2 (en) Ultra-low voltage-controlled oscillator with trifilar coupling
JP4946219B2 (ja) 可変インダクタ及びこれを用いた半導体装置
JPWO2012036207A1 (ja) インダクタ
US10153727B2 (en) Transformer based shielded oscillator
KR20190099077A (ko) 집적 회로에 인덕터 및 패턴 접지 실드를 구현하기 위한 회로들 및 그 방법들
WO2012128832A1 (en) Symmmetrical center tap inductor structure
WO2019218371A1 (zh) 一种振荡器的集成电路
TW200922137A (en) Transistor-based voltage-controlled oscillator
US7986210B2 (en) Inductor with a decreased surface area and an improved ability to conduct strong currents
KR20060115229A (ko) 복수의 코일 레이어를 갖는 인덕터
TWI749398B (zh) 電感電容振盪器及共模共振腔
CN112838859A (zh) 电感电容振荡器及共模共振腔
CN114726325B (zh) 一种堆叠功率放大器、电路板及电子设备
CN116054744A (zh) 一种压控振荡器、频率源以及电子设备
KR100874772B1 (ko) 스위치, 부성 저항부 및 이를 이용하는 차동 전압 제어발진기
TWI779508B (zh) 積體電感電容振盪器及其方法
CN112532194A (zh) 一种芯片集成电感q值改善电路
CN114586279A (zh) 一种振荡器电路
US10418939B2 (en) LC resonant clock resource minimization using compensation capacitance
JP2012060157A (ja) 可変インダクタ及びこれを用いた半導体装置
KR101490020B1 (ko) 저잡음 증폭기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination