CN112825477A - 一种高压运算放大器及其输入级电路 - Google Patents
一种高压运算放大器及其输入级电路 Download PDFInfo
- Publication number
- CN112825477A CN112825477A CN201911141749.7A CN201911141749A CN112825477A CN 112825477 A CN112825477 A CN 112825477A CN 201911141749 A CN201911141749 A CN 201911141749A CN 112825477 A CN112825477 A CN 112825477A
- Authority
- CN
- China
- Prior art keywords
- transistor
- terminal
- voltage
- stage circuit
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本申请公开了一种高压运算放大器及其输入级电路，输入级电路包括构成差分晶体管对的第一晶体管和第二晶体管、电流源以及分别连接于第一晶体管和第二晶体管的控制端和第一端之间的第一钳位模块和第二钳位模块，当输入的差分输入信号大于阈值电压时，第一钳位模块或者第二钳位模块开始起作用，将差分晶体管对的控制端电压钳位在正常电压范围内，避免电路中大电流的产生，保护输入级电路的差分晶体管对。
Description
技术领域
本发明涉及集成电路技术领域，更具体地，涉及一种高压运算放大器及其输入级电路。
背景技术
运算放大器是能把两个输入电压的差值加以放大的电路，又称为差动放大器。图1示出现有的一种运算放大器的结构示意图，如图1所示，运算放大器100包括差分输入电路110、中间级电路120、输出级电路130以及偏置电路140。差分输入电路110又称为前置级电路，一般为双端输入的高性能差分放大电路，其输入端用于输入一对差分信号。中间级电路120为放大器的主放大电路，其作用为使得运算放大器具有较强的放大能力，多采用共射(共源)放大电路。输出级电路130用于输出经放大后的信号。偏置电路用于设置运算放大器中各级放大电路的静态工作点。
随着技术的发展，运算放大器被大量应用在各种电路中作为比较器使用，当运算放大器作为比较器使用时其输入端输入的差分信号也从小差分信号发展为正电源端等大差分信号。当运算放大器的输入端输入等于电源电压的大差分信号时，其差分输入电路的晶体管的栅源电压接近电源电压，导致芯片内出现大电流，造成芯片的损坏。
发明内容
鉴于上述问题，本发明的目的在于提供一种高压运算放大器及其输入级电路，当输入等于电源电压的大差分信号时，将差分输入晶体管对的控制端电压钳位在安全电压范围内，避免芯片内出现大电流，保护芯片不被损坏。
根据本发明的第一方面，提供了一种高压运算放大器的输入级电路，包括：第一晶体管，具有用于接收第一输入信号的控制端；第二晶体管，具有用于接收第二输入信号的控制端；电流源，与所述第一晶体管和所述第二晶体管的第一端连接；以及分别连接在所述第一晶体管和所述第二晶体管的控制端和第一端之间的第一钳位模块和第二钳位模块，所述第一钳位模块和所述第二钳位模块分别用于将所述第一晶体管和所述第二晶体管的控制端电压钳位于一恒定的预设电压。
优选地，所述第一输入信号和所述第二输入信号为差分输入信号。
优选地，所述第一钳位模块和所述第二钳位模块都包括第一二极管和第二二极管，其中，所述第一二极管和所述第二二极管的阳极相互连接，所述第一二极管的阴极连接至所述第一晶体管或所述第二晶体管的第一端，所述第二二极管的阴极连接至所述第一晶体管或所述第二晶体管的控制端。
优选地，所述第一二极管和所述第二二极管选自齐纳二极管。
优选地，所述输入级电路还包括：第三晶体管，具有用于接收所述第一输入信号的第一端、连接到所述第一晶体管的第一端的控制端以及连接到所述第一晶体管的控制端的第二端；以及第四晶体管，具有用于接收所述第二输入信号的第一端、连接到所述第二晶体管的第一端的控制端以及连接到所述第二晶体管的控制端的第二端。
优选地，所述输入级电路还包括：第一电阻，具有连接到所述第三晶体管的第一端的第一端和连接到所述第一晶体管的控制端的第二端；以及第二电阻，具有连接到所述第四晶体管的第一端的第一端和连接到所述第二晶体管的控制端的第二端。
优选地，所述预设电压等于所述第一二极管的正向导通电压、所述第二二极管的反向击穿电压以及晶体管的栅源电压之和。
根据本发明的第二方面，提供了一种高压运算放大器，其中，包括上述的输入级电路。
本实施例的高压运算放大器的输入级电路包括构成差分晶体管对的第一晶体管和第二晶体管、电流源以及分别连接于第一晶体管和第二晶体管的控制端和第一端之间的两个钳位模块和两个晶体管。当输入的差分输入信号较小时，差分晶体管对的控制端连接的两个晶体管工作在线性状态，相当于两个电阻。当输入的差分输入信号大于阈值电压时，钳位模块开始起作用，将差分晶体管对的控制端电压钳位在正常电压范围内，避免电路中大电流的产生，保护输入级电路的差分晶体管对。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出根据现有技术的一种运算放大器的电路示意图；
图2示出根据本发明实施例的高压运算放大器的电路示意图；
图3示出图2中P型MOSFET Mp1的控制端电压随第一输入信号VIP的变化曲线。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
在本申请中，MOSFET包括第一端、第二端和控制端，在MOSFET的导通状态，电流从第一端流至第二端。P型MOSFET的第一端、第二端和控制端分别为源极、漏极和栅极，N型MOSFET的第一端、第二端和控制端分别为漏极、源极和栅极。
下面结合附图和实施例对本发明进一步说明。
图2示出根据本发明实施例的高压运算放大器的电路示意图。如图2所示，高压运算放大器200包括输入级电路210和输出级电路220。输入级电路210又称为前置级电路，一般为双端输入的高性能差分放大电路，其正输入端用于输入第一输入信号VIP，负输入端用于输入第二输入信号VIN，第一输入信号VIP和第二输入信号VIN为差分输入信号。输出级电路220为运放折叠共源共删单端输出电路。
具体地，输入级电路210包括P型MOSFET Mp1和Mp2和电流源I1。P型MOSFET Mp1和Mp2形成差分晶体管对，即P型MOSFET Mp1和Mp2的第一端彼此连接，且P型MOSFET Mp1和Mp2的第一端都连接至电流源I1的第二端，电流源I1的第一端连接至正电源端VDD。P型MOSFETMp1的控制端连接至输入级电路210的正输入端以接收第一输入信号VIP，P型MOSFET Mp2的控制端连接至输入级电路210的负输入端以接收第二输入信号VIN。P型MOSFET Mp1和Mp2的第二端分别连接至输出级电路220。
输入级电路210还包括第一钳位模块211和第二钳位模块212。第一钳位模块211连接在P型MOSFET Mp1的第一端和控制端之间，用于在第一输入信号VIP大于一阈值电压时，将P型MOSFET Mp1的控制端电压钳位在一恒定的预设电压。第二钳位模块212连接在P型MOSFET Mp2的第一端和控制端之间，用于在第二输入信号VIN大于一阈值电压时，将P型MOSFET Mp2的控制端电压钳位在一恒定的预设电压。
进一步的，第一钳位模块211包括互逆连接的二极管D1和二极管D2，二极管D1的阳极和二极管D2的阳极彼此连接，二极管D1的阴极连接至P型MOSFET Mp1的第一端，二极管D2的阴极连接至P型MOSFET Mp1的控制端。当第一输入信号VIP增大到二极管D1的正向导通电压和二极管D2的反向击穿电压之和时，二极管D1和二极管D2导通，将P型MOSFET Mp1的控制端电压钳位在一恒定的预设电压下。
第一钳位模块212包括互逆连接的二极管D3和二极管D4，二极管D3的阳极和二极管D4的阳极彼此连接，二极管D3的阴极连接至P型MOSFETMp2的第一端，二极管D4的阴极连接至P型MOSFET Mp2的控制端。当第二输入信号VIN增大到二极管D3的正向导通电压和二极管D4的反向击穿电压之和时，二极管D3和二极管D4导通，将P型MOSFET Mp2的控制端电压钳位在一恒定的预设电压下。
在进一步的实施例中，输入级电路210还包括N型MOSFET Mn1和电阻R3。N型MOSFETMn1的控制端连接至P型MOSFET Mp1的第一端，N型MOSFET Mn1的第一端连接至输入级电路210的正输入端，N型MOSFET Mn1的第二端连接至P型MOSFET Mp1的控制端。电阻R3的第一端连接到输入级电路210的正输入端，第二端连接至P型MOSFET Mp1的控制端。
进一步的，输入级电路210还包括N型MOSFET Mn2和电阻R4。N型MOSFET Mn2的控制端连接至P型MOSFET Mp2的第一端，N型MOSFET Mn2的第一端连接至输入级电路210的负输入端，N型MOSFET Mn2的第二端连接至P型MOSFET Mp2的控制端。电阻R4的第一端连接到输入级电路210的负输入端，第二端连接至P型MOSFET Mp2的控制端。
图3示出图2中P型MOSFET Mp1的控制端电压随第一输入信号VIP的变化曲线。在图3中，第一输入信号VIP的电压变化曲线为虚线，P型MOSFET Mp1的控制端电压VPG1的电压变化曲线为实线，N型MOSFET Mn1和Mn2的控制端电压VNG1和VNG2的电压变化曲线为点划线。
在本实施例中，二极管D1-D4例如采用齐纳二极管，假设二极管D1-D4的正向导通电压为0.7V，反向击穿电压为5.5V，N型MOSFET Mn1和Mn2为耗尽型高压NMOS晶体管，电阻R3和电阻R4的阻值为10MΩ，正电源端VDD的电压为36V。
当第一输入信号VIP＝0时，N型MOSFET Mn1和Mn2导通，P型MOSFETMp1的控制端电压VPG1等于0，且当第一输入信号VIP的电压逐渐增大时，P型MOSFET Mp1的控制端电压VPG1跟随第一输入信号VIP的电压的增大而增大，P型MOSFET Mp2的控制端电压保持不变。
当第一输入信号VIP＝3.2V时，N型MOSFET Mn1关断，N型MOSFET Mn2保持导通，P型MOSFET Mp1的控制端电压VPG1继续跟随第一输入信号VIP的电压的增大而增大。
当第一输入信号VIP≥7.4V(即第一输入信号VIP的电压大于二极管D1的正向导通电压和二极管D2的反向击穿电压之和)时，二极管D1和二极管D2导通，将P型MOSFET Mp1的控制端电压VPG1钳位在7.4V，随着第一输入信号VIP的电压的增大，P型MOSFET Mp1的控制端电压VPG1不再改变。此时芯片内的最大电流为：
Imax＝(36-7.4)V/10MΩ＝2.86uA
同理，当第二输入信号VIN逐渐增大，第一输入信号VIP保持不变的工作过程为与上述工作过程相反的过程，在此不再赘述。
继续参照图2，放大级电路220包括P型MOSFET Mp3至Mp6、以及N型MOSFET Mn3至Mn6。
P型MOSFET Mp3和Mp5、以及N型MOSFET Mn3和Mn5依次串联连接在正电源端VDD和负电源端VSS之间的第一支路。在四者的导通状态，电流经P型MOSFET Mp3和Mp5、以及N型MOSFET Mn3和Mn5，从正电源端VDD流至负电源端VSS。
P型MOSFET Mp4和Mp6、以及N型MOSFET Mn4和Mn6依次串联连接在正电源端VDD和负电源端VSS之间的第二支路。在四者的导通状态，电流经P型MOSFET Mp4和Mp6、以及N型MOSFET Mn4和Mn6，从正电源端VDD流至负电源端VSS。
P型MOSFET Mp3和Mp4的控制端彼此连接，且都连接至P型MOSFETMp5的第二端，彼此形成镜像晶体管。P型MOSFET Mp5和Mp6的控制端彼此连接，且二者的控制端都接收偏置电压Vb1。N型MOSFET Mn3和Mn4的控制端相互连接，且二者的控制端都接收偏置电压Vb2。N型MOSFETMn5和Mn6的控制端相互连接，且二者的控制端都接收偏置电压Vb3。N型MOSFETMn3和Mn5的中间节点连接至P型MOSFET Mp1的第二端，N型MOSFET Mn4和Mn6的中间节点连接至P型MOSFET Mp2的第二端。P型MOSFET Mp6和N型MOSFET Mn4之间的节点A用于提供输出信号Vout。
综上，本实施例的高压运算放大器的输入级电路包括构成差分晶体管对的第一晶体管和第二晶体管、电流源以及分别连接于第一晶体管和第二晶体管的控制端和第一端之间的两个钳位模块和两个晶体管。当输入的差分输入信号较小时，差分晶体管对的控制端连接的两个晶体管工作在线性状态，相当于两个电阻。当输入的差分输入信号大于阈值电压时，钳位模块开始起作用，将差分晶体管对的控制端电压钳位在正常电压范围内，避免电路中大电流的产生，保护输入级电路的差分晶体管对。
依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (8)
1.一种高压运算放大器的输入级电路，其特征在于，包括：
第一晶体管，具有用于接收第一输入信号的控制端；
第二晶体管，具有用于接收第二输入信号的控制端；
电流源，与所述第一晶体管和所述第二晶体管的第一端连接；以及
分别连接在所述第一晶体管和所述第二晶体管的控制端和第一端之间的第一钳位模块和第二钳位模块，
所述第一钳位模块和所述第二钳位模块分别用于将所述第一晶体管和所述第二晶体管的控制端电压钳位于一恒定的预设电压。
2.根据权利要求1所述的输入级电路，其特征在于，所述第一输入信号和所述第二输入信号为差分输入信号。
3.根据权利要求2所述的输入级电路，其特征在于，所述第一钳位模块和所述第二钳位模块都包括第一二极管和第二二极管，
其中，所述第一二极管和所述第二二极管的阳极相互连接，
所述第一二极管的阴极连接至所述第一晶体管或所述第二晶体管的第一端，
所述第二二极管的阴极连接至所述第一晶体管或所述第二晶体管的控制端。
4.根据权利要求3所述的输入级电路，其特征在于，所述第一二极管和所述第二二极管选自齐纳二极管。
5.根据权利要求4所述的输入级电路，其特征在于，还包括：
第三晶体管，具有用于接收所述第一输入信号的第一端、连接到所述第一晶体管的第一端的控制端以及连接到所述第一晶体管的控制端的第二端；以及
第四晶体管，具有用于接收所述第二输入信号的第一端、连接到所述第二晶体管的第一端的控制端以及连接到所述第二晶体管的控制端的第二端。
6.根据权利要求5所述的输入级电路，其特征在于，还包括：
第一电阻，具有连接到所述第三晶体管的第一端的第一端和连接到所述第一晶体管的控制端的第二端；以及
第二电阻，具有连接到所述第四晶体管的第一端的第一端和连接到所述第二晶体管的控制端的第二端。
7.根据权利要求3所述的输入级电路，其特征在于，所述预设电压等于所述第一二极管的正向导通电压、所述第二二极管的反向击穿电压以及晶体管的栅源电压之和。
8.一种高压运算放大器，其特征在于，包括权利要求1-7任一项所述的输入级电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911141749.7A CN112825477A (zh) | 2019-11-20 | 2019-11-20 | 一种高压运算放大器及其输入级电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911141749.7A CN112825477A (zh) | 2019-11-20 | 2019-11-20 | 一种高压运算放大器及其输入级电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112825477A true CN112825477A (zh) | 2021-05-21 |
Family
ID=75906955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911141749.7A Pending CN112825477A (zh) | 2019-11-20 | 2019-11-20 | 一种高压运算放大器及其输入级电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112825477A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023198037A1 (zh) * | 2022-04-12 | 2023-10-19 | 圣邦微电子（北京）股份有限公司 | 一种无偏置电流的高压输入级电路 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3879640A (en) * | 1974-02-11 | 1975-04-22 | Rca Corp | Protective diode network for MOS devices |
| US4158178A (en) * | 1978-05-15 | 1979-06-12 | Rca Corporation | Anti-latch circuit for amplifier stage including bipolar and field-effect transistors |
| JPS60160710A (ja) * | 1984-01-31 | 1985-08-22 | Mitsubishi Heavy Ind Ltd | 双方向電流制御増幅器 |
| US6114872A (en) * | 1996-05-31 | 2000-09-05 | Nippon Steel Corporation | Differential input circuit |
| US6121798A (en) * | 1998-10-05 | 2000-09-19 | Analog Devices, Inc. | High-speed comparator with improved latch accuracy |
| CN106020315A (zh) * | 2015-03-26 | 2016-10-12 | 拉碧斯半导体株式会社 | 半导体装置 |
| CN108880488A (zh) * | 2018-06-29 | 2018-11-23 | 思瑞浦微电子科技（苏州）股份有限公司 | 差分对管的保护电路 |
-
2019
- 2019-11-20 CN CN201911141749.7A patent/CN112825477A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3879640A (en) * | 1974-02-11 | 1975-04-22 | Rca Corp | Protective diode network for MOS devices |
| US4158178A (en) * | 1978-05-15 | 1979-06-12 | Rca Corporation | Anti-latch circuit for amplifier stage including bipolar and field-effect transistors |
| JPS60160710A (ja) * | 1984-01-31 | 1985-08-22 | Mitsubishi Heavy Ind Ltd | 双方向電流制御増幅器 |
| US6114872A (en) * | 1996-05-31 | 2000-09-05 | Nippon Steel Corporation | Differential input circuit |
| US6121798A (en) * | 1998-10-05 | 2000-09-19 | Analog Devices, Inc. | High-speed comparator with improved latch accuracy |
| CN106020315A (zh) * | 2015-03-26 | 2016-10-12 | 拉碧斯半导体株式会社 | 半导体装置 |
| CN108880488A (zh) * | 2018-06-29 | 2018-11-23 | 思瑞浦微电子科技（苏州）股份有限公司 | 差分对管的保护电路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023198037A1 (zh) * | 2022-04-12 | 2023-10-19 | 圣邦微电子（北京）股份有限公司 | 一种无偏置电流的高压输入级电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7339402B2 (en) | Differential amplifier with over-voltage protection and method | |
| US7605656B2 (en) | Operational amplifier with rail-to-rail common-mode input and output range | |
| CN105486912A (zh) | 一种低压差线性稳压器的高精度快速过流检测电路 | |
| CN112684844B (zh) | 一种低压差线性稳压器 | |
| CN101739054A (zh) | 主动式电流限制电路及使用该电路的电源调节器 | |
| CN112564676B (zh) | 一种比较器电路 | |
| CN112684846B (zh) | 低压差线性稳压器的误差放大器以及低压差线性稳压器 | |
| US6377120B1 (en) | Regulated-cascode amplifier with clamping circuit | |
| CN112825477A (zh) | 一种高压运算放大器及其输入级电路 | |
| TW201115913A (en) | Amplifier circuit with overshoot suppression | |
| EP1978636A1 (en) | Amplifier having an output protection, in particular operational amplifier for audio application | |
| CN108696260A (zh) | 跨导放大器 | |
| CN112825476B (zh) | 一种运算放大器 | |
| CN113131886A (zh) | 一种运算放大器 | |
| CN112558679A (zh) | 一种限流保护电路 | |
| CN112684841B (zh) | 高电源抑制比的低压差线性稳压器 | |
| KR101951234B1 (ko) | 공통 모드 피드백의 비정상 동작을 회복시키기 위한 아날로그 증폭기 | |
| CN216313052U (zh) | 一种运算放大电路 | |
| KR100669074B1 (ko) | 클램핑 회로를 이용한 차동증폭기 | |
| CN112600521B (zh) | 用于放大器失调电压修调的开关电路、修调电路和放大器 | |
| CN112838834B (zh) | 一种高压运算放大器使用低压输入器件的保护电路 | |
| JP7192075B2 (ja) | 電流検出アンプ | |
| CN113037236B (zh) | 一种运算放大器 | |
| CN112947660B (zh) | 一种电源电压的预处理电路及预处理方法 | |
| CN116931637B (zh) | 电流源简并点过渡控制电路、芯片及电流源、电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210521 |