CN112821884B - 信号产生电路、存储器存储装置及信号产生方法 - Google Patents

信号产生电路、存储器存储装置及信号产生方法 Download PDF

Info

Publication number
CN112821884B
CN112821884B CN201911126811.5A CN201911126811A CN112821884B CN 112821884 B CN112821884 B CN 112821884B CN 201911126811 A CN201911126811 A CN 201911126811A CN 112821884 B CN112821884 B CN 112821884B
Authority
CN
China
Prior art keywords
circuit
signal
phase
bias voltage
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911126811.5A
Other languages
English (en)
Other versions
CN112821884A (zh
Inventor
吴仁钜
廖宇强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phison Electronics Corp
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to CN201911126811.5A priority Critical patent/CN112821884B/zh
Publication of CN112821884A publication Critical patent/CN112821884A/zh
Application granted granted Critical
Publication of CN112821884B publication Critical patent/CN112821884B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明的范例实施例一种信号产生电路、存储器存储装置及信号产生方法，信号产生电路包括相位控制电路、偏压控制电路及相位内插电路。所述相位控制电路用以根据相位调整信号产生相位控制信号。所述偏压控制电路用以根据所述相位控制信号产生偏压电压。所述相位内插电路用以根据所述相位控制信号与所述偏压电压产生时脉信号。所述偏压电压用以调整所述相位内插电路的电流以校正所述时脉信号的误差。

Description

信号产生电路、存储器存储装置及信号产生方法
技术领域
本发明涉及一种信号处理技术，尤其涉及一种信号产生电路、存储器存储装置及信号产生方法。
背景技术
数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatilememory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。
一般来说，信号接收端普遍设置有时脉数据回复电路，以对数据信号与时脉信号进行同步。某些时脉数据回复电路是通过相位内插电路来实现时脉信号的相位调整。例如，相位内插电路可通过IQ时脉来合成出具有任意相位的时脉信号。但是，实务上，受到硬件设计的限制，相位内插电路所输出的时脉信号往往不够精准。
发明内容
本发明提供一种信号产生电路、存储器存储装置及信号产生方法，可产生较为准确的时脉信号。
本发明的范例实施例一种信号产生电路，其包括相位控制电路、偏压控制电路及相位内插电路。所述相位控制电路用以根据相位调整信号产生相位控制信号。所述偏压控制电路连接至所述相位控制电路并用以根据所述相位控制信号产生偏压电压。所述相位内插电路连接至所述相位控制电路与所述偏压控制电路并用以根据所述相位控制信号与所述偏压电压产生时脉信号。所述偏压电压用以调整所述相位内插电路的电流以校正所述时脉信号的误差。
在本发明的一范例实施例中，所述偏压控制电路包括编码电路与偏压电路。所述编码电路连接至所述相位控制电路并用以根据所述相位控制信号产生偏压控制信号。所述偏压电路连接至所述编码电路并用以根据所述偏压控制信号产生第一偏压电压。
在本发明的一范例实施例中，所述偏压控制电路还包括滤波电路。所述滤波电路连接至所述偏压电路与所述相位内插电路并用以对所述第一偏压电压进行滤波以产生所述偏压电压。
在本发明的一范例实施例中，所述相位内插电路包括驱动电路与相位内插器。所述相位内插器连接至所述驱动电路。所述驱动电路用以接收所述相位控制信号与所述偏压电压并根据所述相位控制信号与所述偏压电压提供所述电流至所述相位内插器，并且所述相位内插器用以根据所述电流产生所述时脉信号。
本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块、存储器控制电路单元及时脉数据回复电路。所述连接接口单元用以连接至主机***。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述时脉数据回复电路设置于所述连接接口单元、所述可复写式非易失性存储器模块或所述存储器控制电路单元中。所述时脉数据回复电路包括信号产生电路。所述信号产生电路用以根据相位调整信号产生相位控制信号。所述信号产生电路更用以根据所述相位控制信号产生偏压电压。所述信号产生电路更用以根据所述相位控制信号与所述偏压电压产生时脉信号。所述偏压电压用以调整所述相位内插电路的电流以校正所述时脉信号的误差。
在本发明的一范例实施例中，所述信号产生电路包括编码电路与偏压电路。所述编码电路用以根据所述相位控制信号产生偏压控制信号。所述偏压电路连接至所述编码电路并用以根据所述偏压控制信号产生第一偏压电压。
在本发明的一范例实施例中，所述偏压电路包括电流源与至少一开关电路。所述至少一开关电路串接至所述电流源并用以响应于所述偏压控制信号调整所述至少一开关电路的导通状态以调整所述偏压电压。
在本发明的一范例实施例中，所述信号产生电路还包括滤波电路。所述滤波电路连接至所述偏压电路并用以对所述第一偏压电压进行滤波以产生所述偏压电压。
在本发明的一范例实施例中，所述信号产生电路包括驱动电路与相位内插器。所述相位内插器连接至所述驱动电路。所述驱动电路用以接收所述相位控制信号与所述偏压电压并根据所述相位控制信号与所述偏压电压提供所述电流至所述相位内插器，并且所述相位内插器用以根据所述电流产生所述时脉信号。
在本发明的一范例实施例中，响应于第一目标相位，所述偏压电压用以根据第一放大比例调整所述时脉信号的电压，响应于第二目标相位，所述偏压电压用以根据第二放大比例调整所述时脉信号的所述电压，所述第一目标相位不同于所述第二目标相位，且所述第一放大比例不同于所述第二放大比例。
本发明的范例实施例另提供一种信号产生方法，其用于存储器存储装置。所述信号产生方法包括：根据相位调整信号产生相位控制信号；根据所述相位控制信号产生偏压电压；以及根据所述相位控制信号与所述偏压电压产生时脉信号。所述偏压电压用以调整相位内插电路的电流以校正所述时脉信号的误差。
在本发明的一范例实施例中，根据所述相位控制信号产生所述偏压电压的步骤包括：根据所述相位控制信号产生偏压控制信号；以及根据所述偏压控制信号产生第一偏压电压。
在本发明的一范例实施例中，根据所述偏压控制信号产生所述第一偏压电压的步骤包括：响应于所述偏压控制信号调整至少一开关电路的导通状态以调整所述偏压电压。
在本发明的一范例实施例中，根据所述相位控制信号产生所述偏压电压的步骤还包括：对所述第一偏压电压进行滤波以产生所述偏压电压。
在本发明的一范例实施例中，根据所述相位控制信号与所述偏压电压产生所述时脉信号的步骤包括：根据所述相位控制信号与所述偏压电压提供所述电流至相位内插器；以及由所述相位内插器根据所述电流产生所述时脉信号。
在本发明的一范例实施例中，所述偏压电压影响所述电流的电流值。
在本发明的一范例实施例中，所述的信号产生方法还包括：响应于第一目标相位，根据所述偏压电压与第一放大比例调整所述时脉信号的电压；以及响应于第二目标相位，根据所述偏压电压与第二放大比例调整所述时脉信号的所述电压。所述第一目标相位不同于所述第二目标相位，且所述第一放大比例不同于所述第二放大比例。
基于上述，相位控制电路可根据相位调整信号产生相位控制信号，且偏压控制电路可根据相位控制信号产生偏压电压。此偏压电压可用以调整相位内插电路的电流，进而有效对相位内插电路产生的时脉信号进行校正。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是根据本发明的一范例实施例所示出的信号产生电路的示意图；
图2是根据本发明的一范例实施例所示出的相位内插的示意图；
图3A与图3B是根据本发明的多个范例实施例所示出的校正时脉信号的非线性失真的示意图；
图4是根据本发明的一范例实施例所示出的信号产生电路的示意图；
图5是根据本发明的一范例实施例所示出的经校正的时脉信号的示意图；
图6是根据本发明的一范例实施例所示出的偏压控制电路的示意图；
图7是根据本发明的一范例实施例所示出的相位内插电路的示意图；
图8是根据本发明的一范例实施例所示出的时脉数据回复电路的示意图；
图9是根据本发明的一范例实施例所示出的存储器存储装置的示意图；
图10是根据本发明的一范例实施例所示出的信号产生方法的流程图。
附图标记说明
10、40：信号产生电路
11、41：相位控制电路
12、42：偏压控制电路
13、43：相位内插电路
301、302、303：虚线
401：编码电路
402：偏压电路
403：滤波电路
501：边界
601(1)～601(n)：开关电路
I(REF)：电流源
SW(1)～SW(n)：开关
R：电阻
C：电容
N1(1)～N1(n)、N2(1)～N2(m)、N3(1)～N3(m)、N4(1)～N4(m)：晶体管
80：时脉数据回复电路
81：相位检测电路
82：相位调整电路
83：信号产生电路
90：存储器存储装置
91：连接接口单元
92：存储器控制电路单元
93：可复写式非易失性存储器模块
PAS、PCS(1)、PCS(2)、CLK、Y、XI、XQ、Y(1)、Y(2)、Y(i)、VCS：信号
V(Bias)、V(Bias)’：偏压电压
a1、a2、a1(0)、a1(1)、a1(2)、a2(0)、a2(1)、a2(2)：参数
：相位
S1001：步骤(根据相位调整信号产生相位控制信号)
S1002：步骤(根据所述相位控制信号产生偏压电压)
S1003：步骤(根据所述相位控制信号与所述偏压电压产生时脉信号)
具体实施方式
以下提出多个范例实施例来说明本发明，然而本发明不仅限于所例示的多个范例实施例。又范例实施例之间也允许有适当的结合。在本案说明书全文(包括权利要求)中所使用的“连接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置连接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、或任何其他一或多个信号。
图1是根据本发明的一范例实施例所示出的信号产生电路的示意图。请参照图1，信号产生电路10可根据信号(亦称为相位调整信号)PAS产生信号(亦称为时脉信号)CLK。例如，信号PAS可带有与信号CLK的相位有关的信息和/或可用于调整信号CLK的相位的信息。根据信号PAS，信号产生电路10可通过相位内插的方式来产生具有特定相位和/或特定频率的信号CLK。
信号产生电路10包括相位控制电路11、偏压控制电路12及相位内插电路13。相位控制电路11连接至偏压控制电路12与相位内插电路13。相位控制电路11可接收信号PAS并根据信号PAS产生信号PCS(1)与PCS(2)。信号PCS(1)与PCS(2)亦可统称为相位控制信号。偏压控制电路12可接收信号PCS(1)并根据信号PCS(1)产生偏压电压V(Bias)。偏压电压V(Bias)的电压值会受到信号PCS(1)控制。偏压电压V(Bias)可用以驱动相位内插电路13。相位内插电路13可接收信号PCS(2)与偏压电压V(Bias)并根据信号PCS(2)与偏压电压V(Bias)执行相位内插以产生信号CLK。
须注意的是，所产生的信号CLK的相位主要是由信号PCS(1)与PCS(2)指定，而偏压电压V(Bias)则可根据所指定的相位来调整相位内插电路13的电流，进而校正信号CLK的误差。例如，此误差可以是指相位误差和/或振幅误差。换言之，偏压控制电路12可根据信号PCS(1)来微调偏压电压V(Bias)。根据调整后的偏压电压V(Bias)的驱动，相位内插电路13可产生更精准的信号CLK。
图2是根据本发明的一范例实施例所示出的相位内插的示意图。请参照图2，假设相位内插是以信号XI与XQ作为基底进行波形合成以产生具有相位的信号Y，则信号XI、XQ及Y可分别通过以下方程式(1.1)至(1.3)来表示。
XI＝Asin(wt) (1.1)
XQ＝Asin(wt-π/2)＝-Acos(wt) (1.2)
在方程式(1.1)至(1.3)中，A代表信号XI、XQ及Y的振幅。在理想状态下，参数a1与a2需满足a1 2+a2 2＝1的条件，以产生具有完美波形的信号Y。须注意的是，实务上往往是以a1+a2＝1来取代a1 2+a2 2＝1，以降低电路设计的复杂度与成本，但是也因此造成了相位内插的非线性失真。在图1的一范例实施例中，偏压电压V(Bias)的调整可用以改善此非线性失真，从而让相位内插电路13产生的信号CLK更接近所期待的完美波形。
图3A与图3B是根据本发明的多个范例实施例所示出的校正时脉信号的非线性失真的示意图。请参照图3A，虚线301用以表示条件a1(0)+a2(0)＝1，且虚线302用以表示条件a1(1)+a2(1)＝1+e(1)。在图1的相位内插电路13的预设运作下，相位内插电路13可以信号XI与XQ作为基底进行波形合成以产生具有相位的信号Y(1)。例如，信号Y(1)可为图1的信号CLK。
须注意的是，若未通过调整图1的偏压电压V(Bias)来对信号Y(1)进行校正与补偿，则所产生的信号Y(1)会符合虚线301所对应的条件(即a1(0)+a2(0)＝1)，且信号Y(1)会存在上述非线性失真的问题。然而，在图3A的范例实施例中，若通过调整图1的偏压电压V(Bias)来对信号Y(1)进行校正与补偿，则所产生的信号Y(1)可符合虚线302所对应的条件(即a1(1)+a2(1)＝1+e(1))。例如，参数e(1)可为0.5(即a1(1)+a2(1)＝1.5)。须注意的是，参数e(1)是通过调整偏压电压V(Bias)而自动产生，以补偿信号Y(1)的非线性失真。因此，相较于未经校正的信号Y(1)，经校正的信号Y(1)更符合理想状态下a1(1)2+a2(1)2＝1的条件。
请参照图3B，虚线301同样用以表示条件a1(0)+a2(0)＝1，且虚线303用以表示条件a1(2)+a2(2)＝1+e(2)。在图1的相位内插电路13的预设运作下，相位内插电路13可以信号XI与XQ作为基底进行波形合成以产生具有相位的信号Y(2)。例如，信号Y(2)可为图1的信号CLK。
须注意的是，若未通过调整图1的偏压电压V(Bias)来对信号Y(2)进行校正与补偿，则所产生的信号Y(2)会符合虚线301所对应的条件(即a1(0)+a2(0)＝1)，且信号Y(2)会存在上述非线性失真的问题。然而，在图3B的范例实施例中，若通过调整图1的偏压电压V(Bias)来对信号Y(2)进行校正与补偿，则所产生的信号Y(2)可满足虚线303所对应的条件(即a1(2)+a2(2)＝1+e(2))。例如，参数e(2)可为0.3(即a1(2)+a2(2)＝1.3)。须注意的是，参数e(2)也是通过调整偏压电压V(Bias)而自动产生，以补偿信号Y(2)的非线性失真。在图3B的范例实施例中，相较于未经校正的信号Y(2)，经校正的信号Y(2)更符合理想状态下a1(2)2+a2(2)2＝1的条件。此外，用于补偿图3A的范例实施例中的信号Y(1)的偏压电压V(Bias)可不同于用于补偿图3B的范例实施例中的信号Y(2)的偏压电压V(Bias)。
从另一角度来看，在图3A的一范例实施例中，响应于目标相位(亦称为第一目标相位)所产生的偏压电压V(Bias)可用以根据一个放大比例(亦称为第一放大比例)调整信号Y(1)的电压(或振福)，从而对信号Y(1)进行校正与补偿。此外，在图3B的一范例实施例中，响应于另一目标相位(亦称为第二目标相位)/>所产生的偏压电压V(Bias)则可用以根据另一个放大比例(亦称为第二放大比例)调整信号Y(2)的电压(或振福)，从而对信号Y(2)进行校正与补偿。第一目标相位不同于第二目标相位。第一放大比例不同于第二放大比例。
图4是根据本发明的一范例实施例所示出的信号产生电路的示意图。请参照图4，信号产生电路40包括相位控制电路41、偏压控制电路42及相位内插电路43。相位控制电路41可根据信号PAS产生信号PCS(1)与PCS(2)。偏压控制电路42可根据信号PCS(1)产生偏压电压V(Bias)。偏压电压V(Bias)的电压值会受到信号PCS(1)控制。相位内插电路43可根据信号PCS(2)与偏压电压V(Bias)执行相位内插以产生信号CLK。
在一范例实施例中，偏压控制电路42包括编码电路401、偏压电路402及滤波电路403。偏压电路402连接至编码电路401与滤波电路403。编码电路401可接收信号PCS(1)并根据信号PCS(1)产生信号(亦称为偏压控制信号)VCS。例如，信号VCS可对应一个数字码。偏压电路402可接收信号VCS并根据信号VCS产生偏压电压(亦称为第一偏压电压)V(Bias)’。滤波电路403可接收偏压电压V(Bias)’并对偏压电压V(Bias)’进行滤波(例如低通滤波)以产生偏压电压V(Bias)。须注意的是，滤波电路403可使得偏压电压V(Bias)的改变更为连续和/或平滑。在另一范例实施例中，亦可不设置滤波电路403于信号产生电路40中，而直接以偏压电压V(Bias)’来驱动相位内插电路43。在一范例实施例中，直接以偏压电压V(Bias)’来驱动相位内插电路43亦可达到类似于图3A与图3B所呈现的校正效果。
图5是根据本发明的一范例实施例所示出的经校正的时脉信号的示意图。请参照图5，在设置图4的滤波电路403的前提下，在调整所产生的信号Y(i)的相位时，由于偏压电压V(Bias)的改变较为连续和/或平滑，故信号Y(i)可更趋近于理想状态下，条件a1(i)2+a2(i)2＝1所对应的圆形边界501。须注意的是，在其他范例实施例中，信号Y(i)还可以具有其他不同角度的相位，本发明不加以限制。
图6是根据本发明的一范例实施例所示出的偏压控制电路的示意图。请参照图6，在一范例实施例中，偏压电路402包括电流源I(REF)与开关电路(亦称为第一开关电路)601(1)～601(n)。开关电路601(i)包括开关SW(i)与晶体管N1(i)。i可为1至n。晶体管N1(i)可跨接开关SW(i)的两端。此外，开关电路601(1)～601(n)彼此串接。开关电路601(1)～601(n)具体的连接关系可如图6所示。
在一范例实施例中，信号VCS可用以控制开关SW(1)～SW(n)中每一者的导通状态为导通或切断。因此，开关电路601(1)～601(n)可根据信号VCS调整开关SW(1)～SW(n)的导通状态以调整偏压电压V(Bias)’。例如，通过增加或减少开关SW(1)～SW(n)中经导通者的总数，偏压电压V(Bias)’的电压值可相应改变。此外，滤波电路403可包括由至少一个电阻R与至少一个电容C组成的RC电路，如图6所示。偏压电压V(Bias)’可经过滤波电路403的滤波以产生偏压电压V(Bias)。
图7是根据本发明的一范例实施例所示出的相位内插电路的示意图。请参照图7，在一范例实施例中，相位内插电路43包括驱动电路71与相位内插器72。驱动电路71连接至相位内插器72。驱动电路71用以接收信号PCS(2)与偏压电压V(Bias)并根据信号PCS(2)与偏压电压V(Bias)提供电流I(XI)与I(XQ)至相位内插器72。
在一范例实施例中，驱动电路71包括晶体管N2(0)～N2(m)、N3(0)～N3(m)及N4(0)～N4(m)。信号PCS(2)可包含多个子信号S(0)～S(m)与Sb(0)～Sb(m)。子信号S(0)～S(m)可分别提供至晶体管N3(0)～N3(m)的栅极端，以调整晶体管N3(0)～N3(m)中每一者的导通状态。子信号Sb(0)～Sb(m)可分别提供至晶体管N4(0)～N4(m)的栅极端，以调整晶体管N4(0)～N4(m)中每一者的导通状态。此外，偏压电压V(Bias)可提供至晶体管N2(0)～N2(m)的栅极端，以调整晶体管N2(0)～N2(m)中每一者的导通状态。晶体管N2(0)～N2(m)、N3(0)～N3(m)及N4(0)～N4(m)具体的连接关系可如图7所示，且本发明不限于此。藉此，驱动电路71除了可根据子信号S(0)～S(m)与Sb(0)～Sb(m)来分别调整电流I(XI)与I(XQ)外，还可根据偏压电压V(Bias)的变化来进一步增加或降低电流I(XI)与I(XQ)的电流值。
相位内插器72可用以接收电流I(XI)与I(XQ)并根据电流I(XI)与I(XQ)产生信号CLK。须注意的是，在产生信号CLK的操作中，电流I(XI)与I(XQ)可分别影响方程式(1.3)中的参数a1与a2。例如，参数a1可正相关于电流I(XI)的电流值，且参数a2可正相关于电流I(XQ)的电流值。或者，以图5为例，通过偏压电压V(Bias)来调整(例如加大)电流I(XI)与I(XQ)，参数a1(i)与a2(i)可自动被调整(例如加大)。藉此，相位内插器72所产生的信号Y(i)可更趋近于理想状态下，条件a1(i)2+a2(i)2＝1所对应的圆形边界501。
图8是根据本发明的一范例实施例所示出的时脉数据回复电路的示意图。请参照图8，在一范例实施例中，时脉数据回复电路80包括相位检测电路81、相位调整电路82及信号产生电路83。信号产生电路83可包含图1的信号产生电路10或图4的信号产生电路40。
相位检测电路81可用以接收信号(亦称为第一信号或数据信号)DATA与信号(亦称为时脉信号或还原时脉信号)CLK。相位检测电路81可检测信号DATA与信号CLK之间的相位相对关系(例如相位差)并产生信号(亦称为相位信号)PS。例如，信号PS可反映在某一时间点，信号DATA的相位是领先或落后信号CLK的相位。例如，信号PS可包括第一信号与第二信号。第一信号可反映信号DATA的相位领先信号CLK的相位。第二信号可反映信号DATA的相位落后信号CLK的相位。
相位调整电路82连接至相位检测电路81与信号产生电路83。相位调整电路82可根据信号PS产生信号(亦称为相位控制信号)PAS。例如，相位调整电路82可根据信号PS中第一信号和/或第二信号的出现次数和/或频率来产生信号PAS。例如，信号PAS可用以指示信号产生电路83产生具有某一特定相位的信号CLK。
在一范例实施例中，时脉数据回复电路80可通过相位检测电路81、相位调整电路82及信号产生电路83的共同运作而逐渐将信号CLK的相位与信号DATA的相位保持同步。当信号DATA的相位发生变化时，时脉数据回复电路80可再次将信号CLK的相位与信号DATA的相位保持同步。在一范例实施例中，使信号CLK的相位与信号DATA的相位保持同步的操作亦称为锁相。在一范例实施例中，图8的信号产生电路83、图1的信号产生电路10和/或图4的信号产生电路40亦可称为相位内插器模块或相位内插电路模块。
在一范例实施例中，图1的信号产生电路10、图4的信号产生电路40和/或图8的时脉数据回复电路80可设置于存储器存储装置中。在另一范例实施例中，图1的信号产生电路10、图4的信号产生电路40和/或图8的时脉数据回复电路80亦可设置于其他类型的电子装置中，而不限于存储器存储装置。
图9是根据本发明的一范例实施例所示出的存储器存储装置的示意图。请参照图9，存储器存储装置90例如是固态硬盘(Solid State Drive,SSD)等包含可复写式非易失性存储器模块93的存储器存储装置。存储器存储装置90可以与一主机***一起使用，而主机***可将数据写入至存储器存储装置90或从存储器存储装置90中读取数据。例如，所提及的主机***为可实质地与存储器存储装置90配合以存储数据的任意***，例如，台式电脑、笔记本电脑、数码相机、摄影机、通讯装置、音频播放器、视频播放器或平板电脑等。
存储器存储装置90包括连接接口单元91、存储器控制电路单元92及可复写式非易失性存储器模块93。连接接口单元91用于将存储器存储装置90连接至主机***。在一范例实施例中，连接接口单元91是相容于串行高级技术附件(Serial Advanced TechnologyAttachment,SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元91亦可以是符合并行高级技术附件(Parallel Advanced Technology Attachment,PATA)标准、高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准、通用串行总线(Universal Serial Bus,USB)标准或其他适合的标准。连接接口单元91可与存储器控制电路单元92封装在一个芯片中，或者连接接口单1001也可以是布设于一包含存储器控制电路单元92的芯片外。
存储器控制电路单元92用以根据主机***的指令在可复写式非易失性存储器模块93中进行数据的写入、读取与抹除等运作。在一范例实施例中，存储器控制电路单元92亦称为存储器控制器或快闪存储器控制器。
可复写式非易失性存储器模块93是连接至存储器控制电路单元92并且用以存储主机***所写入的数据。可复写式非易失性存储器模块93可以是单阶存储单元(SingleLevel Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、多阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell，TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Qual Level Cell，QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。
在一范例实施例中，图1的信号产生电路10、图4的信号产生电路40和/或图8的时脉数据回复电路80可设置于连接接口单元91、存储器控制电路单元92和/或可复写式非易失性存储器模块93中。
值得一提的是，图1、图4及图6至图8所示出的电子电路结构仅为部分范例实施例中信号产生电路与时脉数据回复电路的示意图，而非用以限定本发明。在部分未提及的应用中，更多的电子元件可以被加入至所述信号产生电路和/或所述时脉数据回复电路中或替换部分电子元件，以提供额外、相同或相似的功能。此外，在部分未提及的应用中，所述信号产生电路和/或所述时脉数据回复电路内部的电路布局和/或元件连接关系也可以被适当地改变，以符合实务上的需求。
图10是根据本发明的一范例实施例所示出的信号产生方法的流程图。请参照图10，在步骤S1001中，根据相位调整信号产生相位控制信号。在步骤S1002中，根据所述相位控制信号产生偏压电压。在步骤S1003中，根据所述相位控制信号与所述偏压电压产生时脉信号。须注意的是，所述偏压电压用以调整相位内插电路的电流以校正所述时脉信号的误差。
然而，图10中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图10中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图10的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。
综上所述，在根据相位控制信号产生偏压电压后，此偏压电压可用以调整相位内插电路的电流，进而有效对相位内插电路产生的时脉信号进行校正。例如，在一范例实施例中，经调整的偏压电压可用以加大相位内插电路的电流，使得经相位内插产生的时脉信号的波形更趋近于完美波形。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (18)

1.一种信号产生电路，包括：
相位控制电路，用以根据相位调整信号产生相位控制信号；
偏压控制电路，连接至所述相位控制电路并用以根据所述相位控制信号产生偏压电压；以及
相位内插电路，连接至所述相位控制电路与所述偏压控制电路并用以根据所述相位控制信号与所述偏压电压产生时脉信号，
其中所述偏压电压用以调整所述相位内插电路的电流以校正所述时脉信号的误差，
其中响应于第一目标相位，所述偏压电压根据第一放大比例调整所述时脉信号的电压，响应于第二目标相位，所述偏压电压根据第二放大比例调整所述时脉信号的所述电压，所述第一目标相位不同于所述第二目标相位，且所述第一放大比例不同于所述第二放大比例。
2.根据权利要求1所述的信号产生电路，其中所述偏压控制电路包括：
编码电路，连接至所述相位控制电路并用以根据所述相位控制信号产生偏压控制信号；以及
偏压电路，连接至所述编码电路并用以根据所述偏压控制信号产生第一偏压电压。
3.根据权利要求2所述的信号产生电路，其中所述偏压电路包括：
电流源；以及
至少一开关电路，串接至所述电流源并用以响应于所述偏压控制信号调整所述至少一开关电路的导通状态以调整所述偏压电压。
4.根据权利要求2所述的信号产生电路，其中所述偏压控制电路还包括：
滤波电路，连接至所述偏压电路与所述相位内插电路并用以对所述第一偏压电压进行滤波以产生所述偏压电压。
5.根据权利要求1所述的信号产生电路，其中所述相位内插电路包括：
驱动电路；以及
相位内插器，连接至所述驱动电路，
其中所述驱动电路用以接收所述相位控制信号与所述偏压电压并根据所述相位控制信号与所述偏压电压提供所述电流至所述相位内插器，并且
所述相位内插器用以根据所述电流产生所述时脉信号。
6.根据权利要求5所述的信号产生电路，其中所述偏压电压影响所述电流的电流值。
7.一种存储器存储装置，包括：
连接接口单元，用以连接至主机***；
可复写式非易失性存储器模块；
存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块；以及
时脉数据回复电路，设置于所述连接接口单元、所述可复写式非易失性存储器模块或所述存储器控制电路单元中，
其中所述时脉数据回复电路包括信号产生电路，
所述信号产生电路用以根据相位调整信号产生相位控制信号，
所述信号产生电路更用以根据所述相位控制信号产生偏压电压，
所述信号产生电路更用以根据所述相位控制信号与所述偏压电压产生时脉信号，并且
所述偏压电压用以调整所述信号产生电路中的相位内插电路的电流以校正所述时脉信号的误差，
其中响应于第一目标相位，所述偏压电压根据第一放大比例调整所述时脉信号的电压，响应于第二目标相位，所述偏压电压根据第二放大比例调整所述时脉信号的所述电压，所述第一目标相位不同于所述第二目标相位，且所述第一放大比例不同于所述第二放大比例。
8.根据权利要求7所述的存储器存储装置，其中所述信号产生电路包括：
编码电路，用以根据所述相位控制信号产生偏压控制信号；以及
偏压电路，连接至所述编码电路并用以根据所述偏压控制信号产生第一偏压电压。
9.根据权利要求8所述的存储器存储装置，其中所述偏压电路包括：
电流源；以及
至少一开关电路，串接至所述电流源并用以响应于所述偏压控制信号调整所述至少一开关电路的导通状态以调整所述偏压电压。
10.根据权利要求8所述的存储器存储装置，其中所述信号产生电路还包括：
滤波电路，连接至所述偏压电路并用以对所述第一偏压电压进行滤波以产生所述偏压电压。
11.根据权利要求7所述的存储器存储装置，其中所述信号产生电路包括：
驱动电路；以及
相位内插器，连接至所述驱动电路，
其中所述驱动电路用以接收所述相位控制信号与所述偏压电压并根据所述相位控制信号与所述偏压电压提供所述电流至所述相位内插器，并且
所述相位内插器用以根据所述电流产生所述时脉信号。
12.根据权利要求11所述的存储器存储装置，其中所述偏压电压影响所述电流的电流值。
13.一种信号产生方法，用于存储器存储装置，且所述信号产生方法包括：
根据相位调整信号产生相位控制信号；
根据所述相位控制信号产生偏压电压；以及
根据所述相位控制信号与所述偏压电压产生时脉信号，
其中所述偏压电压用以调整相位内插电路的电流以校正所述时脉信号的误差，
其中响应于第一目标相位，所述偏压电压根据第一放大比例调整所述时脉信号的电压，响应于第二目标相位，所述偏压电压根据第二放大比例调整所述时脉信号的所述电压，所述第一目标相位不同于所述第二目标相位，且所述第一放大比例不同于所述第二放大比例。
14.根据权利要求13所述的信号产生方法，其中根据所述相位控制信号产生所述偏压电压的步骤包括：
根据所述相位控制信号产生偏压控制信号；以及
根据所述偏压控制信号产生第一偏压电压。
15.根据权利要求14所述的信号产生方法，其中根据所述偏压控制信号产生所述第一偏压电压的步骤包括：
响应于所述偏压控制信号调整至少一开关电路的导通状态以调整所述偏压电压。
16.根据权利要求14所述的信号产生方法，其中根据所述相位控制信号产生所述偏压电压的步骤还包括：
对所述第一偏压电压进行滤波以产生所述偏压电压。
17.根据权利要求13所述的信号产生方法，其中根据所述相位控制信号与所述偏压电压产生所述时脉信号的步骤包括：
根据所述相位控制信号与所述偏压电压提供所述电流至相位内插器；以及
由所述相位内插器根据所述电流产生所述时脉信号。
18.根据权利要求17所述的信号产生方法，其中所述偏压电压影响所述电流的电流值。
CN201911126811.5A 2019-11-18 2019-11-18 信号产生电路、存储器存储装置及信号产生方法 Active CN112821884B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911126811.5A CN112821884B (zh) 2019-11-18 2019-11-18 信号产生电路、存储器存储装置及信号产生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911126811.5A CN112821884B (zh) 2019-11-18 2019-11-18 信号产生电路、存储器存储装置及信号产生方法

Publications (2)

Publication Number Publication Date
CN112821884A CN112821884A (zh) 2021-05-18
CN112821884B true CN112821884B (zh) 2023-07-25

Family

ID=75852815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911126811.5A Active CN112821884B (zh) 2019-11-18 2019-11-18 信号产生电路、存储器存储装置及信号产生方法

Country Status (1)

Country Link
CN (1) CN112821884B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020034253A (ko) * 2000-10-31 2002-05-09 구자홍 영상표시기기의 화이트밸런스 보상장치
CN101132173A (zh) * 2006-08-22 2008-02-27 阿尔特拉公司 用于提供校准的片上终端阻抗的技术
CN101242165A (zh) * 2007-02-08 2008-08-13 联发科技股份有限公司 具低转角频率的高通滤波电路
CN101471633A (zh) * 2007-12-29 2009-07-01 瑞昱半导体股份有限公司 输出级偏压电路以及使用其的运算放大器
CN202103633U (zh) * 2011-06-09 2012-01-04 东南大学 数模混合模式时钟占空比校准电路
CN103107796A (zh) * 2011-11-09 2013-05-15 群联电子股份有限公司 时脉数据恢复电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2352398C (en) * 2000-07-06 2005-07-26 Unique Broadband Systems, Inc. Low phase noise frequency converter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020034253A (ko) * 2000-10-31 2002-05-09 구자홍 영상표시기기의 화이트밸런스 보상장치
CN101132173A (zh) * 2006-08-22 2008-02-27 阿尔特拉公司 用于提供校准的片上终端阻抗的技术
CN101242165A (zh) * 2007-02-08 2008-08-13 联发科技股份有限公司 具低转角频率的高通滤波电路
CN101471633A (zh) * 2007-12-29 2009-07-01 瑞昱半导体股份有限公司 输出级偏压电路以及使用其的运算放大器
CN202103633U (zh) * 2011-06-09 2012-01-04 东南大学 数模混合模式时钟占空比校准电路
CN103107796A (zh) * 2011-11-09 2013-05-15 群联电子股份有限公司 时脉数据恢复电路

Also Published As

Publication number Publication date
CN112821884A (zh) 2021-05-18

Similar Documents

Publication Publication Date Title
US9712175B2 (en) Clock and data recovery circuit module and phase lock method
US20200252072A1 (en) Clock and data recovery circuit, memory storage device and flash memory controller
US10627851B2 (en) Reference clock signal generation method, memory storage device and connection interface unit
TWI537965B (zh) 取樣電路模組、記憶體控制電路單元及資料取樣方法
US11075637B2 (en) Signal generation circuit, memory storage device and signal generation method
US9633743B2 (en) Method of shaping a strobe signal, a data storage system and strobe signal shaping device
CN112821884B (zh) 信号产生电路、存储器存储装置及信号产生方法
US10627841B2 (en) Reference voltage generation circuit with reduced process variation on the reference voltage
US11139816B2 (en) Clock and data recovery circuit, memory storage device and signal generating method
US20210257033A1 (en) Clock and data recovery circuit, memory storage device and signal adjustment method
CN108399933B (zh) 参考电压产生电路、存储器储存装置及参考电压产生方法
CN112532240B (zh) 展频频率产生器、存储器储存装置及信号产生方法
US10789999B1 (en) Spread spectrum clock generator, memory storage device and signal generation method
CN111585547B (zh) 信号校正电路、存储器存储装置及信号校正方法
CN112447210B (zh) 连接接口电路、存储器存储装置及信号产生方法
CN113380285B (zh) 时钟数据回复电路、存储器存储装置及信号产生方法
CN111654266B (zh) 时脉数据回复电路、存储器存储装置及快闪存储器控制器
JP7164208B2 (ja) 電源システム、及び処理方法
CN113077825B (zh) 连接接口电路、存储器存储装置及锁相回路电路校正方法
CN117424594A (zh) 展频时钟产生器、存储器存储装置及展频时钟产生方法
EP4318475A1 (en) Memory module adjusting inter-rank clock timing, memory system and training method thereof
CN117577143A (zh) 电压控制电路模块、存储器存储装置及电压控制方法
KR20240019004A (ko) 랭크간 타이밍을 조정하는 메모리 모듈, 메모리 시스템, 그리고 그것의 트레이닝 방법
CN117524277A (zh) 存储器模块、其训练方法和存储器***
CN113129977A (zh) 信号接收电路、存储器存储装置及信号接收方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant