CN112820639A - 一种改进的碳化硅mosfet器件的制备工艺 - Google Patents

一种改进的碳化硅mosfet器件的制备工艺 Download PDF

Info

Publication number
CN112820639A
CN112820639A CN202110000225.7A CN202110000225A CN112820639A CN 112820639 A CN112820639 A CN 112820639A CN 202110000225 A CN202110000225 A CN 202110000225A CN 112820639 A CN112820639 A CN 112820639A
Authority
CN
China
Prior art keywords
silicon carbide
carbide wafer
cleaning
wafer
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110000225.7A
Other languages
English (en)
Other versions
CN112820639B (zh
Inventor
王德君
尉升升
尹志鹏
秦福文
于洪权
刘兆慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dalian University of Technology
Original Assignee
Dalian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalian University of Technology filed Critical Dalian University of Technology
Priority to CN202110000225.7A priority Critical patent/CN112820639B/zh
Priority claimed from CN202110000225.7A external-priority patent/CN112820639B/zh
Publication of CN112820639A publication Critical patent/CN112820639A/zh
Application granted granted Critical
Publication of CN112820639B publication Critical patent/CN112820639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/045Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide passivating silicon carbide surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/049Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明属于微电子器件制备技术领域,一种改进的碳化硅MOSFET器件的制备工艺,包括以下步骤:(1)采用RCA工艺对SiC晶片进行清洗,(2)对步骤1清洗过的碳化硅晶片进行等离子表面处理,(3)在处理后的碳化硅晶片表面沉积硅薄膜,(4)对沉积的硅薄膜进行氧化,制备栅氧化层薄膜,(5)通过涂胶、光刻、腐蚀、去胶、离子注入、电极蒸镀来完成碳化硅MOSFET器件的制备。本发明工艺制备的栅氧化层薄膜的致密性和抗击穿特性都有了明显增强,并且显著降低了半导体和氧化层界面的缺陷态密度,提高了MOS器件的电压稳定性,一定程度上避免了SiC直接氧化造成的界面质量差、氧化膜的厚度无法精确控制等缺点。

Description

一种改进的碳化硅MOSFET器件的制备工艺
技术领域
本发明涉及一种改进的碳化硅MOSFET器件的制备工艺,属于微电子器件制备技术领域。
背景技术
碳化硅半导体因具有禁带宽度大(3.26eV)、临界击穿场强高(3MV/cm)、热导率高(3.3–4.9W cm-1K-1)、载流子饱和漂移速度高(2×107cm/s)等优点而得到研究者们的广泛关注。近年来随着碳化硅功率器件的不断发展和商业化,碳化硅MOSFET被广泛应用于新能源动力汽车、电力***、轨道交通、航天航空等重要领域。
碳化硅MOSFET器件被期望成为低损耗的快速功率转换器件,虽然目前已经实现商业化,但是碳化硅和氧化层之间的界面质量大幅限制了器件性能。碳化硅和氧化层界面态密度达到1013eV-1cm-2以上,即使是在目前工业主流的NO退火处理后的界面缺陷态密度也有1011–1012eV-1cm-2,这比硅和二氧化硅界面态密度高1–2个数量级。高密度的界面缺陷会俘获沟道中的载流子,严重影响着器件的沟道迁移率和电压稳定性。此外,栅氧化层的致密性、抗击穿特性等也与器件的性能密切相关。氧化层的质量和界面特性不仅与氧化工艺中的处理方式有关,也和栅氧化层的制备方式有必要联系。现阶段比较有效和常用的栅氧化层制备方式是通过对碳化硅的直接热氧化来实现的,随后采用氧化后退火工艺优化界面特性和氧化膜质量,这虽然能一定程度上降低界面缺陷态密度,但同时也会对器件的阈值电压稳定性、氧化层绝缘特性产生负面效果。基于刘冰冰等人[公开号:CN105355561B]开发的N和H混合等离子体表面处理技术,我们提出了表面等离子体处理结合沉积硅薄膜的自停止氧化技术,避免了SiC直接氧化造成的界面质量差、氧化膜的厚度无法精确控制等缺点,显著改善了氧化膜质量、减少了界面态缺陷、提升了MOS器件电压稳定性。
发明内容
为了克服现有技术中存在的不足,本发明目的是提供一种改进的碳化硅MOSFET器件的制备工艺。该工艺一定程度上避免了SiC直接氧化造成的界面质量差、氧化膜的厚度无法精确控制等缺点,提升了氧化膜的致密性和抗击穿特性,并且显著降低了半导体和氧化层界面的缺陷态密度,提高了MOS器件的电压稳定性和可靠性。
为了实现上述发明目的,本发明采取的技术方案是:一种改进的碳化硅MOSFET器件的制备工艺,包括以下步骤:
步骤1、采用RCA工艺对SiC晶片进行清洗,具体包括以下子步骤:
(a)将碳化硅晶片置于浓硫酸与双氧水的混合溶液中,70~100℃清洗15~60min,再用去离子水淋洗碳化硅晶片表面数遍,所述浓硫酸与双氧水的体积比为1:1;
(b)将子步骤(a)中的碳化硅晶片取出置于一号清洗液中,70~85℃清洗3~10min,然后用浓度为0.1%~10%的氢氟酸水溶液清洗,再用去离子水淋洗碳化硅晶片表面数遍,所述一号清洗液是由水、双氧水和氨水按5:1:1~7:2:1体积比组成的混合溶液;
(c)将子步骤(b)中的碳化硅晶片取出置于二号清洗液中,70~85℃清洗3~10min,然后用浓度为0.1%~10%的氢氟酸水溶液清洗,再用去离子水淋洗碳化硅晶片表面数遍,所述二号清洗液是由水、双氧水和盐酸按5:1:1~8:2:1体积比组成的混合溶液;
(d)将子步骤(c)中的碳化硅晶片取出,采用红外灯烘干碳化硅晶片表面;
步骤2、将步骤1清洗过的碳化硅晶片转移到电子回旋共振微波等离子体腔室,进行等离子表面处理;首先对放电室采用机械泵和分子泵抽真空处理,当真空度达到(1.2~1.5)10-4Pa时,加热升温至400~600℃;随后向放电室通入氮气,流量控制在40~60sccm,或通入氢气,流量控制40~60sccm,或通入氮气与氢气的混合气体,其中:氢气流量控制在40~60sccm,氮气与氢气流量控制比为1:5~10,调节微波功率为600~800W,然后开启电子回旋共振微波等离子体的微波放电源按钮,处理时间为3~10min;
步骤3、在处理后的碳化硅晶片表面沉积硅薄膜,把经过步骤2处理的碳化硅晶片转移到CVD/PVD/ESPD的反应腔室中,反应腔室的真空度10-5~10-7Torr,通入高纯度硅烷和氩气,高纯度硅烷和氩气的流量比控制在1:50~60,硅烷气体流量为50~100sccm,反应温度为600~800℃,反应时间控制在10~20min,所沉积的硅薄膜厚度为30~40nm;
步骤4、将步骤3中的碳化硅晶片转移至高温氧化炉中进行氧化,氧化温度控制在600~1100℃,氧化时间控制在180~300min,氧化后通入流量为400~500sccm氮气退火处理20~40min,随后在氮气氛围下降温到室温;
步骤5、在含有SiO2薄膜的碳化硅晶片上涂胶、光刻、腐蚀、去胶、离子注入形成源区和漏区,沉积金属Al电极,在氮气保护下升温至350~500℃,退火10~45min,冷却至室温完成SiC MOSFET的制作。
本发明的有益效果是:一种改进的碳化硅MOSFET器件的制备工艺,包括以下步骤:(1)采用RCA工艺对SiC晶片进行清洗,(2)对步骤1清洗过的碳化硅晶片进行等离子表面处理,(3)在处理后的碳化硅晶片表面沉积硅薄膜,(4)对沉积的硅薄膜进行氧化,制备栅氧化层薄膜,(5)通过涂胶、光刻、腐蚀、去胶、离子注入、电极蒸镀来完成碳化硅MOSFET器件的制备。本发明工艺制备的栅氧化层薄膜的致密性和抗击穿特性都有了明显增强,并且显著降低了半导体和氧化层界面的缺陷态密度,提高了MOS器件的电压稳定性,一定程度上避免了SiC直接氧化造成的界面质量差、氧化膜的厚度无法精确控制等缺点。
附图说明
图1是本发明工艺步骤流程图。
图2是SiC MOS电容器的J-E特性曲线图。
图3是hi-lo法提取的界面态密度图。
图4是423K下应力C-V测试曲线图。
图中:(a)是RCA清洗后直接沉积Si薄膜所制备器件的C-V曲线图,(b)是RCA清洗结合N等离子体处理再沉积Si薄膜所制备器件的C-V曲线图,(c)是RCA清洗结合NH等离子体处理再沉积Si薄膜所制备器件的C-V曲线图。
图5是SiC MOSFET的转移特性曲线图。
具体实施方式
下面结合实施例对本发明作进一步说明。
实施例1
如图1所示,一种改进的碳化硅MOSFET器件的制备工艺,包括以下步骤:
步骤1、采用RCA工艺对SiC晶片进行清洗,具体包括以下子步骤:
(a)将碳化硅晶片置于浓硫酸与双氧水的混合溶液中,80℃清洗20min,再用去离子水淋洗碳化硅晶片表面数遍,所述浓硫酸与双氧水的体积比为1:1;
(b)将子步骤(a)中的碳化硅晶片取出置于一号清洗液中,80℃清洗5min,然后用浓度为1%的氢氟酸水溶液清洗,再用去离子水淋洗碳化硅晶片表面数遍,所述一号清洗液是由水、双氧水和氨水按7:2:1体积比组成的混合溶液;
(c)将子步骤(b)中的碳化硅晶片取出置于二号清洗液中,80℃清洗5min,然后用浓度为1%的氢氟酸水溶液清洗,再用去离子水淋洗碳化硅晶片表面数遍,所述二号清洗液是由水、双氧水和盐酸按8:2:1体积比组成的混合溶液;
(d)将子步骤(c)中的碳化硅晶片取出,采用红外灯烘干碳化硅晶片表面;
步骤2、将步骤1清洗过的碳化硅晶片转移到电子回旋共振微波等离子体腔室,对放电室采用机械泵和分子泵抽真空处理,当真空度达到1.2×10-4Pa时,加热升温至400℃;随后向放电室通入氮气,氮气气流量控制在60sccm,调节微波功率为700W,然后开启电子回旋共振微波等离子体的微波放电源按钮,处理时间为3min。
步骤3、把经过步骤2处理的碳化硅晶片转移到CVD反应腔室中,通入高纯度硅烷和氩气,其中硅烷气体的流量为60sccm,硅烷与氩气的流量控制比为1:50,反应腔室的真空度为10-6Torr,反应温度为700℃,反应时间为15min,通过台阶仪测试沉积的硅薄膜厚度为35nm。
步骤4、将步骤3中的碳化硅晶片转移至高温氧化炉中进行氧化,氧化温度为700℃,氧化时间为300min,氧化后通入流量为450sccm氮气退火处理30min,随后在氮气氛围下降温到室温。
步骤5、在含有SiO2薄膜的碳化硅晶片上涂胶、光刻、腐蚀、去胶、离子注入形成源区和漏区,沉积金属Al电极,在氮气保护下升温至450℃,退火20min,冷却至室温完成SiCMOSFET的制作。
实施例2
步骤1、与实施例1步骤1采用RCA工艺对SiC晶片进行清洗流程相同。
步骤2、将步骤1清洗过的碳化硅晶片转移到电子回旋共振微波等离子体腔室,对放电室采用机械泵和分子泵抽真空处理,当真空度达到1.2×10-4Pa时,加热升温至500℃;随后向放电室通入氮气,氮气气流量控制在60sccm,调节微波功率为700W,然后开启电子回旋共振微波等离子体的微波放电源按钮,处理时间为3min。
步骤3、把经过步骤2处理的碳化硅晶片转移到CVD反应腔室中,通入高纯度硅烷和氩气,其中硅烷气体的流量为60sccm,硅烷与氩气的流量控制比为1:50,反应腔室的真空度为10-6Torr,反应温度为700℃,反应时间为15min,通过台阶仪测试沉积的硅薄膜厚度为35nm。
步骤4、将步骤3中的碳化硅晶片转移至高温氧化炉中进行氧化,氧化温度为700℃,氧化时间为300min,氧化后通入流量为450sccm氮气退火处理30min,随后在氮气氛围下降温到室温。
步骤5、在含有SiO2薄膜的碳化硅晶片上涂胶、光刻、腐蚀、去胶、离子注入形成源区和漏区,沉积金属Al电极,在氮气保护下升温至450℃,退火20min,冷却至室温完成SiCMOSFET的制作。
实施例3
步骤1、与实施例1步骤1采用RCA工艺对SiC晶片进行清洗流程相同。
步骤2、将步骤1清洗过的碳化硅晶片转移到电子回旋共振微波等离子体腔室,对放电室采用机械泵和分子泵抽真空处理,当真空度达到1.2×10-4Pa时,加热升温至600℃;随后向放电室通入氮气,氮气气流量控制在60sccm,调节微波功率为700W,然后开启电子回旋共振微波等离子体的微波放电源按钮,处理时间为3min。
步骤3、把经过步骤2处理的碳化硅晶片转移到CVD反应腔室中,通入高纯度硅烷和氩气,其中硅烷气体的流量为60sccm,硅烷与氩气的流量控制比为1:50,反应腔室的真空度为10-6Torr,反应温度为700℃,反应时间为15min,通过台阶仪测试沉积的硅薄膜厚度为35nm。
步骤4、将步骤3中的碳化硅晶片转移至高温氧化炉中进行氧化,氧化温度为700℃,氧化时间为300min,氧化后通入流量为450sccm氮气退火处理30min,随后在氮气氛围下降温到室温。
步骤5、在含有SiO2薄膜的碳化硅晶片上涂胶、光刻、腐蚀、去胶、离子注入形成源区和漏区,沉积金属Al电极,在氮气保护下升温至450℃,退火20min,冷却至室温完成SiCMOSFET的制作。
通过对前三个实施例的结果进行分析,发现当N2等离子体处理温度为400℃时,生长的表面硅薄膜的质量更好,表面更为平整,所制备的SiC/SiO2界面质量更好,界面缺陷态密度明显降低。
实施例4
步骤1、与实施例1步骤1采用RCA工艺对SiC晶片进行清洗流程相同。
步骤2、将步骤1清洗过的碳化硅晶片转移到电子回旋共振微波等离子体腔室,对放电室采用机械泵和分子泵抽真空处理,当真空度达到1.2×10-4Pa时,加热升温至400℃;随后向放电室通入氢气,氢气气流量控制在60sccm,调节微波功率为700W,然后开启电子回旋共振微波等离子体的微波放电源按钮,处理时间为3min。
步骤3、把经过步骤2处理的碳化硅晶片转移到CVD反应腔室中,通入高纯度硅烷和氩气,其中硅烷气体的流量为60sccm,硅烷与氩气的流量控制比为1:50,反应腔室的真空度为10-6Torr,反应温度为700℃,反应时间为15min,通过台阶仪测试沉积的硅薄膜厚度为35nm。
步骤4、将步骤3中的碳化硅晶片转移至高温氧化炉中进行氧化,氧化温度为700℃,氧化时间为300min,氧化后通入流量为450sccm氮气退火处理30min,随后在氮气氛围下降温到室温。
步骤5、在含有SiO2薄膜的碳化硅晶片上涂胶、光刻、腐蚀、去胶、离子注入形成源区和漏区,沉积金属Al电极,在氮气保护下升温至450℃,退火20min,冷却至室温完成SiCMOSFET的制作。
实施例5
步骤1、与实施例1步骤1采用RCA工艺对SiC晶片进行清洗流程相同。
步骤2、将清洗过的碳化硅晶片转移到电子回旋共振微波等离子体腔室,对放电室采用机械泵和分子泵抽真空处理,当真空度达到1.2×10-4Pa时,加热升温至400℃;随后向放电室通入氮气和氢气的混合气体,氢气流量为60sccm,氢气和氮气的流量比控制在10:1,调节微波功率为700W,然后开启电子回旋共振微波等离子体的微波放电源按钮,处理时间为3min。
步骤3、把经过步骤2处理的碳化硅晶片转移到CVD反应腔室中,通入高纯度硅烷和氩气,其中硅烷气体的流量为60sccm,硅烷与氩气的气流量控制比为1:50,反应腔室的真空度为10-6Torr,反应温度为700℃,反应时间为15min,通过台阶仪测试沉积的硅薄膜厚度为35nm。
在步骤4中,将步骤3中的晶片转移至高温氧化炉中进行氧化,氧化温度为700℃,氧化时间为300min,氧化后通入流量为450sccm氮气退火处理30min,随后在氮气氛围下降温到室温。
步骤5、在含有SiO2薄膜的碳化硅晶片上涂胶、光刻、腐蚀、去胶、离子注入形成源区和漏区,沉积金属Al电极,在氮气保护下升温至450℃,退火20min,冷却至室温完成SiCMOSFET的制作。
通过实施例5可以看出,当采用H2:N2=10:1的混合气体对SiC表面进行等离子体处理,处理温度为400℃时,所沉积的Si薄膜质量更好,粗糙度更低。因而所制备的MOS器件的界面缺陷态密度也更低,器件性能明显提升。
实施例6
步骤1、与实施例1步骤1采用RCA工艺对SiC晶片进行清洗流程相同。
步骤2、将清洗过的碳化硅晶片转移到电子回旋共振微波等离子体腔室,对放电室采用机械泵和分子泵抽真空处理,当真空度达到1.2×10-4Pa时,加热升温至400℃;随后向放电室通入氮气和氢气的混合气体,氢气流量为60sccm,氢气和氮气的流量比控制在10:1,调节微波功率为700W,然后开启电子回旋共振微波等离子体的微波放电源按钮,处理时间为3min。
步骤3、把经过步骤2处理的碳化硅晶片转移到CVD反应腔室中,通入高纯度硅烷和氩气,其中硅烷气体的流量为60sccm,硅烷与氩气的气流量控制比为1:50,反应腔室的真空度为10-6Torr,反应温度为700℃,反应时间为15min,通过台阶仪测试沉积的硅薄膜厚度为35nm。除了上述的CVD沉积硅薄膜的方法之外,采用物理气相沉积(PVD)、等离子体增强的ESPD等技术均可实现。反应源可以是硅烷也可以是SiCl4,其中分子束外延的反应温度要比PVD和ESPD的要高,基本需要达到950℃以上,PVD和ESPD的反应温度在400℃即可进行。
步骤4、将步骤3中的晶片转移至高温氧化炉中进行氧化,氧化温度为700℃,氧化时间为300min,氧化后通入流量为450sccm氮气退火处理30min,随后在氮气氛围下降温到室温。
步骤5、在含有SiO2薄膜的碳化硅晶片上涂胶、光刻、腐蚀、去胶、离子注入形成源区和漏区,沉积金属Al电极,在氮气保护下升温至450℃,退火20min,冷却至室温完成SiCMOSFET的制作。
实施例7
通过对SiC MOS器件的I-V特性来评价氧化膜的可靠性,如图2所示;采用hi-lo法提取了界面态缺陷密度,其中高频C-V测试的频率设定为1MHz,测试结果如图3所示。最后对器件电学性能做了评估,分别测试了应力下MOS电容器的C-V曲线以及对MOSFET器件的转移曲线,结果如图4和5所示。
实施例8
根据本发明公开的一种改进的碳化硅MOSFET器件的制备工艺,表面等离子体处理的气氛还可以使用Cl2、HCl、POCl3、BH3、NH3等,也可以使用多种气氛的组合形式,可行的组合方案如表1所示。
表1
Figure BDA0002881250740000091
本发明优点在于:一种改进的碳化硅MOSFET器件的制备工艺,采用表面等离子体处理结合沉积硅薄膜的自停止氧化对传统SiC直接氧化工艺进行改进,实现了碳化硅MOS器件性能的大幅提。在不同种类的等离子体处理后的SiC表面沉积薄层Si,通过低温热氧化工艺对薄层Si完全氧化,获得了高质量的栅氧化层和低缺陷态密度的SiO2/SiC界面。通过表面等离子体处理结合沉积薄层Si的热氧化可以显著降低界面缺陷态密度,并同时提高SiCMOS器件的栅氧化物可靠性及阈值电压稳定性。

Claims (1)

1.一种改进的碳化硅MOSFET器件的制备工艺,其特征在于,包括以下步骤:
步骤1、采用RCA工艺对SiC晶片进行清洗,具体包括以下子步骤:
(a)将碳化硅晶片置于浓硫酸与双氧水的混合溶液中,70~100℃清洗15~60min,再用去离子水淋洗碳化硅晶片表面数遍,所述浓硫酸与双氧水的体积比为1:1;
(b)将子步骤(a)中的碳化硅晶片取出置于一号清洗液中,70~85℃清洗3~10min,然后用浓度为0.1%~10%的氢氟酸水溶液清洗,再用去离子水淋洗碳化硅晶片表面数遍,所述一号清洗液是由水、双氧水和氨水按5:1:1~7:2:1体积比组成的混合溶液;
(c)将子步骤(b)中的碳化硅晶片取出置于二号清洗液中,70~85℃清洗3~10min,然后用浓度为0.1%~10%的氢氟酸水溶液清洗,再用去离子水淋洗碳化硅晶片表面数遍,所述二号清洗液是由水、双氧水和盐酸按5:1:1~8:2:1体积比组成的混合溶液;
(d)将子步骤(c)中的碳化硅晶片取出,采用红外灯烘干碳化硅晶片表面;
步骤2、将步骤1清洗过的碳化硅晶片转移到电子回旋共振微波等离子体腔室,进行等离子表面处理;首先对放电室采用机械泵和分子泵抽真空处理,当真空度达到(1.2~1.5)10-4Pa时,加热升温至400~600℃;随后向放电室通入氮气,流量控制在40~60sccm,或通入氢气,流量控制40~60sccm,或通入氮气与氢气的混合气体,其中:氢气流量控制在40~60sccm,氮气与氢气流量控制比为1:5~10,调节微波功率为600~800W,然后开启电子回旋共振微波等离子体的微波放电源按钮,处理时间为3~10min;
步骤3、在处理后的碳化硅晶片表面沉积硅薄膜,把经过步骤2处理的碳化硅晶片转移到CVD/PVD/ESPD的反应腔室中,反应腔室的真空度10-5~10-7Torr,通入高纯度硅烷和氩气,高纯度硅烷和氩气的流量比控制在1:50~60,硅烷气体流量为50~100sccm,反应温度为600~800℃,反应时间控制在10~20min,所沉积的硅薄膜厚度为30~40nm;
步骤4、将步骤3中的碳化硅晶片转移至高温氧化炉中进行氧化,氧化温度控制在600~1100℃,氧化时间控制在180~300min,氧化后通入流量为400~500sccm氮气退火处理20~40min,随后在氮气氛围下降温到室温;
步骤5、在含有SiO2薄膜的碳化硅晶片上涂胶、光刻、腐蚀、去胶、离子注入形成源区和漏区,沉积金属Al电极,在氮气保护下升温至350~500℃,退火10~45min,冷却至室温完成SiC MOSFET的制作。
CN202110000225.7A 2021-01-02 一种改进的碳化硅mosfet器件的制备工艺 Active CN112820639B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110000225.7A CN112820639B (zh) 2021-01-02 一种改进的碳化硅mosfet器件的制备工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110000225.7A CN112820639B (zh) 2021-01-02 一种改进的碳化硅mosfet器件的制备工艺

Publications (2)

Publication Number Publication Date
CN112820639A true CN112820639A (zh) 2021-05-18
CN112820639B CN112820639B (zh) 2024-05-31

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116747A (zh) * 2023-10-17 2023-11-24 深圳基本半导体有限公司 一种碳化硅晶片的预处理方法及碳化硅晶片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120315770A1 (en) * 2011-06-10 2012-12-13 Kyushu University, National University Corp. Method of manufacturing semiconductor device
CN105355561A (zh) * 2015-11-03 2016-02-24 大连理工大学 一种降低SiC MOS界面态密度的表面预处理方法
CN105702712A (zh) * 2016-01-29 2016-06-22 大连理工大学 一种提高碳化硅半导体欧姆接触特性的方法
CN109003895A (zh) * 2018-07-19 2018-12-14 大连理工大学 一种提高SiC MOSFET器件性能稳定性的制作方法
CN109103078A (zh) * 2018-10-03 2018-12-28 大连理工大学 一种提高SiC MOSFET器件高、低温稳定性的钝化方法
CN109524304A (zh) * 2018-11-21 2019-03-26 中国电子科技集团公司第十三研究所 碳化硅栅介质氟等离子体的处理方法及碳化硅功率器件
CN110571140A (zh) * 2019-09-10 2019-12-13 大连理工大学 提高SiC MOS器件性能的含氧元素的氧化后处理方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120315770A1 (en) * 2011-06-10 2012-12-13 Kyushu University, National University Corp. Method of manufacturing semiconductor device
CN105355561A (zh) * 2015-11-03 2016-02-24 大连理工大学 一种降低SiC MOS界面态密度的表面预处理方法
CN105702712A (zh) * 2016-01-29 2016-06-22 大连理工大学 一种提高碳化硅半导体欧姆接触特性的方法
CN109003895A (zh) * 2018-07-19 2018-12-14 大连理工大学 一种提高SiC MOSFET器件性能稳定性的制作方法
CN109103078A (zh) * 2018-10-03 2018-12-28 大连理工大学 一种提高SiC MOSFET器件高、低温稳定性的钝化方法
CN109524304A (zh) * 2018-11-21 2019-03-26 中国电子科技集团公司第十三研究所 碳化硅栅介质氟等离子体的处理方法及碳化硅功率器件
CN110571140A (zh) * 2019-09-10 2019-12-13 大连理工大学 提高SiC MOS器件性能的含氧元素的氧化后处理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117116747A (zh) * 2023-10-17 2023-11-24 深圳基本半导体有限公司 一种碳化硅晶片的预处理方法及碳化硅晶片

Similar Documents

Publication Publication Date Title
JP5283147B2 (ja) 半導体装置および半導体装置の製造方法
CN113990750B (zh) 一种碳化硅衬底的处理方法
CN109003895B (zh) 一种提高SiC MOSFET器件性能稳定性的制作方法
JPWO2004008519A1 (ja) 酸化膜形成方法および電子デバイス材料
CN115784774B (zh) 一种改善SiC Mos界面特性的方法
WO2003088341A1 (fr) Procede pour constituer un film isolant sous-jacent
CN105244326B (zh) 一种功率器件的钝化层结构及其制造方法
CN109103078A (zh) 一种提高SiC MOSFET器件高、低温稳定性的钝化方法
CN105304498A (zh) 一种降低SiO2/SiC界面态密度的方法
CN112820638A (zh) 一种高性能SiC MOSFET器件的制备工艺
CN109686667A (zh) 一种SiC基MOS器件及其制备方法和应用
CN112820639B (zh) 一种改进的碳化硅mosfet器件的制备工艺
CN116053122B (zh) 碳化硅mosfet栅氧化层的制备方法
CN112820639A (zh) 一种改进的碳化硅mosfet器件的制备工艺
CN111430228A (zh) 一种超高介电常数介质薄膜的制备方法
CN101859704B (zh) 一种高温、高功率场效应晶体管的制备方法
WO2023015611A1 (zh) 半导体晶圆的复合结构、半导体晶圆及其制法和应用
CN113871468A (zh) 一种具有叠栅结构的碳化硅mis器件及其制备方法
CN114203527A (zh) 一种碳化硅晶片热氧化的方法及装置
CN110808282A (zh) 一种制备碳化硅mosfet栅介质层的方法
CN110571140B (zh) 提高SiC MOS器件性能的含氧元素的氧化后处理方法
CN110233174A (zh) 绝缘栅介质层的制备方法及其碳化硅器件和碳化硅器件的制备方法
CN113223940B (zh) 利用含氯元素的氧化后退火技术改进SiC MOSFET器件性能的方法
TW202118732A (zh) 碳化矽粉體的純化方法
CN109524304B (zh) 碳化硅栅介质氟等离子体的处理方法及碳化硅功率器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant