CN112817895A - 一种基于gpio的通信方法 - Google Patents

一种基于gpio的通信方法 Download PDF

Info

Publication number
CN112817895A
CN112817895A CN202110123527.3A CN202110123527A CN112817895A CN 112817895 A CN112817895 A CN 112817895A CN 202110123527 A CN202110123527 A CN 202110123527A CN 112817895 A CN112817895 A CN 112817895A
Authority
CN
China
Prior art keywords
gpio
slave
pull
gpio port
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110123527.3A
Other languages
English (en)
Other versions
CN112817895B (zh
Inventor
罗继
胡胜发
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Ankai Microelectronics Co ltd
Original Assignee
Guangzhou Ankai Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Ankai Microelectronics Co ltd filed Critical Guangzhou Ankai Microelectronics Co ltd
Priority to CN202110123527.3A priority Critical patent/CN112817895B/zh
Publication of CN112817895A publication Critical patent/CN112817895A/zh
Application granted granted Critical
Publication of CN112817895B publication Critical patent/CN112817895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • G06F13/4077Precharging or discharging

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种基于GPIO的通信方法,通过利用两个GPIO线路轮流作为信号线和数据线以实现主端设备和从端设备之间的数据传输,具体地,主端设备通过GPIO输出电平或利用从端的上下拉来通知从端设备接收数据和发送数据给从端设备,从端设备通过切换自身GPIO内部上下拉来给主端设备应答信号。本发明无需通过延时来模拟时钟或者波特率来达到数据同步,而是使用握手应答的方式进行同步从而达到稳定通信的目的,能有效节省通信时间,而且能自适应通信设备的内部环境变化,如频率改变,发生中断等。

Description

一种基于GPIO的通信方法
技术领域
本发明涉及电子技术领域,尤其是涉及一种基于GPIO的通信方法。
背景技术
有些芯片为了节省芯片面积,硬件上没有集成I2C,SPI等通信接口,或者集成的个数较少,导致在实际应用中通信接口不够用,所以在应用中普遍存在需要使用普通GPIO进行设备间通信的应用场景。
使用普通GPIO进行设备间通信的做法通常是利用软件去模拟成熟的通信协议,如I2C通信协议、UART通信协议等。GPIO模拟这些协议的底层逻辑就是通过延时来模拟时钟或者波特率来达到数据同步,这种做法会增加传输时间的开销,而且一旦设备处理每bit数据的时间发生变化,需重新花费时间进行联调;还有就是在通信中需要关闭中断,因为没有交互,如果从端接收中途发生中断,则会丢失或者收到错误信息,所以在通信中无法处理更加紧急的事情。
发明内容
本发明旨在提供一种基于GPIO的通信方法,以解决上述技术问题,从而能够利用GPIO稳定且高效地实现设备间的通信。
为了解决上述技术问题,本发明实施例提供了一种基于GPIO的通信方法,所述通信方法应用于主端设备与从端设备之间,所述主端设备的主端第一GPIO端口通过第一GPIO线路与所述从端设备的从端第一GPIO端口连接,所述主端设备的主端第二GPIO端口通过第二GPIO线路与所述从端设备的从端第二GPIO端口连接;
所述通信方法包括步骤:
S1、将所述主端第一GPIO端口、所述从端第一GPIO端口、所述主端第二GPIO端口、所述从端第二GPIO端口的输入输出模式及上下拉调整至初始化状态;
S2、所述主端设备通过所述第一GPIO线路对所述从端设备进行数据传输通知,并通过所述第二GPIO线路将数据传输至所述从端设备;
S3、所述从端设备接收到数据后,通过所述第一GPIO线路对所述主端设备反馈数据接收应答信号,并修改所述从端第二GPIO端口的上下拉为其当前电平的相反电平;
S4、所述主端设备通过所述第二GPIO线路对所述从端设备进行数据传输通知,并通过所述第一GPIO线路将数据传输至所述从端设备;
S5、所述从端设备接收到数据后,通过所述第二GPIO线路对所述主端设备反馈数据接收应答信号,并修改所述从端第一GPIO端口的上下拉为其当前电平的相反电平;
S6、重复步骤S2至S5直至数据传输完毕。
进一步地,步骤S1具体包括:
将所述主端第一GPIO端口、所述从端第一GPIO端口、所述主端第二GPIO端口、所述从端第二GPIO端口的输入输出模式均设置为输入;
将所述主端第一GPIO端口、所述从端第一GPIO端口、所述主端第二GPIO端口、所述从端第二GPIO端口的上下拉均设置为上拉。
进一步地,步骤S2具体为:所述主端设备将所述主端第一GPIO端口和所述主端第二GPIO端口的上下拉配置为关闭,继而修改所述主端第一GPIO端口为输出模式并通过所述主端第一GPIO端口输出低电平以对所述从端设备进行数据开始传输通知,再修改所述主端第二GPIO端口为输出模式并通过所述第二GPIO线路将数据传输至所述从端设备之后,修改所述主端第一GPIO端口为输入模式使其端口电平翻转以对所述从端设备进行数据准备就绪通知;
步骤S3具体为:所述从端设备接收到数据后,先修改所述从端第二GPIO端口的上下拉为其当前电平的相反电平,再通过修改所述从端第一GPIO端口的上下拉为其当前电平的相反电平以对所述主端设备反馈数据接收应答信号;
步骤S4具体为:所述主端设备修改所述主端第一GPIO端口为输出模式并通过所述第一GPIO线路将数据传输至所述从端设备之后,修改所述主端第二GPIO端口为输入模式使其端口电平翻转以对所述从端设备进行数据准备就绪通知;
步骤S5具体为:所述从端设备接收到数据后,先修改所述从端第一GPIO端口的上下拉为其当前电平的相反电平,再通过修改所述从端第二GPIO端口的上下拉为其当前电平的相反电平以对所述主端设备反馈数据接收应答信号。
进一步地,步骤S6还包括:
当数据传输完毕时,所述主端设备及所述从端设备均恢复至所述初始化状态。
进一步地,在步骤S6之前,还包括:
当所述从端设备的数据接收等待时长超出预设的第一时间阈值,或所述主端设备的应答信号等待时长超出预设的第二时间阈值时,停止所述主端设备和所述从端设备之间的数据传输并恢复至所述初始化状态。
进一步地,在进行数据传输时,所述主端第一GPIO端口及所述主端第二GPIO端口的上下拉始终处于关闭状态。
进一步地,所述从端设备会根据预设的上层传输协议将接收到的目标单元数据作为数据长度信息,以使所述从端设备根据所述数据长度信息确定本次数据传输完毕的时机。
与现有技术相比,本发明具有如下有益效果:
本发明提供了一种基于GPIO的通信方法,通过利用两个GPIO线路轮流作为信号线和数据线以实现主端设备和从端设备之间的数据传输,具体地,主端设备通过GPIO输出电平或利用从端的上下拉来通知从端设备接收数据和发送数据给从端设备,从端设备通过切换自身GPIO内部上下拉来给主端设备应答信号。本发明无需通过延时来模拟时钟或者波特率来达到数据同步,而是使用握手应答的方式进行同步从而达到稳定通信的目的,能有效节省通信时间,而且能自适应通信设备的内部环境变化,如频率改变,发生中断等。
附图说明
图1是本发明一实施例提供的基于GPIO的通信方法的流程示意图;
图2是本发明一实施例提供的基于GPIO的通信方法的另一流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整的描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参见图1-2,本发明实施例提供了一种基于GPIO的通信方法,所述通信方法应用于主端设备与从端设备之间,所述主端设备的主端第一GPIO端口通过第一GPIO线路与所述从端设备的从端第一GPIO端口连接,所述主端设备的主端第二GPIO端口通过第二GPIO线路与所述从端设备的从端第二GPIO端口连接;
所述通信方法包括步骤:
S1、将所述主端设备及从端设备的所有GPIO端口的输入输出模式均设置为输入,且所有GPIO端口的上下拉均设置为上拉;需要说明的是,在进行数据传输时,初始化需要将主端设备的GPIO端口的上下拉进行关闭;
S2、所述主端设备将所述主端第一GPIO端口和所述主端第二GPIO端口的上下拉配置为关闭,继而修改所述主端第一GPIO端口为输出模式并通过所述主端第一GPIO端口输出低电平以对所述从端设备进行数据开始传输通知,再修改所述主端第二GPIO端口为输出模式并通过所述第二GPIO线路将数据传输至所述从端设备之后,修改所述主端第一GPIO端口为输入模式使其端口电平翻转以对所述从端设备进行数据准备就绪通知;
S3、所述从端设备接收到数据后,先修改所述从端第二GPIO端口的上下拉为其当前电平的相反电平,再通过修改所述从端第一GPIO端口的上下拉为其当前电平的相反电平以对所述主端设备反馈数据接收应答信号;
S4、所述主端设备修改所述主端第一GPIO端口为输出模式并通过所述第一GPIO线路将数据传输至所述从端设备之后,修改所述主端第二GPIO端口为输入模式使其端口电平翻转以对所述从端设备进行数据准备就绪通知;
S5、所述从端设备接收到数据后,先修改所述从端第一GPIO端口的上下拉为其当前电平的相反电平,再通过修改所述从端第二GPIO端口的上下拉为其当前电平的相反电平以对所述主端设备反馈数据接收应答信号;
S6、重复步骤S2至S5直至数据传输完毕;当数据传输完毕时,所述主端设备及所述从端设备均恢复至所述初始化状态。
需要说明的是,在本发明实施例中,所述从端设备将接收到的第一个单元数据作为数据长度信息,所述从端设备根据所述数据长度信息确定本次数据传输完毕的时机。
在本发明实施例中,数据传输过程中,即在步骤S6之前还包括:
当所述从端设备的数据接收等待时长超出预设的第一时间阈值,或所述主端设备的应答信号等待时长超出预设的第二时间阈值时,停止所述主端设备和所述从端设备之间的数据传输并恢复至所述初始化状态。
基于上述方案,为便于更好的理解本发明实施例提供的基于GPIO的通信方法,以下进行详细说明:
首先需要说明的是,本发明是通信的底层设计,本发明方案通过握手方式逐bit传输数据,在***接收到这些数据后,可以协商规定好具体的上层通信协议,如第一个byte为设备号,第二个为传输数据长度等信息;
本发明需要用到两个GPIO线路,两端设备的GPIO端口均具有输入输出功能、内部上下拉切换功能,这两个GPIO在下文称G1和G2。
G1和G2的角色不会固定为信号线和数据线,而是轮流做信号线和数据线。
从端通过切换GPIO的内部上下拉来给主端应答信号,而主端通过GPIO输出电平来通知从端和发送数据,主端通知从端还可以通过利用从端的上下拉,因为一个设备一旦做了主端,则需要关闭自身的上下拉,剩下从端的上下拉,所以主端一旦释放GPIO的输出,则GPIO电平会跟随从端的上下拉。
具体地,主端设备与从端设备的通信步骤如下:
1)初始化,主从双方的两个GPIO都设置为输入,上拉,外部G1接G1,G2接G2;
2)开始通信,主端关闭自己G1/2的上下拉,再拉低G1通知从端,开始传输数据;
3)主端准备好数据在G2上输出,则释放G1,G1变为高电平(1);
4)从端检测到G1变为高电平,则采集G2的电平为一个bit的数据(如1);
5)从端修改G2的上/下拉为G2现在电平的相反电平(0),然后修改G1为下拉(0),通知主端已接收完毕,再等待G2的相反电平信号为下一个bit的数据采集信号;
6)主端检测到G1变为低电平,则修改G1输出下一个bit的数据,然后释放G2(1->0);
7)从端检测到G2电平改变,则采集G1为下一个bit的数据(如0);
8)从端修改G1的上/下拉为G1现在电平的相反电平(1),然后修改G2为上拉(1),通知主端已接收完毕,再等待G1的相反电平信号为下一个bit的数据采集信号;
9)主端检测到G2变为高电平,则修改G2输出下一个bit的数据,然后释放G1(0->1);
10)重复步骤4-9,直到传输结束。
需要说明的是,对于以上方法或流程实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明实施例并不受所描述的动作顺序的限制,因为依据本发明实施例,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于可选实施例,所涉及的动作并不一定是本发明实施例所必须的。
需要说明的是,本发明实施例的特点包括:
1、在具体实施时需要规定上层通信协议,这里简单规定从端接收到的第一个单元数据为本次传输的数据长度,单位:word;
2、两个需要通信的设备,外部硬件上需要将G1相连,G2相连,外部无需上下拉;
3、主端设备准备好数据,然后发信号给从端,通知从端准备接收数据;
4、从端接收到信号,开始接收数据,每接收一个bit都会给主端应答;
5、按照上述握手方式,当从端设备接收满一个word时,需要解析出此次数据传输的长度,然后继续接收主端设备的数据;
6、当发送和接收的数据达到此次数据传输的长度则完成传输,从端解析数据并处理。主/从端恢复默认态,等待下一次传输发起;
7、或者等待信号/应答超时(时间按需求定),则主从设备会停止发送或者接收数据,恢复默认状态,等待下一次传输。
与现有技术相比,本发明具有如下有益效果:
通过实施本发明的通信方法,无需通过延时来模拟时钟或者波特率来达到数据同步,而是使用握手应答的方式进行同步从而达到稳定通信的目的,能有效节省通信时间,而且能自适应通信设备的内部环境变化,如频率改变,发生中断等。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。

Claims (7)

1.一种基于GPIO的通信方法,其特征在于,所述通信方法应用于主端设备与从端设备之间,所述主端设备的主端第一GPIO端口通过第一GPIO线路与所述从端设备的从端第一GPIO端口连接,所述主端设备的主端第二GPIO端口通过第二GPIO线路与所述从端设备的从端第二GPIO端口连接;
所述通信方法包括步骤:
S1、将所述主端第一GPIO端口、所述从端第一GPIO端口、所述主端第二GPIO端口、所述从端第二GPIO端口的输入输出模式及上下拉调整至初始化状态;
S2、所述主端设备通过所述第一GPIO线路对所述从端设备进行数据传输通知,并通过所述第二GPIO线路将数据传输至所述从端设备;
S3、所述从端设备接收到数据后,通过所述第一GPIO线路对所述主端设备反馈数据接收应答信号,并修改所述从端第二GPIO端口的上下拉为其当前电平的相反电平;
S4、所述主端设备通过所述第二GPIO线路对所述从端设备进行数据传输通知,并通过所述第一GPIO线路将数据传输至所述从端设备;
S5、所述从端设备接收到数据后,通过所述第二GPIO线路对所述主端设备反馈数据接收应答信号,并修改所述从端第一GPIO端口的上下拉为其当前电平的相反电平;
S6、重复步骤S2至S5直至数据传输完毕。
2.根据权利要求1所述的基于GPIO的通信方法,其特征在于,步骤S1具体包括:
将所述主端第一GPIO端口、所述从端第一GPIO端口、所述主端第二GPIO端口、所述从端第二GPIO端口的输入输出模式均设置为输入;
将所述主端第一GPIO端口、所述从端第一GPIO端口、所述主端第二GPIO端口、所述从端第二GPIO端口的上下拉均设置为上拉。
3.根据权利要求1所述的基于GPIO的通信方法,其特征在于,步骤S2具体为:所述主端设备将所述主端第一GPIO端口和所述主端第二GPIO端口的上下拉配置为关闭,继而修改所述主端第一GPIO端口为输出模式并通过所述主端第一GPIO端口输出低电平以对所述从端设备进行数据开始传输通知,再修改所述主端第二GPIO端口为输出模式并通过所述第二GPIO线路将数据传输至所述从端设备之后,修改所述主端第一GPIO端口为输入模式使其端口电平翻转以对所述从端设备进行数据准备就绪通知;
步骤S3具体为:所述从端设备接收到数据后,先修改所述从端第二GPIO端口的上下拉为其当前电平的相反电平,再通过修改所述从端第一GPIO端口的上下拉为其当前电平的相反电平以对所述主端设备反馈数据接收应答信号;
步骤S4具体为:所述主端设备修改所述主端第一GPIO端口为输出模式并通过所述第一GPIO线路将数据传输至所述从端设备之后,修改所述主端第二GPIO端口为输入模式使其端口电平翻转以对所述从端设备进行数据准备就绪通知;
步骤S5具体为:所述从端设备接收到数据后,先修改所述从端第一GPIO端口的上下拉为其当前电平的相反电平,再通过修改所述从端第二GPIO端口的上下拉为其当前电平的相反电平以对所述主端设备反馈数据接收应答信号。
4.根据权利要求1所述的基于GPIO的通信方法,其特征在于,步骤S6还包括:
当数据传输完毕时,所述主端设备及所述从端设备均恢复至所述初始化状态。
5.根据权利要求1所述的基于GPIO的通信方法,其特征在于,在步骤S6之前,还包括:
当所述从端设备的数据接收等待时长超出预设的第一时间阈值,或所述主端设备的应答信号等待时长超出预设的第二时间阈值时,停止所述主端设备和所述从端设备之间的数据传输并恢复至所述初始化状态。
6.根据权利要求1所述的基于GPIO的通信方法,其特征在于,在进行数据传输时,所述主端第一GPIO端口及所述主端第二GPIO端口的上下拉始终处于关闭状态。
7.根据权利要求1所述的基于GPIO的通信方法,其特征在于,所述从端设备会根据预设的上层传输协议将接收到的目标单元数据作为数据长度信息,以使所述从端设备根据所述数据长度信息确定本次数据传输完毕的时机。
CN202110123527.3A 2021-01-28 2021-01-28 一种基于gpio的通信方法 Active CN112817895B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110123527.3A CN112817895B (zh) 2021-01-28 2021-01-28 一种基于gpio的通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110123527.3A CN112817895B (zh) 2021-01-28 2021-01-28 一种基于gpio的通信方法

Publications (2)

Publication Number Publication Date
CN112817895A true CN112817895A (zh) 2021-05-18
CN112817895B CN112817895B (zh) 2022-04-19

Family

ID=75859952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110123527.3A Active CN112817895B (zh) 2021-01-28 2021-01-28 一种基于gpio的通信方法

Country Status (1)

Country Link
CN (1) CN112817895B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113890781A (zh) * 2021-09-23 2022-01-04 河北汇金集团股份有限公司 基于定时器扩展的通信方法、***及存储介质

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090077294A1 (en) * 2007-09-19 2009-03-19 Guangming Liu Communication system for a plurality of I/O cards by using the GPIO and a method thereof
CN101393542A (zh) * 2008-10-08 2009-03-25 上海华勤通讯技术有限公司 通过gpio端口支持usb接口的嵌入式设备及方法
CN102298564A (zh) * 2011-09-05 2011-12-28 广东欧珀移动通信有限公司 一种防止i2c读写错误的方法
CN102929830A (zh) * 2012-11-08 2013-02-13 浙江绍兴苏泊尔生活电器有限公司 一种软件模拟快速通信协议
CN103297163A (zh) * 2012-02-22 2013-09-11 安凯(广州)微电子技术有限公司 一种通过gpio口模拟pcm通信的方法及装置
CN103914424A (zh) * 2014-04-14 2014-07-09 中国人民解放军国防科学技术大学 基于gpio接口的lpc外设扩展方法及装置
CN106155960A (zh) * 2016-06-29 2016-11-23 广州慧睿思通信息科技有限公司 基于gpio握手和edma的uart串口通信方法
CN107025200A (zh) * 2016-01-29 2017-08-08 美国亚德诺半导体公司 多节点链接网络上的gpio到gpio通信
CN107480090A (zh) * 2017-08-01 2017-12-15 晶晨半导体(上海)股份有限公司 一种在串行外设接口设备上实现gpio功能的电路及方法
CN108710597A (zh) * 2018-05-17 2018-10-26 福建升腾资讯有限公司 一种利用gpio优化mcu通信的方法及***
CN109783416A (zh) * 2019-01-03 2019-05-21 深圳市度申科技有限公司 Spi从设备和i2c从设备共用gpio的方法、电路和电子设备
CN110618958A (zh) * 2019-09-19 2019-12-27 成都锐成芯微科技股份有限公司 Gpio电路及芯片
CN110971762A (zh) * 2019-12-09 2020-04-07 歌尔科技有限公司 通信频率的设置方法、耳机、底座及无绳通信装置
CN111984567A (zh) * 2020-08-05 2020-11-24 青岛英泰软件技术有限公司 基于gpio管脚定时器实现串口功能的方法及终端
CN112069103A (zh) * 2020-09-07 2020-12-11 歌尔科技有限公司 一种多模块与主机通信的方法及***

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090077294A1 (en) * 2007-09-19 2009-03-19 Guangming Liu Communication system for a plurality of I/O cards by using the GPIO and a method thereof
CN101393542A (zh) * 2008-10-08 2009-03-25 上海华勤通讯技术有限公司 通过gpio端口支持usb接口的嵌入式设备及方法
CN102298564A (zh) * 2011-09-05 2011-12-28 广东欧珀移动通信有限公司 一种防止i2c读写错误的方法
CN103297163A (zh) * 2012-02-22 2013-09-11 安凯(广州)微电子技术有限公司 一种通过gpio口模拟pcm通信的方法及装置
CN102929830A (zh) * 2012-11-08 2013-02-13 浙江绍兴苏泊尔生活电器有限公司 一种软件模拟快速通信协议
CN103914424A (zh) * 2014-04-14 2014-07-09 中国人民解放军国防科学技术大学 基于gpio接口的lpc外设扩展方法及装置
CN107025200A (zh) * 2016-01-29 2017-08-08 美国亚德诺半导体公司 多节点链接网络上的gpio到gpio通信
CN106155960A (zh) * 2016-06-29 2016-11-23 广州慧睿思通信息科技有限公司 基于gpio握手和edma的uart串口通信方法
CN107480090A (zh) * 2017-08-01 2017-12-15 晶晨半导体(上海)股份有限公司 一种在串行外设接口设备上实现gpio功能的电路及方法
CN108710597A (zh) * 2018-05-17 2018-10-26 福建升腾资讯有限公司 一种利用gpio优化mcu通信的方法及***
CN109783416A (zh) * 2019-01-03 2019-05-21 深圳市度申科技有限公司 Spi从设备和i2c从设备共用gpio的方法、电路和电子设备
CN110618958A (zh) * 2019-09-19 2019-12-27 成都锐成芯微科技股份有限公司 Gpio电路及芯片
CN110971762A (zh) * 2019-12-09 2020-04-07 歌尔科技有限公司 通信频率的设置方法、耳机、底座及无绳通信装置
CN111984567A (zh) * 2020-08-05 2020-11-24 青岛英泰软件技术有限公司 基于gpio管脚定时器实现串口功能的方法及终端
CN112069103A (zh) * 2020-09-07 2020-12-11 歌尔科技有限公司 一种多模块与主机通信的方法及***

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
卫军朝等: "基于CPLD的SPI-GPIO接口模块的设计", 《制造业自动化》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113890781A (zh) * 2021-09-23 2022-01-04 河北汇金集团股份有限公司 基于定时器扩展的通信方法、***及存储介质

Also Published As

Publication number Publication date
CN112817895B (zh) 2022-04-19

Similar Documents

Publication Publication Date Title
US20080263243A1 (en) Specialized universal serial bus controller
CN109643298B (zh) 用于同步链路的三倍数据率技术
US10484164B2 (en) Clock and data recovery for pulse based multi-wire link
CN107832250B (zh) 一种基于spi的主从通讯时序方法
JP2017516353A (ja) 集積回路間(i2c)バス上でインバンドで追加情報を送信するための方法
CN101989248A (zh) 一种usb设备和usb设备重启的方法
EP3696684B1 (en) Fast link turnaround using mipi d-phy
CN111478719B (zh) 通过高速反向数据发射配置外部雷达装置的***和方法
WO2017065923A1 (en) Methods to avoid i2c void message in i3c
WO2020168031A1 (en) Power consumption reduction in usb 2.0 redriver and in eusb2 repeater
CN108920401B (zh) 多主多从的i2c通信方法、***及节点设备
CN112269749B (zh) I2c通信***
CN112817895B (zh) 一种基于gpio的通信方法
CN114690882A (zh) 低功率嵌入式USB2(eUSB2)中继器
WO2020133246A1 (zh) 一种分时复用的复位装置、方法、及终端
CN113242168B (zh) 一种单总线通讯方法
WO2017049556A1 (zh) 数据传输方法和移动终端
US10891242B2 (en) Embedded USB2 (eUSB2) repeater operation
WO2021150653A1 (en) Eusb2 to usb 2.0 data transmission with surplus sync bits
US9813221B2 (en) Combined flow and low-power state control using same lines between interfaces
CN114780462B (zh) 一种通信链路切换控制电路、通信链路和服务器
CN105718400A (zh) 基于spi的通信方法
US20130265146A1 (en) Communication Device, Communication Method, and Communication System
CN114443551B (zh) 一种单线路实现i2c通信的方法、***、设备以及介质
CN108040059A (zh) 数据传输方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 510555 No. 107 Bowen Road, Huangpu District, Guangzhou, Guangdong

Applicant after: Guangzhou Ankai Microelectronics Co.,Ltd.

Address before: Unit 301, 302, 303, 3 / F, C1 area, 182 science Avenue, Science City, Guangzhou hi tech Industrial Development Zone, Guangzhou, Guangdong 510000

Applicant before: Guangzhou Ankai Microelectronics Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant