CN112805655A - 电源电路和发射装置 - Google Patents
电源电路和发射装置 Download PDFInfo
- Publication number
- CN112805655A CN112805655A CN201980064491.7A CN201980064491A CN112805655A CN 112805655 A CN112805655 A CN 112805655A CN 201980064491 A CN201980064491 A CN 201980064491A CN 112805655 A CN112805655 A CN 112805655A
- Authority
- CN
- China
- Prior art keywords
- current
- resistor
- power supply
- supply circuit
- control element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
提供可以降低电源电压的电源电路和发射装置。提供设置有电流反馈单元的电源电路,其中电流反馈单元具有两个p型MOS晶体管、控制元件和第一电阻器;该两个p型MOS晶体管和控制元件构成使电流返回的电流折返电路;基本与电路中的参考电流相同的电流流过控制元件和第一电阻器;并且至少取决于第一电阻器和参考电流来确定输出电压。
Description
技术领域
本技术涉及电源电路和发射装置,并且尤其涉及应用电流反馈型低压差(LDO)稳压器的电源电路。
背景技术
已知低压差(LDO)稳压器,其可以在电源电路中的输入电压与输出电压之间的极小差异的情况下工作。
高速接口(IF)标准限定输出信号的差分输出电压或常用电压。例如,作为用于手机的芯片对芯片接口的MIPI D-PHY标准以及用于待安装在CMOS图像传感器上的高速串行接口的SLVS-EC标准,规定差分信号的常用电压为0.2V。因此,差分驱动器的电源需要0.4V。此外,在MIPI C-PHY标准的情况下,需要0.45V。
作为用于此差分驱动器的电源,必须从外部施加电压或在芯片内部安装电源电路(稳压器)。然后,在将稳压器安装在芯片中的情况下,期望差分驱动器具有大负载电流和低功耗,并且因此使用低压差(LDO)稳压器(例如,专利文献1)。
引用列表
专利文件
专利文献1:国际公开WO 2016/190112
发明内容
本发明待解决的问题
作为低压差(LDO)稳压器,通常已知电压反馈型LDO稳压器。在电压反馈型LDO稳压器的情况下,通常通过电源和GND之间的多级(例如,四级)来配置晶体管,因此不能实现降低电源电压。
鉴于这类情况而提出本技术,并且其主要目的是提供能够实现降低电源电压的电源电路和发射装置。
问题的解决方案
作为用于解决上述目标的努力研究的结果,本发明人成功地实现降低电源电压并且完成本技术。
即,本技术首先提供包括电流反馈单元的电源电路,
其中电流反馈单元具有两个p型MOS晶体管、控制元件和第一电阻器,
该两个p型MOS晶体管和控制元件构成使电流返回的电流折返电路,
与电路中的参考电流基本相同的电流流过控制元件和第一电阻器,并且至少取决于第一电阻器和参考电流来确定输出电压。
在根据本技术的电源电路中,可以至少通过第一电阻器的电阻值和参考电流的电流值的乘积,来计算输出电压值。
在根据本技术的电源电路中,输出电压可以满足以下表达式(1),其中参考电流由Iref表示,控制元件的栅极-源极电压由Vgs表示,第一电阻器由R1表示,而控制元件的输入电压由Vref表示,
[表达式1]
Vout=Vref-Vgs+Iref×R1...(1)。
在根据本技术的电源电路中,
可以提供偏压产生单元,
可以用n型MOS晶体管配置控制元件,
偏压产生单元可以具有第二电阻器以及与控制元件基本相同的元件,并且
输出电压可以满足以下表达式(2),其中第二电阻器由R2表示并且输入电压Vref被表达为Iref×R2+Vgs,
[表达式2]
Vout=Iref×(R1+R2)...(2)。
在根据本技术的电源电路中,可以用可变电阻器配置第一电阻器和第二电阻器中的至少一个。
在根据本技术的电源电路中,流过控制元件的电流可以流过第一电阻器。
在根据本技术的电源电路中,在第一电阻器的电阻值远小于第二电阻器的电阻值的情况下,可以根据第二电阻器的电阻值确定输出电压。
在根据本技术的电源电路中,偏压产生单元还可以包括复制源电流源,并且复制源电流源的电流可以用作参考电流。
根据本技术的电源电路可以具有至少两个第一电阻器,
并且根据各自的第一电阻器的位置而具有至少两个输出电压。
在根据本技术的电源电路中,电流反馈单元还可以具有差分电路。
此外,本技术提供发射装置,在发射装置中安装有电源电路,
电源电路包括电流反馈单元,
电流反馈单元具有两个p型MOS晶体管、控制元件和第一电阻器,
两个p型MOS晶体管和控制元件构成使电流返回的电流折返电路,
与电路中的参考电流基本相同的电流流过控制元件和第一电阻器,并且至少取决于第一电阻器和参考电流来确定输出电压。
根据本技术的发射装置可以是安装有以上任一项所述的电源电路的发射装置。
通过本技术可以提供能够实现降低电源电压的电源电路和发射装置。需注意,本技术的效果不必限于上述效果,并且可以是本技术中描述的任何效果。
附图说明
图1是说明作为根据本技术的第一实施例的电源电路的示例的LDO稳压器的配置的示例的框图。
图2是说明作为根据本技术的第二实施例的电源电路的示例的LDO稳压器的配置的示例的框图。
图3是说明作为根据本技术的第三实施例的电源电路的示例的LDO稳压器的配置的示例的框图。
图4是说明作为根据本技术的第四实施例的电源电路的示例的LDO稳压器的配置的示例的框图。
图5是说明作为根据本技术的第五实施例的电源电路的示例的LDO稳压器的配置的示例的框图。
图6是说明作为根据本技术的第六实施例的电源电路的示例的LDO稳压器的配置的示例的框图。
图7是说明作为根据本技术的第七实施例的电源电路的示例的LDO稳压器的配置的示例的框图。
图8是说明配置示例的示图,在该配置示例中,使用根据本技术的第八实施例的电源电路的发射装置在发射***中使用。
图9是说明常规电压反馈型LDO稳压器的配置的解释示图。
图10是说明通常使用的折叠共源共栅放大器(folded cascode amplifier)的解释示图。
图11是说明折叠共源共栅放大器的解释示图。
图12是说明电流反馈型LDO稳压器的配置的解释示图。
图13是说明电流反馈型LDO稳压器的配置以及从电流反馈型LDO稳压器中去除放大器的电流反馈电路的LDO稳压器的解释示图。
具体实施方式
以下描述将参考附图说明用于实施本技术的优选模式。需注意,以下描述的实施例是为了说明本技术的典型实施例的示例,而不是为了缩小对本技术范围的解释。
需注意,将按以下顺序给出描述。
1.本技术的概述
2.第一实施例(电源电路的示例1)
3.第二实施例(电源电路的示例2)
4.第三实施例(电源电路的示例3)
5.第四实施例(电源电路的示例4)
6.第五实施例(电源电路的示例5)
7.第六实施例(电源电路的示例6)
8.第七实施例(电源电路的示例7)
9.第八实施例(发射装置)
<1.本技术的概述>
首先,将描述本技术的概述。本技术涉及向高速IF标准(例如,MIPI或SLVS-EC)的差分驱动器供电的低压差(LDO)稳压器的配置。本技术要实现降低向高速IF差分驱动器供电的低压差(LDO)稳压器的电压,并降低发射装置的功率。
通常,电压反馈型LDO稳压器通常称为LDO稳压器。图9说明常规电压反馈型LDO稳压器的配置。图9是说明常规电压反馈型LDO稳压器的配置的解释示图。图9所说明的电压反馈型LDO稳压器是国际公开WO2016/190112的图1中公开的电压反馈型LDO稳压器,其中使用了电压反馈放大器AP1。
此外,图10说明通常用作电压反馈放大器的折叠共源共栅放大器。图10所说明的折叠共源共栅放大器是在日本专利申请公开第2011-250195号的图4中公开的差分放大器。在使用p型MOS晶体管作为输入件的折叠共源共栅放大器的情况下,晶体管在折叠共源共栅电路的电源和Gnd之间以四级或三级垂直堆叠。因此,需要“栅极-源极电压Vgs+过驱动电压Vod×2”,以使折叠共源共栅电路在稳定晶体管饱和区域中工作。需注意,过驱动电压Vod意指通过从栅极-源极电压Vgs中减去阈值电压Vth而获得的电压。即,过驱动电压Vod是指示栅极-源极电压Vgs超过阈值电压Vth多少的指标。
图11说明使用p型MOS晶体管作为输入件的折叠共源共栅放大器。图11是说明使用p型MOS晶体管作为输入件的折叠共源共栅放大器的解释示图。
在图11的情况下,例如,当栅极-源极电压Vgs为600mV并且过驱动电压Vod为150mV时,下限电源电压被限制为约900mV(0.9V),其为600mV+150mV×2。
图12说明电流反馈型LDO稳压器的配置。图12是说明电流反馈型LDO稳压器的配置的解释示图。图12所说明的电流反馈型LDO稳压器是国际公开WO 2016/190112的图5中公开的电流反馈型LDO稳压器。尽管放大器2的电压未降低,但是此电流反馈型LDO稳压器改善对负载波动的响应性。例如,将讨论去除放大器2并仅使用电流反馈电路来操作LDO。此情况下的配置示图如图13所说明。
图13是解释示图,其在图13A中说明图12的电流反馈型LDO稳压器的配置并且在图13B中说明从电流反馈型LDO稳压器中去除放大器2的配置。即使从图13A中所说明的电流反馈型LDO稳压器中去除放大器2,如图13B所说明,下限电源电压也变为“栅极-源极电压Vgs+过驱动电压Vod×2”,并且因此未实现降低电源电压。
此外,由于n型MOS晶体管的Vgs的变化直接反映在LDO稳压器的输出电压中,所以还存在输出电压变化的问题。
通过本技术可以实现降低向高速IF差分驱动器供电的低压差稳压器的电压,并降低发射装置的功率。
<2.第一实施例(电源电路的示例1)>
根据本技术的第一实施例的电源电路是包括电流反馈单元的电源电路,其中电流反馈单元具有两个p型MOS晶体管、控制元件和第一电阻器,该两个p型MOS晶体管和控制元件构成使电流返回的电流折返电路,与电路中的参考电流基本相同的电流流过控制元件和第一电阻器,并且至少根据第一电阻器和参考电流确定输出电压。在根据本技术的第一实施例的电源电路中,例如至少根据第一电阻器的电阻值与参考电流的电流值的乘积,来计算输出电压值。
在根据本技术的第一实施例的电源电路中,输出电压满足以下表达式(1),其中参考电流由Iref表示,控制元件的栅极-源极电压由Vgs表示,第一电阻器由R1表示,并且控制元件的输入电压由Vref表示,
[表达式3]
Vout=Vref-Vgs+Iref×R1...(1)。
通过根据本技术的第一实施例的电源电路,可以实现降低低压差(LDO)稳压器的电压,并且可以减小发射装置的功率。需注意,基本相同的电流包括例如与参考电流Iref相同的电流值并且可以是在参考电流Iref的95%至105%之内的电流值。
图1说明LDO稳压器100,该稳压器是根据本技术的第一实施例的电源电路的示例。图1是说明应用本技术的LDO稳压器100的配置示例的框图。
图1所说明的LDO稳压器100包括电流反馈单元FS。此外,LDO稳压器100可以包括偏压产生单元VG。偏压产生单元VG具有恒定电流源CC4、n型MOS晶体管101和第二电阻器R2。
电流反馈单元FS包括恒定电流源CC1、恒定电流源CC2和电流折返电路FC。恒定电流源CC1和恒定电流源CC2配置电流镜电路。电流折返电路FC包括控制元件(gm)102、p型MOS晶体管(MP2)103、p型MOS晶体管(MP1)104、第一电阻器R1和恒定电流源CC3。需注意,用n型MOS晶体管配置控制元件102。
与电路中的参考电流基本相同的电流流过控制元件102和第一电阻器R1。这里,VROUT端子的输出电压Vout满足以下表达式(1),其中参考电流由Iref表示,控制元件102的栅极-源极电压由Vgs表示,第一电阻器由R1表示,而控制元件102的输入电压由Vref表示,
[表达式4]
Vout=Vref-Vgs+Iref×R1...(1)。
例如,LDO稳压器100接收恒定电流2Iref作为电流反馈单元FS的输入。恒定电流2Iref的电流1Iref流过控制元件102,并且此外,电流1Iref流过p型MOS晶体管103。
此时,由于p型MOS晶体管104的栅极电压被导通,所以电流1Iref从p型MOS晶体管104的源极流到漏极。即,电流1Iref流过第一电阻器R1。
因此,在点A,包括流过控制元件102的电流1Iref和流过第一电阻器R1的电流1Iref的恒定电流2Iref流过。然后,此输出电流2Iref被复制以便由电流反馈单元FS循环。
然后,电流被馈送回来,并且从VROUT端子输出的输出电压Vout是“Vref-Vgs+Iref×R1”并且恒定。
这里,当VROUT端子的输出电压Vout降低时,第一电阻器R1接地侧(即点A)的电压降低。当点A处的电压降低时,控制元件102的源极的电压降低并且控制元件102的栅极-源极电压Vgs上升。当控制元件102的栅极-源极电压Vgs上升时,在控制元件102的漏极与源极之间流动的电流增加。
由于恒定电流2Iref流过恒定电流源CC1,所以在p型MOS晶体管103的源极和漏极之间流动的电流减小。当将p型MOS晶体管103视为电阻器时,在p型MOS晶体管103的源极和漏极之间流动的电流减小,并且p型MOS晶体管103的电压降减小。在此情况下,p型MOS晶体管104的栅极电压上升并且p型MOS晶体管104的栅极-源极电压Vgs减小,并且因此,在p型MOS晶体管104的源极和漏极之间流动的电流减小。
当在p型MOS晶体管104的源极和漏极之间流动的电流减小时,流过第一电阻器R1的电流减小,并且在第一电阻器R1处产生的电压降减小。因此,A点的电压上升,VROUT端子的输出电压也上升。
这样,由于电流反馈单元FS使电流馈送回来,所以VROUT端子的输出电压Vout恒定在“Vref-Vgs+Iref×R1”。
如上所述,根据本技术的第一实施例的LDO稳压器100具有恒定电流2Iref被馈送的电流反馈单元FS。此外,控制元件102、p型MOS晶体管103和p型MOS晶体管104配置电流折返电路FC,使得与电路中的参考电流Iref大致相同的电流流过控制元件102和第一电阻器R1。
因此,使LDO稳压器100稳定工作所需的电压是控制元件102的栅极-源极电压Vgs以及是p型MOS晶体管103或p型MOS晶体管104的过驱动电压Vod。因此,用根据本技术的第一实施例的LDO稳压器100可以实现比常规情况下的过驱动电压Vod降低一级电压。此外,由于LDO稳压器100使电流反馈单元FS馈送电流,所以与常规电压反馈型LDO稳压器相比,对负载波动的响应速度也被改善。
<3.第二实施例(电源电路的示例2)>
接下来,根据本技术的第二实施例的电源电路是包括电流反馈单元的电源电路,其中电流反馈单元具有两个p型MOS晶体管、控制元件和第一电阻器,两个p型MOS晶体管和控制元件构成使电流返回的电流折返电路,与电路中的参考电流基本相同的电流流过控制元件和第一电阻器,并且至少根据第一电阻器和参考电流确定输出电压。第二实施例的电源电路是还包括偏压产生单元的电源电路,其中用n型MOS晶体管配置控制元件,偏压产生单元具有与控制元件基本相同的元件,和第二电阻器,并且输出电压满足以下表达式(2),其中第二电阻器由R2表示并且输入电压Vref表达为Iref×R2+Vgs,
[表达式5]
Vout=Iref×(R1+R2)...(2)。
由于偏压产生单元具有与控制元件基本相同的元件,所以根据本技术的第二实施例的电源电路还可以实现降低电源电路的输出电压,并且防止输出电压的偏差并实现恒定电压,因为它不依赖于控制元件的栅极-源极电压Vgs。
图2说明作为根据本技术的第二实施例的电源电路的示例的LDO稳压器100B。图2是说明应用本技术的LDO稳压器100B的配置示例的框图。需注意,与第一实施例中的组件相同的组件由相同的附图标记表示,并且将适当地省略其描述。
根据本技术的第二实施例的LDO稳压器100B包括偏压产生单元VG,控制元件102用n型MOS晶体管来配置,并且偏压产生单元VG具有恒定电流源CC4、基本上与控制元件(n型MOS晶体管)102相同的元件、和第二电阻器R2。
当将“Iref×R2+Vgs”施加到控制元件(n型MOS晶体管)102的栅极的输入电压Vref(点B)时,输出电压Vout可以满足以下表达式(2)。需注意,假设偏压产生单元VG具有n型MOS晶体管101,其是与控制元件(n型MOS晶体管)102基本相同的元件,
[表达式6]
Vout=Iref×(R1+R2)...(2)。
需注意,基本相同的元件具有与控制元件(n型MOS晶体管)102基本相同或相同的晶体管特性。此外,基本相同意味着例如晶体管的栅极-源极电压Vgs和漏极电流Id的特性在预定范围内。需注意,也可以根据晶体管的尺寸来确定晶体管的特性。
恒定电流源CC4被设计为流过恒定电流1Iref,并与恒定电流源CC3一起配置电流镜电路。n型MOS晶体管101被配置为具有与控制元件(n型MOS晶体管)102相同的尺寸,使得n型MOS晶体管101的栅极-源极电压Vgs和控制元件(n型MOS晶体管)102的栅极-源极电压Vgs可以是相同的Vgs。
然后,当用与控制元件(n型MOS晶体管)102基本相同的元件配置n型MOS晶体管101时,使得至控制元件(n型MOS晶体管)102的栅极的输入电压Vref(B点)为“Iref×R2+Vgs”,由于控制元件(n型MOS晶体管)102的栅极-源极电压Vgs从“Vref-Vgs+Iref×R1”中去除,所以VROUT端子的输出电压Vout变成“Iref×(R1+R2)”(恒定)。
根据基于本技术的第二实施例的电源电路,n型MOS晶体管101用于LDO稳压器100B中的偏压产生单元VG,使得作为恒定输出电压的“Iref×(R1+R2)”可以在不依赖于控制元件(n型MOS晶体管)102的栅极-源极电压Vgs的情况下获得。
具体地,不受控制元件(n型MOS晶体管)102的Vgs的变化的影响,可以从VROUT端子输出稳定的恒定电压。
<4.第三实施例(电源电路的示例3)>
根据本技术的第三实施例的电源电路是用第二实施例中的可变电阻器配置第一电阻器和第二电阻器中的至少一者的电源电路。此外,根据本技术的第三实施例的电源电路可以具有电流反馈单元中的差分电路。
在根据本技术的第三实施例的电源电路的情况下,可以用可变电阻器配置第一电阻器和第二电阻器中的至少一者。此外,根据本技术的第三实施例的电源电路还可以在电流反馈单元中配置差分电路。需注意,与第二实施例的电源电路的那些配置相同的配置由相同的附图标记表示,并且将适当省略其描述。
图3说明作为根据本技术的第三实施例的电源电路的示例的LDO稳压器200。图3是说明应用本技术的第三实施例的LDO稳压器200的框图。
如图3所说明,根据本技术的第三实施例的LDO稳压器200的电流反馈单元FS1在第二实施例的LDO稳压器100B的电流反馈单元FS中还包括:电容器C1、差分电路DC、n型MOS晶体管205、n型MOS晶体管206、n型MOS晶体管207、n型MOS晶体管208、n型MOS晶体管209和n型MOS晶体管210。用p型MOS晶体管201、p型MOS晶体管202和p型MOS晶体管203配置差分电路DC。此外,关于LDO稳压器200的电流反馈单元FS1,可以用可变电阻器配置第一电阻器R1和第二电阻器R2中的至少一者,并且图3说明用可变电阻器来配置第一电阻器R1和第二电阻器R2这两者的情况。
关于根据本技术的第三实施例的LDO稳压器200,可以通过用可变电阻器配置第一电阻器R1和第二电阻器R2中的至少一者来改变来自VROUT端子的输出电压Vout,同时参考电流Iref固定。在此电路配置的情况下,需注意,来自LDO稳压器200的VROUT端子的输出电压Vout是“Iref×(R1+R2)”(恒定)。
需注意,可以使流过恒定电流源CC4的参考电流Iref可变,同时第一电阻器R1和第二电阻器R2的电阻值固定。
此外,根据本技术的第三实施例的LDO稳压器200在电流反馈单元FS1中包括差分电路DC。在图3中,在图2所说明的LDO稳压器100B的电流反馈单元FS中还提供p型MOS晶体管201、p型MOS晶体管202和p型MOS晶体管203。
在差分电路DC中,p型MOS晶体管201和p型MOS晶体管202配置电流镜电路并连接,使得来自电流镜电路的输出电流被输入到p型MOS晶体管103的源极。
此外,配置电流镜电路的p型MOS晶体管201的栅极与p型MOS晶体管203的漏极连接。此外,p型MOS晶体管203的漏极与n型MOS晶体管207的漏极连接。
n型MOS晶体管207、n型MOS晶体管208和n型MOS晶体管209与n型MOS晶体管101一起配置电流镜电路,并且参考电流Iref流动。此外,n型MOS晶体管210与n型MOS晶体管101一起配置电流生成镜电路,并且被配置成使得高达参考电流Iref两倍的电流流动。
为了区分电流反馈单元FS1,n型MOS晶体管205和n型MOS晶体管206代替控制元件102。此外,电容器C1与第一电阻器R1并联连接。需注意,为了获得期望的特性,可以任意地设置电容器C1。
通过根据本技术的第三实施例的电源电路,可以用可变电阻器配置第一电阻器R1和第二电阻器R2中的至少一者。此外,在根据本技术的第三实施例的电源电路中,还可以在电流反馈单元FS1中配置差分电路DC。
根据本技术的第三实施例的LDO稳压器200可以通过在电流反馈单元FS1中配置差分电路DC,来放大n型MOS晶体管101的输入电压的差异。在此情况下,可以去除同相分量并且可以去除噪声分量,并且因此可以提高噪声抗扰性。此外,通过在低电压下操作,幅度的上升或下降变得更快,并且可以实现信号的加速。
<5.第四实施例(电源电路的示例4)>
根据本技术的第四实施例的电源电路是流过控制元件的电流流过第三实施例中的第一电阻器的电源电路。
根据基于本技术的第四实施例的电源电路,可以根据流过控制元件的电流流过第一电阻器来确定输出电压,并且因此可以输出期望的输出电压。需注意,与第三实施例的电源电路那些配置相同的配置由相同的附图标记表示,并且将适当省略其描述。
图4说明LDO稳压器,该稳压器说明根据本技术的第四实施例的电源电路的示例。图4是说明应用本技术的第四实施例的LDO稳压器250的框图。
如图4所说明,通过改变图3所说明的LDO稳压器200的第一电阻器R1的位置,获得根据本技术的第四实施例的LDO稳压器250。在此情况下,流经n型MOS晶体管206(控制元件102)的电流流过第一电阻器R1,以及来自LDO稳压器250的VROUT端子的输出电压Vout为“Iref×(R2-R1)”(恒定)。
根据基于本技术的第四实施例的电源电路,第一电阻器R1的位置可以使流过控制元件102(n型MOS晶体管206)的电流流过第一电阻器R1,并且可以输出期望的输出电压。
<6.第五实施例(电源电路的示例5)>
根据本技术的第五实施例的电源电路是这样的电源电路,其中在第一电阻器的电阻值远小于第三实施例中第二电阻器的电阻值的情况下,根据第二电阻器的电阻值确定输出电压。
根据基于本技术的第五实施例的电源电路,在第一电阻器的电阻值远小于第二电阻器的电阻值的情况下,第一电阻器的电阻值被认为是“0”,并且可以仅根据第二电阻器的电阻值确定输出电压。需注意,与第三实施例的电源电路的那些配置相同的配置由相同的附图标记表示,并且将适当省略其描述。
图5说明LDO稳压器,该稳压器说明根据本技术的第五实施例的电源电路的示例。图5是说明应用本技术的第四实施例的LDO稳压器300的框图。
如图5所说明,在根据本技术的第五实施例的LDO稳压器300中,从图3所说明的LDO稳压器200中去除第一电阻器R1和电容器C1。在第一电阻器R1的电阻值远小于第二电阻器R2的电阻值的情况下,LDO稳压器300可以将第一电阻器R1的电阻值视为“0”并将具有VROUT端子的n型MOS晶体管206的源极和n型MOS晶体管210的漏极连接。在此情况下,VROUT端子的输出电压Vout为“Iref×R2”(恒定)。
根据基于本技术的第五实施例的电源电路,在第一电阻器R1的电阻值远小于第二电阻器R2的电阻值的情况下,可以根据参考电流Iref和第二电阻器R2确定VROUT端子的输出电压Vout,并且可以输出期望的输出电压。
<7.第六实施例(电源电路的示例6)>
根据本技术的第六实施例的电源电路是这样的电源电路,其具有至少两个第一电阻器并且根据第一实施例至第五实施例中的各个第一电阻器的位置而具有至少两个输出电压。
第六实施例的电源电路与第一实施例至第五实施例的电源电路的不同之处在于它具有至少两个第一电阻器。因此,第六实施例的电源电路具有至少两个输出电压。需注意,与第一实施例至第五实施例中的配置相同的配置由相同的附图标记表示,并且将适当地省略其描述。
图6说明LDO稳压器400,该稳压器说明根据本技术的第六实施例的电源电路的示例。图6是说明应用本技术的第六实施例的LDO稳压器400的配置的框图。此外,在图6中,“上”意指在图6中的“上”,而“下”意指在图6中的“下”。
如图6所说明,根据本技术的第五实施例的LDO稳压器400包括图3所说明的LDO稳压器200和图4所说明的LDO稳压器250。
具体地,图6中的上侧说明与图3中说明的LDO稳压器200相同的配置,并且图6中的下侧说明与图4中说明的LDO稳压器250相同的配置。
LDO稳压器400被配置成从VROUT1端子输出“Iref×(R1+R2)”作为输出电压,并且从VROUT2端子输出作为输出电压的“Iref×(R2-R1)”。
根据本技术的第六实施例的电源电路可以具有至少两个第一电阻器,并且取决于各个第一电阻器的位置而可以具有至少两个输出电压。在此情况下,通过组合第二实施例的电源电路和第三实施例的电源电路,可以具有两个不同的输出电压。
<8.第七实施例(电源电路的示例7)>
根据本技术的第七实施例的电源电路是这样的电源电路,其中第三实施例中的偏压产生单元还包括复制源电流源,并且复制源电流源的电流用作参考电流。
根据基于本技术的第七实施例的电源电路,偏压产生单元还具有作为参考电流的复制源的复制源电流源,使得电流镜电路的参考电流Iref可以被准确复制。
当在电流镜电路中设计n型MOS晶体管时,通常期望增加从漏极看到的输出电阻。此外,n型MOS晶体管101被设计为具有相同的尺寸,以便抵消n型MOS晶体管206的栅极-源极电压Vgs,并且通常期望将大跨导(gm)设计为差分输入。因此,通过分别提供用于Vref产生的电路和用于电流镜电路的电路,可以分别对n型MOS晶体管实现优化。需注意,与第三实施例的电源电路的那些配置相同的配置由相同的附图标记表示,并且将适当省略其描述。
图7说明LDO稳压器,该稳压器说明根据本技术的第七实施例的电源电路的示例。图7是说明应用本技术的第七实施例的LDO稳压器500的框图。
如图7所说明,根据本技术的第七实施例的LDO稳压器500在图3所说明的LDO稳压器200中还包括复制源电流源CC5和n型MOS晶体管110。因此,n型MOS晶体管207、n型MOS晶体管208、n型MOS晶体管209和n型MOS晶体管210可以分别实现对n型MOS晶体管110的栅极-源极电压Vgs2的优化。此外,n型MOS晶体管101可以实现用于n型MOS晶体管205和n型MOS晶体管206的栅极-源极电压Vgs1的优化。在此情况下,需注意,来自LDO稳压器500的VROUT端子的输出电压Vout不从“Iref×(R1+R2)”改变。
由于根据本技术的第七实施例的电源电路还具有复制源电流源CC5,所以可以精确地复制电流镜电路的参考电流Iref。
<9.第八实施例(发射装置)>
根据本技术的第八实施例的发射装置是安装有电源电路的发射装置,该电源电路包括电流反馈单元,该电流反馈单元具有两个p型MOS晶体管、控制元件和第一电阻器,两个p型MOS晶体管和控制元件构成使电流返回的电流折返电路,与电路中的参考电流基本相同的电流流过控制元件和第一电阻器,并且至少根据第一电阻器和参考电流确定输出电压。
在根据本技术的第八实施例的发射装置中,至少例如根据第一电阻器的电阻值与参考电流的电流值的乘积,来计算输出电压值。根据本技术的第八实施例的发射装置是输出电压满足以下表达式(1)的发射装置,其中参考电流由Iref表示,控制元件的栅极-源极电压由Vgs表示,第一电阻器由R1表示,并且控制元件的输入电压由Vref表示,
[表达式7]
Vout=Vref-Vgs+Iref×R1...(1)。
此外,根据本技术的第八实施例的发射装置可以是安装有根据本技术的第一至第七实施例中的任一个的电源电路的发射装置。
图8是说明根据本技术的根据第一至第七实施例中的任一个的电源电路作为发射装置600的使用示例的框图。
上述第一至第七实施例的电源电路可以用作如图8所说明的发射装置600。即,发射装置600用在发射***800中。发射***800包括发射装置600以及接收装置700,该发射装置具有根据第一至第七实施例中任一个的电源电路。
发射装置600例如用具有成像功能的成像装置(诸如数码相机或移动电话)来配置,并且具有例如LDO稳压器100和成像单元(未示出)。发射装置600将由成像单元捕获的像素数据经由LDO稳压器100例如发射至接收装置700。
接收装置700例如用数字信号处理器(DSP)、现场可编程门阵列(FPGA)等来配置,并且在接收单元(未示出)处接收从发射装置600发射的像素数据。然后,接收装置700将接收到的像素数据输出到图像处理单元(未示出)。
在发射装置600中,安装有LDO稳压器100,LDO稳压器100(参见图1)包括电流反馈单元FS,并且电流反馈单元FS具有两个p型MOS晶体管103和104、控制元件102和第一电阻器R1。在发射装置中,两个p型MOS晶体管103和104以及控制元件102构成使电流返回的电流折返电路FC,与电路中的参考电流大致相同的电流流过控制元件102和第一电阻器,并且至少根据第一电阻器和参考电流确定输出电压。在根据本技术的第八实施例的发射装置中,至少例如根据第一电阻器的电阻值与参考电流的电流值的乘积,来计算输出电压值。
在根据本技术的第八实施例的发射装置中,输出电压满足以下表达式(1),其中参考电流由Iref表示,控制元件102的栅极-源极电压由Vgs表示,第一电阻器由R1表示,并且控制元件102的输入电压由Vref表示,
[表达式8]
Vout=Vref-Vgs+Iref×R1...(1)。
由于根据本技术的第八实施例的发射装置600具有上述第一至第七实施例中的任一个的电源电路,所以可以实现降低电源电压并且可以实现降低发射装置600的功耗。
需注意,根据本技术的实施例不限于上述实施例,并且可以在不脱离本技术的要旨的情况下进行各种修改。
此外,根据本技术的第一至第八实施例不限于上述实施例,并且可以在不脱离本技术的要旨的情况下进行各种修改。
此外,本说明书中描述的效果仅是示例而不是限制,并且可以获得其他效果。
此外,本技术可以具有以下配置。
[1]一种电源电路,包括电流反馈单元,
其中电流反馈单元具有两个p型MOS晶体管、控制元件和第一电阻器,
两个p型MOS晶体管和控制元件构成使电流返回的电流折返电路,
与电路中的参考电流基本相同的电流流过控制元件和第一电阻器,并且至少取决于所电阻器和参考电流来确定输出电压。
[2]根据[1]的电源电路,其中,至少根据第一电阻器的电阻值与参考电流的电流值的乘积,来计算输出电压值。
[3]根据[1]或[2]的电源电路,其中,输出电压满足以下表达式(1),其中,参考电流由Iref表示,控制元件的栅极-源极电压由Vgs表示,第一电阻器由R1表示,并且控制元件的输入电压由Vref表示,
(表达式1)
Vout=Vref-Vgs+Iref×R1...(1)。
[4]根据[1]至[3]中任一项的电源电路,包括偏压产生单元,
其中,控制元件用n型MOS晶体管来配置,
偏压产生单元具有第二电阻器以及与控制元件基本相同的元件,并且
输出电压满足以下表达式(2),其中第二电阻器由R2表示,并且输入电压Vref表达为Iref×R2+Vgs,
(表达式2)
Vout=Iref×(R1+R2)...(2)。
[5]根据[4]的电源电路,其中,第一电阻器和第二电阻器中的至少一个用可变电阻器来配置。
[6]根据[4]或[5]的电源电路,其中,流过控制元件的电流流过第一电阻器。
[7]根据[4]至[6]中任一项的电源电路,其中,在第一电阻器的电阻值远小于第二电阻器的电阻值的情况下,根据第二电阻器的电阻值确定输出电压。
[8]根据[4]至[7]中任一项的电源电路,其中,偏压产生单元还包括复制源电流源,并且复制源电流源的电流用作参考电流。
[9]根据[1]至[8]中任一项的电源电路,具有至少两个第一电阻器,并且
取决于相应的第一电阻器的位置而具有至少两个输出电压。
[10]根据[1]至[9]中任一项的电源电路,其中,电流反馈单元还具有差分电路。
[11]一种发射装置,
其中安装有电源电路,
电源电路包括电流反馈单元,
电流反馈单元具有两个p型MOS晶体管、控制元件和第一电阻器,
两个p型MOS晶体管和控制元件构成使电流返回的电流折返电路,
与电路中的参考电流基本相同的电流流过控制元件和第一电阻器,并且至少取决于第一电阻器和参考电流来确定输出电压。
[12]一种发射装置,其中,安装有根据[1]至[10]中任一项的电源电路。
附图标记列表
100、100B、200、250、300、400、500 LDO稳压器
101 n型MOS晶体管
102 控制元件(n型MOS晶体管)
103、104 p型MOS晶体管
600 发射装置
Vout 输出电压
R1 第一电阻器
R2 第二电阻器
DC 差分电路
VG 偏压产生单元
FS,FS1 电流反馈单元
FC 电流折返电路。
Claims (12)
1.一种电源电路,包括电流反馈单元,
其中,所述电流反馈单元具有两个p型MOS晶体管、控制元件和第一电阻器,
所述两个p型MOS晶体管和所述控制元件构成使电流返回的电流折返电路,
在电路中与参考电流基本相同的电流流过所述控制元件和所述第一电阻器,并且至少取决于所述第一电阻器和所述参考电流来确定输出电压。
2.根据权利要求1所述的电源电路,其中,所述输出电压的值至少通过所述第一电阻器的电阻值与所述参考电流的电流值的乘积来计算。
3.根据权利要求1所述的电源电路,其中,所述输出电压满足以下表达式(1),其中,所述参考电流由Iref表示,所述控制元件的栅极-源极电压由Vgs表示,所述第一电阻器由R1表示并且所述控制元件的输入电压由Vref表示,
[表达式1]
Vout=Vref-Vgs+Iref×R1...(1)。
4.根据权利要求3所述的电源电路,包括偏压产生单元,
其中所述控制元件由n型MOS晶体管构成,
所述偏压产生单元具有第二电阻器以及与所述控制元件基本相同的元件,并且
所述输出电压满足以下表达式(2),其中所述第二电阻器由R2表示,所述输入电压Vref表达为Iref×R2+Vgs,
[表达式2]
Vout=Iref×(R1+R2)...(2)。
5.根据权利要求4所述的电源电路,其中,所述第一电阻器和所述第二电阻器中的至少一者由可变电阻器构成。
6.根据权利要求4所述的电源电路,其中,流过所述控制元件的电流流过所述第一电阻器。
7.根据权利要求4所述的电源电路,其中,在所述第一电阻器的电阻值远小于所述第二电阻器的电阻值的情况下,根据所述第二电阻器的电阻值来确定所述输出电压。
8.根据权利要求4所述的电源电路,
其中,所述偏压产生单元还包括复制源电流源,并且
所述复制源电流源的电流用作所述参考电流。
9.根据权利要求1所述的电源电路,具有至少两个第一电阻器,并且
取决于相应的所述第一电阻器的位置,具有至少两个输出电压。
10.根据权利要求1所述的电源电路,其中,所述电流反馈单元还具有差分电路。
11.一种发射装置,
其中,安装有电源电路,
所述电源电路包括电流反馈单元,
所述电流反馈单元具有两个p型MOS晶体管、控制元件和第一电阻器,
所述两个p型MOS晶体管和所述控制元件构成使电流返回的电流折返电路,
在电路中与参考电流基本相同的电流流过所述控制元件和所述第一电阻器,并且至少取决于所述第一电阻器和所述参考电流来确定输出电压。
12.一种发射装置,其中,安装有根据权利要求1所述的电源电路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018-191759 | 2018-10-10 | ||
JP2018191759 | 2018-10-10 | ||
PCT/JP2019/030810 WO2020075376A1 (ja) | 2018-10-10 | 2019-08-06 | 電源回路及び送信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112805655A true CN112805655A (zh) | 2021-05-14 |
CN112805655B CN112805655B (zh) | 2022-11-08 |
Family
ID=70164502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980064491.7A Active CN112805655B (zh) | 2018-10-10 | 2019-08-06 | 电源电路和发射装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220043472A1 (zh) |
CN (1) | CN112805655B (zh) |
WO (1) | WO2020075376A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102644623B1 (ko) * | 2022-04-20 | 2024-03-08 | 주식회사 실버칩스 | 후막 산화물 트랜지스터를 부분적으로 구비하는 slvs 입출력 장치 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060043945A1 (en) * | 2004-08-27 | 2006-03-02 | Samsung Electronics Co., Ltd. | Power regulator having over-current protection circuit and method of providing over-current protection thereof |
CN102438109A (zh) * | 2010-08-10 | 2012-05-02 | 佳能株式会社 | 恒流源和使用该恒流源的固态成像装置 |
CN103149962A (zh) * | 2011-12-07 | 2013-06-12 | 深圳市汇春科技有限公司 | 极低静态电流的低压降稳压器 |
US20150234404A1 (en) * | 2014-02-19 | 2015-08-20 | Texas Instruments Incorporated | Low dropout voltage regulator circuits |
JP2016009230A (ja) * | 2014-06-23 | 2016-01-18 | 新日本無線株式会社 | 電圧レギュレータ |
JP2016015076A (ja) * | 2014-07-03 | 2016-01-28 | 株式会社デンソー | レギュレータ回路 |
WO2016190112A1 (ja) * | 2015-05-26 | 2016-12-01 | ソニー株式会社 | レギュレータ回路、制御方法 |
CN107102665A (zh) * | 2016-02-22 | 2017-08-29 | 联发科技(新加坡)私人有限公司 | 低压差线性稳压器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5742206A (en) * | 1980-08-27 | 1982-03-09 | Matsushita Electric Ind Co Ltd | Quadrature detector |
US8115463B2 (en) * | 2008-08-26 | 2012-02-14 | Texas Instruments Incorporated | Compensation of LDO regulator using parallel signal path with fractional frequency response |
JP6206814B2 (ja) * | 2014-02-28 | 2017-10-04 | パナソニックIpマネジメント株式会社 | 点灯装置および該点灯装置を用いた照明システム |
CN113009956B (zh) * | 2019-12-19 | 2022-05-27 | 圣邦微电子(北京)股份有限公司 | 一种低压差线性稳压器及其控制电路 |
US11705812B2 (en) * | 2021-03-29 | 2023-07-18 | Qualcomm Incorporated | Current-based transitions between buck converter and charge pump modes in an adaptive combination power supply circuit |
-
2019
- 2019-08-06 US US17/281,397 patent/US20220043472A1/en active Pending
- 2019-08-06 CN CN201980064491.7A patent/CN112805655B/zh active Active
- 2019-08-06 WO PCT/JP2019/030810 patent/WO2020075376A1/ja active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060043945A1 (en) * | 2004-08-27 | 2006-03-02 | Samsung Electronics Co., Ltd. | Power regulator having over-current protection circuit and method of providing over-current protection thereof |
CN102438109A (zh) * | 2010-08-10 | 2012-05-02 | 佳能株式会社 | 恒流源和使用该恒流源的固态成像装置 |
CN103149962A (zh) * | 2011-12-07 | 2013-06-12 | 深圳市汇春科技有限公司 | 极低静态电流的低压降稳压器 |
US20150234404A1 (en) * | 2014-02-19 | 2015-08-20 | Texas Instruments Incorporated | Low dropout voltage regulator circuits |
JP2016009230A (ja) * | 2014-06-23 | 2016-01-18 | 新日本無線株式会社 | 電圧レギュレータ |
JP2016015076A (ja) * | 2014-07-03 | 2016-01-28 | 株式会社デンソー | レギュレータ回路 |
WO2016190112A1 (ja) * | 2015-05-26 | 2016-12-01 | ソニー株式会社 | レギュレータ回路、制御方法 |
CN107102665A (zh) * | 2016-02-22 | 2017-08-29 | 联发科技(新加坡)私人有限公司 | 低压差线性稳压器 |
Also Published As
Publication number | Publication date |
---|---|
WO2020075376A1 (ja) | 2020-04-16 |
US20220043472A1 (en) | 2022-02-10 |
CN112805655B (zh) | 2022-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9594387B2 (en) | Voltage regulator stabilization for operation with a wide range of output capacitances | |
US7304540B2 (en) | Source follower and current feedback circuit thereof | |
US8624568B2 (en) | Low noise voltage regulator and method with fast settling and low-power consumption | |
CN108075737B (zh) | 用于驱动电容性负载的低输出阻抗、高速高压电压生成器 | |
US10775820B2 (en) | On chip NMOS gapless LDO for high speed microcontrollers | |
US6590413B1 (en) | Self-tracking integrated differential termination resistance | |
CN104808734B (zh) | 一种宽耐压范围的自适应低压差线性稳压器及其芯片 | |
US7928708B2 (en) | Constant-voltage power circuit | |
US9455628B2 (en) | Voltage regulator with overshoot suppression circuit and capability to stop overshoot suppression | |
US9831757B2 (en) | Voltage regulator | |
EP2109216A1 (en) | Amplifier arrangement and signal generation method | |
US7863874B2 (en) | Linear voltage regulator with a transistor in series with the feedback voltage divider | |
CN110275562B (zh) | 电压调节器 | |
US8866554B2 (en) | Translinear slew boost circuit for operational amplifier | |
US20140176096A1 (en) | Semiconductor device and power supply system including the same | |
US9152157B2 (en) | Fast response current source | |
US20160342171A1 (en) | Voltage regulator | |
CN109960309B (zh) | 电流生成电路 | |
CN112805655B (zh) | 电源电路和发射装置 | |
US9417645B2 (en) | Voltage regulator | |
CN106155164A (zh) | 电子装置与其集成电路 | |
KR20160009429A (ko) | Pvt 변동에 둔감한 딜레이 컨트롤 시스템 및 그 제어 방법 | |
JP2014027401A (ja) | 出力バッファ及び半導体装置 | |
CN110221647B (zh) | 一种稳压器 | |
JP6470156B2 (ja) | 通信ノード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |