CN112802932B - 发光二极管外延片及其制备方法 - Google Patents

发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN112802932B
CN112802932B CN202110156717.5A CN202110156717A CN112802932B CN 112802932 B CN112802932 B CN 112802932B CN 202110156717 A CN202110156717 A CN 202110156717A CN 112802932 B CN112802932 B CN 112802932B
Authority
CN
China
Prior art keywords
layer
insertion layer
emitting diode
thickness
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110156717.5A
Other languages
English (en)
Other versions
CN112802932A (zh
Inventor
从颖
姚振
梅劲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Suzhou Co Ltd
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN202110156717.5A priority Critical patent/CN112802932B/zh
Publication of CN112802932A publication Critical patent/CN112802932A/zh
Application granted granted Critical
Publication of CN112802932B publication Critical patent/CN112802932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本公开提供了一种发光二极管外延片及其制备方法,属于发光二极管技术领域。在GaN缓冲层、非掺杂GaN层、n型GaN层之后分别***第一***层、第二***层与第三***层,第一***层、第二***层与第三***层为三层复合结构或四层复合结构,且三层复合结构与四层复合结构均包括交替层叠的InN层与InGaN层。第一***层、第二***层与第三***层表面的凸型翘曲可以抵消GaN缓冲层、非掺杂GaN层、n型GaN层生长时导致的凹陷,得到的发光二极管外延片的表面较为平整。且第一***层、第二***层与第三***层的层叠结构也可以释放一定的应力,得到的发光二极管外延片的质量及发光效率也得到提高。

Description

发光二极管外延片及其制备方法
技术领域
本公开涉及到了发光二极管技术领域,特别涉及到一种发光二极管外延片及其制备方法。
背景技术
发光二极管是一种应用非常广泛的发光器件,常用于通信号灯、汽车内外灯、城市照明和景观照明等,发光二极管外延片则是用于制备发光二极管的基础结构。发光二极管外延片通常包括衬底及衬底上依次层叠的GaN缓冲层、非掺杂GaN层、n型GaN层、多量子阱层及p型GaN层。
由于GaN材料与蓝宝石衬底之间存在较大的晶格失配和热失配,导致存在较大的应力。而逐渐生长的GaN缓冲层、非掺杂GaN层、n型GaN层由于组分构成、生长温度和生长压力均不同,所以导致n型GaN层及n型GaN层以下的外延结构内部会存在较大的内部应力。内部应力的存在会导致外延片中存在较多缺陷,且容易导致多量子阱层质量较差,使得最终得到的发光二极管外延片的发光效率较低。
发明内容
本公开实施例提供了一种发光二极管外延片及其制备方法,可以提高进入多量子阱层中空穴的数量以提高最终得到的发光二极管的发光效率。所述技术方案如下:
本公开实施例提供了一种发光二极管外延片,所述发光二极管外延片包括衬底及依次层叠在所述衬底上的GaN缓冲层、第一***层、非掺杂GaN层、第二***层、n型GaN层、第三***层、多量子阱层及p型GaN层,
所述第一***层、所述第二***层、所述第三***层均为三层复合结构或四层复合结构,所述三层复合结构与所述四层复合结构均包括交替层叠的InN层与InGaN层。
可选地,所述第一***层、所述第二***层与所述第三***层的层次排列相同。
可选地,所述第一***层的厚度为40~80nm,所述第二***层的厚度为10~30nm,所述第三***层的厚度为30~50nm。
可选地,所述第一***层的厚度大于所述第三***层的厚度,所述第三***层的厚度大于所述第二***层的厚度。
可选地,所述第一***层中In的组分为0.05~0.1。
可选地,所述第二***层中In的组分为0.01~0.4。
可选地,所述第三***层中In的组分为0.03~0.06。
可选地,所述第一***层中In的组分大于所述第三***层中In的组分,所述第三***层中In的组分大于所述第二***层中In的组分。
本公开实施例提供了一种发光二极管外延片制备方法,所述发光二极管外延片制备方法包括:
提供一衬底;
在所述衬底上依次生长GaN缓冲层、第一***层、非掺杂GaN层、第二***层、n型GaN层、第三***层、多量子阱层及p型GaN层,
所述第一***层、所述第二***层、所述第三***层均为三层复合结构或四层复合结构,所述三层复合结构与所述四层复合结构均包括交替层叠的InN层与InGaN层。
可选地,所述第一***层的生长温度、所述第二***层的生长温度与所述第三***层的生长温度相同。
本公开实施例提供的技术方案带来的有益效果包括:
发光二极管外延片中的GaN缓冲层、非掺杂GaN层、n型GaN层在生长时,受到应力影响而导致最终得到的发光二极管外延片的表面通常为具有凹陷的面。在GaN缓冲层、非掺杂GaN层、n型GaN层之后分别***第一***层、第二***层与第三***层,第一***层、第二***层与第三***层为三层复合结构或四层复合结构,且三层复合结构与四层复合结构均包括交替层叠的InN层与InGaN层。三个***层的晶格常数均大于未掺杂的氮化镓材料,且晶格常数为较小的晶格常数的层次与较大的晶格常数的层相互交替变化,第一***层、第二***层与第三***层在生长过程中就会处于类似螺旋状的压应变状态,产生类似螺旋状的凸型翘曲,第一***层、第二***层与第三***层表面的凸型翘曲可以抵消GaN缓冲层、非掺杂GaN层、n型GaN层生长时导致的凹陷,以使最终得到的发光二极管外延片的表面较为平整。且第一***层、第二***层与第三***层的层叠结构也可以释放一定的应力,可以分别释放GaN缓冲层、非掺杂GaN层、n型GaN层在生长时积累的应力,分别在较为平整的第二***层及第三***层上生长的n型GaN层及多量子阱层的质量也可以得到有效提高,最终得到的发光二极管外延片的表面平整度以及质量均可以得到大幅度提高,最终得到的发光二极管的发光效率也得到大幅提高。
附图说明
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管外延片的结构示意图;
图2~图5是本公开实施例提供的第一***层的结构对比示意图;
图6是本公开实施例提供的另一种发光二极管外延片的结构示意图;
图7是本公开实施例提供的一种发光二极管外延片的制备方法流程图;
图8是本公开实施例提供的另一种发光二极管外延片的制备方法流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种发光二极管外延片的结构示意图,参考图1可知,本公开实施例提供了一种发光二极管外延片,发光二极管外延片包括衬底1及依次层叠在衬底1上的GaN缓冲层2、第一***层3、非掺杂GaN层4、第二***层5、n型GaN层6、第三***层7、多量子阱层8及p型GaN层9。
第一***层3、第二***层5、第三***层7均为三层复合结构或四层复合结构,三层复合结构与四层复合结构均包括交替层叠的InN层与InGaN层。
发光二极管外延片中的GaN缓冲层2、非掺杂GaN层4、n型GaN层6在生长时,受到应力影响而导致最终得到的发光二极管外延片的表面通常为具有凹陷的面。在GaN缓冲层2、非掺杂GaN层4、n型GaN层6之后分别***第一***层3、第二***层5与第三***层7,第一***层3、第二***层5与第三***层7为三层复合结构或四层复合结构,且三层复合结构与四层复合结构均包括交替层叠的InN层与InGaN层。三个***层的晶格常数均大于未掺杂的氮化镓材料,且晶格常数为较小的晶格常数的层次与较大的晶格常数的层相互交替变化,第一***层3、第二***层5与第三***层7在生长过程中就会处于类似螺旋状的压应变状态,产生类似螺旋状的凸型翘曲,第一***层3、第二***层5与第三***层7表面的凸型翘曲可以抵消GaN缓冲层2、非掺杂GaN层4、n型GaN层6生长时导致的凹陷,以使最终得到的发光二极管外延片的表面较为平整。且第一***层3、第二***层5与第三***层7的层叠结构也可以释放一定的应力,可以分别释放GaN缓冲层2、非掺杂GaN层4、n型GaN层6在生长时积累的应力,分别在较为平整的第二***层5及第三***层7上生长的n型GaN层6及多量子阱层8的质量也可以得到有效提高,最终得到的发光二极管外延片的表面平整度以及质量均可以得到大幅度提高,最终得到的发光二极管的发光效率也得到大幅提高。
可选地,第一***层3、第二***层5与第三***层7的层次排列相同。
第一***层3、第二***层5与第三***层7的层次排列相同,可以便于控制第一***层3、第二***层5与第三***层7的快速生长,并且也可以有效控制第一***层3、第二***层5与第三***层7对应变导致的形变的抵消程度,可以更便于控制发光二极管外延片的晶体质量。
可选地,第一***层3的厚度为40~80nm,第二***层5的厚度为10~30nm,第三***层7的厚度为30~50nm。
第一***层3、第二***层5与第三***层7的厚度设置在以上范围内,得到的发光二极管外延片的表面平整度较高,且发光二极管外延片整体的质量也较好。并且设置在以上厚度范围内时,GaN缓冲层2之后的第一***层3的厚度相对较厚一点,可以有效过渡GaN缓冲层2内形成的大量位错,并为后续外延结构提供良好的生长基础。而由于非掺杂GaN层4本身的晶体质量相对较高,需要释放的应力较小,因此第二***层5的厚度相对较小,可以一定程度上释放应力,减少位错,并降低发光二极管外延片所需的制备成本。n型GaN层6之后***的第三***层7,由于n型GaN层6中掺杂有杂质,所以会存在较大的应力,即使第一***层3与第二***层5有效提高了n型GaN层6的生长基础,还是需要设置相对较为厚的第三***层7来释放n型GaN层6所积累的应力,最终有效提高发光二极管外延片的整体质量。
在本公开所提供的另一种实现方式中,第一***层3的厚度、第二***层5的厚度、第三***层7的厚度也可分别为45~65nm、15~30nm及30~45nm。可以进一步提高得到的第一***层、第二***层、第三***层的质量。
可选地,第一***层3的厚度大于第三***层7的厚度,第三***层7的厚度大于第二***层5的厚度。
第一***层3、第二***层5与第三***层7的厚度设置在上一段所示的关系中,可以应用于大部分的发光二极管外延片中,提高发光二极管外延片的生长效率的同时保证最终得到的发光二极管外延片的晶体质量。
示例性地,第一***层3中,InGaN层的厚度可为20~45,InN层的厚度可为15~40。
第一***层3中InGaN层的厚度以及InN层的厚度在以上范围内时,第一***层3本身的质量较好,且可以有效释放GaN缓冲层2中的质量并抵消GaN缓冲层2所导致的凹陷。
示例性地,第二***层5中,InGaN层的厚度可为5~20,InN层的厚度可为5~15。
第二***层5中InGaN层的厚度以及InN层的厚度在以上范围内时,第二***层5本身的质量较好,且可以有效释放非掺杂GaN层4中的质量并抵消非掺杂GaN层4所导致的凹陷。
示例性地,第三***层7中,InGaN层的厚度可为15~30,InN层的厚度可为10~25。
第三***层7中InGaN层的厚度以及InN层的厚度在以上范围内时,第三***层7本身的质量较好,且可以有效释放n型GaN层6中的质量并抵消n型GaN层6所导致的凹陷。
可选地,第一***层3中In的组分为0.05~0.1。
第一***层3中In的组分在以上范围内,可以保证得到的第一***层3的质量较好,且第一***层3可以有效抵消GaN缓冲层2所带来的变形。
可选地,第二***层5中In的组分为0.01~0.4。
第二***层5中In的组分在以上范围内,可以保证得到的第二***层5的质量较好,且第二***层5可以有效抵消非掺杂GaN层4所带来的变形。
可选地,第三***层7中In的组分为0.03~0.06。
第三***层7中In的组分在以上范围内,可以保证得到的第三***层7的质量较好,且第三***层7可以有效抵消n型GaN层6所带来的变形。
在本公开所提供的另一种实现方式中,第一***层3中In的组分、第二***层5中In的组分、第三***层7中In的组分也可分别为0.05~0.085、0.015~0.035及0.04~0.055。可以进一步提高得到的第一***层、第二***层、第三***层的质量。
可选地,第一***层3中In的组分大于第三***层7中In的组分,第三***层7中In的组分大于第二***层5中In的组分。
第一***层3、第二***层5及第三***层7中In的组分的关系位于以上范围内时,第一***层3中In的组分最高,第一***层3自身产生的应力相对较大,可以产生较强的凸起形变,以释放应力最大的GaN缓冲层2中的应力,并抵消GaN缓冲层2所带来的形变。而由于非掺杂GaN层4本身的晶体质量相对较高,需要释放的应力较小,因此第二***层5的In的组分相对较小,可以一定程度上释放应力,减少位错,并降低发光二极管外延片所需的制备成本。n型GaN层6之后***的第三***层7,由于n型GaN层6中掺杂有杂质,所以会存在较大的应力,即使第一***层3与第二***层5有效提高了n型GaN层6的生长基础,还是需要设置In组分相对较大的第三***层7来释放n型GaN层6所积累的应力,最终有效提高发光二极管外延片的整体质量。
需要说明的是,上述第一***层3中In的组分、第二***层5中In的组分、第三***层7中In的组分,所指的均是InGaN层中In的组分。
为便于理解第一***层3、第二***层5与第三***层7,此处提供图2~图5,图2~图5是本公开实施例提供的第一***层的结构对比示意图,以第一***层3进行实例,参考图2~图5可知,第一***层3可具有四种结构,即图2~图5中依次提供的InGaN-InN-InGaN结构、InN-InGaN-InN结构、InGaN-InN-InGaN-InN结构及InN-InGaN-InN-InGaN结构。图1中所示的第一***层3、第二***层5与第三***层7均为InN-InGaN-InN结构。图2中显示了第一***层3包括的InGaN层302与InN层301。
需要说明的是,在本公开所提供的其他实现方式中,第一***层3、第二***层5与第三***层7也可以不同,本公开对此不做限制。
图6是本公开实施例提供的另一种发光二极管外延片的结构示意图,参考图6可知,在本公开提供的另一种实现方式中,发光二极管外延片可包括衬底1及生长在衬底1上的缓冲层、非掺杂GaN层4、n型GaN层6、多量子阱层8、AlGaN电子阻挡层10、p型GaN层9及p型接触层11。
需要说明的是,图6中所示的第一***层3、第二***层5及第三***层7从的结构与图1中所示的第一***层3、第二***层5及第三***层7的结构分别相同,此处不再赘述。
可选地,衬底1可为蓝宝石衬底1。易于制作与获取。
可选地,GaN缓冲层2的厚度可为10~30nm。能够减小n型GaN层6与衬底1之间的晶格失配,保证外延层的晶体质量。
示例性地,非掺杂GaN层4的厚度可为1~3.5μm。此时得到的发光二极管外延片的质量较好。
在本公开提供的一种实现方式中,非掺杂GaN层4的厚度还可为1μm。本公开对此不做限制。
可选地,n型GaN层6的掺杂元素可为Si,且Si元素的掺杂浓度可为1×1018~1×1019cm-3。n型GaN层6整体的质量较好。
示例性地,n型GaN层6的厚度可为2~3μm。得到的n型GaN层6整体的质量较好。
在本公开提供的一种实现方式中,n型GaN层6的厚度可为2μm。本公开对此不做限制。
可选地,多量子阱层8可包括交替层叠的InGaN阱层801与GaN垒层802。易于制备与获取。
可选地,AlGaN电子阻挡层10中Al组分可为0.15~0.25。阻挡电子的效果较好。
可选地,p型GaN层9可掺Mg,p型GaN层9的厚度可与图1中所示结构相同,此处不再赘述。
示例性地,p型接触层11的厚度可为15nm。
需要说明的是,图6中所示的外延片结构相对图1中所示的外延片结构,在多量子阱层8与p型GaN层9之间增加了电子阻挡层10,在p型GaN层9上还生长有p型接触层11。得到的外延片的质量及发光效率会更好。
图7是本公开实施例提供的一种发光二极管外延片的制备方法流程图,如图7所示,该发光二极管外延片制备方法包括:
S101:提供一衬底。
S102:在衬底上依次生长GaN缓冲层、第一***层、非掺杂GaN层、第二***层、n型GaN层、第三***层、多量子阱层及p型GaN层,第一***层、第二***层、第三***层均为三层复合结构或四层复合结构,三层复合结构与四层复合结构均包括交替层叠的InN层与InGaN层。
图7中所示的发光二极管外延片的制备方法的技术效果,可参考图1中所示的发光二极管外延片对应的技术效果,因此此处不再对制备方法的技术效果进行赘述。
步骤S102中,第一***层的生长温度、第二***层的生长温度与第三***层的生长温度可相同。
第一***层的生长温度、第二***层的生长温度与第三***层的生长温度相同,可以便于控制第一***层、第二***层、第三***层的快速生长,并保证最终得到的第一***层、第二***层、第三***层的质量较好。
可选地,第一***层的生长温度、第二***层的生长温度与第三***层的生长温度可为800~1000℃。
第一***层的生长温度、第二***层的生长温度与第三***层的生长温度在以上范围内,可以得到质量较好且第一***层、第二***层、第三***层。
在本公开所提供的其他实现方式中,第一***层的生长温度、第二***层的生长温度与第三***层的生长温度也可为850~950℃。可以进一步提高得到的第一***层、第二***层、第三***层的质量。
可选地,第一***层内InGaN层的生长温度与第一***层内InN层的生长温度可相同。便于实现第一***层的快速生长,且得到的第一***层的质量较好。
可选地,第二***层内InGaN层的生长温度与第二***层内InN层的生长温度可相同。便于实现第二***层的快速生长,且得到的第二***层的质量较好。
可选地,第三***层内InGaN层的生长温度与第三***层内InN层的生长温度可相同。便于实现第三***层的快速生长,且得到的第三***层的质量较好。
示例性地,第一***层、第二***层及第三***层的生长压力均可为150~300。能够得到质量较好的第一***层、第二***层及第三***层。
步骤S102中,第一***层的生长压力、第二***层的生长压力与第三***层的生长压力可相同。
第一***层的生长压力、第二***层的生长压力与第三***层的生长压力相同,可以便于控制第一***层、第二***层、第三***层的快速生长,并保证最终得到的第一***层、第二***层、第三***层的质量较好。
执行完步骤S102之后的发光二极管的外延片结构可参考图1。
图8是本公开实施例提供的另一种发光二极管外延片的制备方法流程图,如图8所示,该发光二极管外延片制备方法包括:
S201:提供一衬底。
其中,衬底可为蓝宝石衬底。易于实现与制作。
可选地,步骤S201还可包括:在氢气气氛下,处理衬底用于生长外延层的表面5~6min。
示例性地,处理衬底用于生长外延层的表面时,反应腔的温度可为1000~1100℃,反应腔的压力可为200~500torr。
S202:在衬底上生长GaN缓冲层。
示例性地,GaN缓冲层的生长温度可为530~560℃,压力可为200~500mtorr。得到的GaN缓冲层的质量较好。
S203:在GaN缓冲层上生长第一***层。
第一***层的生长条件可参考图7中所示的步骤S102,因此此处不再赘述。
S204:在第一***层上生长非掺杂GaN层。
非掺杂GaN层的厚度可为0.5~3um。
示例性地,非掺杂GaN层的生长温度可为1000~1100℃,生长压力控制在100~300torr。得到的非掺杂GaN层的质量较好。
S205:在非掺杂GaN层上生长第二***层。
第二***层的生长条件可参考图7中所示的步骤S102,因此此处不再赘述。
S206:在第二***层上生长n型GaN层。
可选地n型GaN层的生长温度可为1000~1100℃,n型GaN层的生长压力可为100~300Torr。
可选地,n型GaN层的厚度可为0.5~3um。
S207:在n型GaN层上生长第三***层。
第三***层的生长条件可参考图7中所示的步骤S102,因此此处不再赘述。
S208:在n型GaN层上生长多量子阱层。
多量子阱层可以包括交替生长的InGaN阱层和GaN垒层。反应室压力控制在200torr。生长InGaN阱层时,反应室温度为760~780℃。生长GaN垒层时,反应室温度为860~890℃。得到的多量子阱层的质量较好。
S209:在多量子阱层上生长AlGaN电子阻挡层。
AlGaN电子阻挡层的生长温度可为800~1000℃,AlGaN电子阻挡层的生长压力可为100~300Torr。在此条件下生长得到的AlGaN电子阻挡层的质量较好,有利于提高发光二极管的发光效率。
S210:在AlGaN电子阻挡层上生长p型GaN层。
可选地,p型GaN层的生长压力可为200~600Torr,p型GaN层的生长温度可为800~1000℃。
S211:在p型GaN层上生长p型接触层。
可选地,p型接触层的生长压力可为100~300Torr,p型接触层的生长温度可为800~1000℃。
需要说明的是,图8中所示的发光二极管外延片的制备方法,相对图7中所示的发光二极管的制备方法,提供了一种更为详细的发光二极管外延片的生长方式。
执行完步骤S211后的发光二极管外延片的结构可参见图8。
需要说明的是,在本公开实施例中,采用VeecoK 465i or C4 or RB MOCVD(MetalOrganic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)设备实现发光二极管的生长方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,硅烷(SiH4)作为N型掺杂剂,三甲基铝(TMAl)作为铝源,二茂镁(CP2Mg)作为P型掺杂剂。
以上所述仅为本公开的较佳实施例,并不用以限制本公开,凡在本公开的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。

Claims (4)

1.一种发光二极管外延片,其特征在于,所述发光二极管外延片包括衬底及依次层叠在所述衬底上的GaN缓冲层、第一***层、非掺杂GaN层、第二***层、n型GaN层、第三***层、量子阱层及p型GaN层,
所述第一***层、所述第二***层、所述第三***层均为三层复合结构或四层复合结构,所述三层复合结构与所述四层复合结构均包括交替层叠的InN层与InGaN层,
所述第一***层的厚度大于所述第三***层的厚度,所述第三***层的厚度大于所述第二***层的厚度,所述第一***层的厚度为40~80nm,所述第二***层的厚度为10~30nm,所述第三***层的厚度为30~50nm,
所述第一***层中In的组分大于所述第三***层中In的组分,所述第三***层中In的组分大于所述第二***层中In的组分,所述第一***层中In的组分为0.05~0.1,所述第二***层中In的组分为0.01~0.4,所述第三***层中In的组分为0.03~0.06,所述第一***层中In的组分、所述第二***层中In的组分、所述第三***层中In的组分,所指的分别是所述第一***层、所述第二***层及所述第三***层对应的所述InGaN层中In的组分。
2.根据权利要求1所述的发光二极管外延片,其特征在于,所述第一***层、所述第二***层与所述第三***层的层次排列相同。
3.一种发光二极管外延片制备方法,其特征在于,所述发光二极管外延片制备方法包括:
提供一衬底;
在所述衬底上依次生长GaN缓冲层、第一***层、非掺杂GaN层、第二***层、n型GaN层、第三***层、多量子阱层及p型GaN层,
所述第一***层、所述第二***层、所述第三***层均为三层复合结构或四层复合结构,所述三层复合结构与所述四层复合结构均包括交替层叠的InN层与InGaN层,
所述第一***层的厚度大于所述第三***层的厚度,所述第三***层的厚度大于所述第二***层的厚度,所述第一***层的厚度为40~80nm,所述第二***层的厚度为10~30nm,所述第三***层的厚度为30~50nm,
所述第一***层中In的组分大于所述第三***层中In的组分,所述第三***层中In的组分大于所述第二***层中In的组分,所述第一***层中In的组分为0.05~0.1,所述第二***层中In的组分为0.01~0.4,所述第三***层中In的组分为0.03~0.06,所述第一***层中In的组分、所述第二***层中In的组分、所述第三***层中In的组分,所指的分别是所述第一***层、所述第二***层及所述第三***层对应的所述InGaN层中In的组分。
4.根据权利要求3所述的发光二极管外延片制备方法,其特征在于,所述第一***层的生长温度、所述第二***层的生长温度与所述第三***层的生长温度相同。
CN202110156717.5A 2021-02-04 2021-02-04 发光二极管外延片及其制备方法 Active CN112802932B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110156717.5A CN112802932B (zh) 2021-02-04 2021-02-04 发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110156717.5A CN112802932B (zh) 2021-02-04 2021-02-04 发光二极管外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN112802932A CN112802932A (zh) 2021-05-14
CN112802932B true CN112802932B (zh) 2022-05-13

Family

ID=75814261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110156717.5A Active CN112802932B (zh) 2021-02-04 2021-02-04 发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN112802932B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100123119A1 (en) * 2008-11-20 2010-05-20 Seoul Opto Device Co., Ltd. Light emitting diode having indium nitride
CN107046087A (zh) * 2017-04-27 2017-08-15 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法
CN107946416A (zh) * 2017-11-29 2018-04-20 湘能华磊光电股份有限公司 一种提高发光效率的led外延生长方法
CN108461582A (zh) * 2018-02-01 2018-08-28 华灿光电(苏州)有限公司 一种发光二极管外延片的生长方法及发光二极管外延片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100123119A1 (en) * 2008-11-20 2010-05-20 Seoul Opto Device Co., Ltd. Light emitting diode having indium nitride
CN107046087A (zh) * 2017-04-27 2017-08-15 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法
CN107946416A (zh) * 2017-11-29 2018-04-20 湘能华磊光电股份有限公司 一种提高发光效率的led外延生长方法
CN108461582A (zh) * 2018-02-01 2018-08-28 华灿光电(苏州)有限公司 一种发光二极管外延片的生长方法及发光二极管外延片

Also Published As

Publication number Publication date
CN112802932A (zh) 2021-05-14

Similar Documents

Publication Publication Date Title
CN112366257B (zh) 发光二极管外延片及其制备方法
CN109119515B (zh) 一种发光二极管外延片及其制造方法
CN113206175B (zh) 发光二极管外延片及其制备方法
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN112951963B (zh) 发光二极管外延片及其制备方法
CN112366256B (zh) 发光二极管外延片及其制造方法
CN112259647B (zh) 发光二极管外延片的制备方法及发光二极管外延片
CN113113518B (zh) 发光二极管外延片及其制备方法
CN108598222B (zh) 一种发光二极管外延片及其生长方法
CN218351492U (zh) 外延片及发光二极管
CN113644174B (zh) 具有p型复合层的发光二极管外延片制备方法
CN112993101B (zh) 发光二极管外延片制备方法
CN113571615B (zh) 改善欧姆接触的发光二极管外延片及其制造方法
CN113571607B (zh) 高发光效率的发光二极管外延片及其制造方法
CN112802932B (zh) 发光二极管外延片及其制备方法
CN113193083B (zh) 发光二极管外延片制备方法
CN113113515B (zh) 发光二极管外延片的生长方法
CN114373840A (zh) 一种发光二极管外延片及其制备方法
CN110061104B (zh) 氮化镓基发光二极管外延片的制造方法
CN112786746A (zh) 发光二极管的外延片及其制备方法
CN113193087B (zh) 发光二极管外延片制备方法
CN111883623A (zh) 近紫外发光二极管外延片及其制备方法
CN112802933B (zh) 发光二极管外延片及其制备方法
CN117712253B (zh) 一种深紫外发光二极管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant