CN112786460B - 芯片的封装方法及芯片封装模块 - Google Patents

芯片的封装方法及芯片封装模块 Download PDF

Info

Publication number
CN112786460B
CN112786460B CN201911090219.4A CN201911090219A CN112786460B CN 112786460 B CN112786460 B CN 112786460B CN 201911090219 A CN201911090219 A CN 201911090219A CN 112786460 B CN112786460 B CN 112786460B
Authority
CN
China
Prior art keywords
chip
electrode
electrodes
packaging
adhesive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911090219.4A
Other languages
English (en)
Other versions
CN112786460A (zh
Inventor
江伟
史波
敖利波
廖童佳
王华辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201911090219.4A priority Critical patent/CN112786460B/zh
Publication of CN112786460A publication Critical patent/CN112786460A/zh
Application granted granted Critical
Publication of CN112786460B publication Critical patent/CN112786460B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及一种芯片的封装方法及芯片封装模块。该芯片的封装方法包括以下步骤：提供第一芯片，所述第一芯片的表面设有至少一个电极；在所述第一芯片的正面形成胶膜，且在所述电极对应的所述胶膜上开设有电极开口，以在所述电极开口处形成电极槽；在其中至少一个所述电极槽内装设第二芯片，并在所述第一芯片和所述第二芯片之间形成中间电极；在所述第一芯片的背面和侧面形成密封层。利用该封装方法能够解决现有技术中多芯片封装时封装壳体的封装面积较大，且不同芯片依靠导线连接时芯片杂散电感大的问题，达到减小封装体积和降低杂散电感的目的。

Description

芯片的封装方法及芯片封装模块
技术领域
本发明涉及芯片技术领域，尤其涉及一种芯片的封装方法及芯片封装模块。
背景技术
芯片封装是指用封装壳体对芯片进行包覆，并把芯片上的电路管脚用导线接引到外部接头处，以便与其它器件连接。封装壳体是指安装半导体集成电路芯片用的外壳，起着安装、固定、密封、保护芯片及增强电热性能等方面的作用。
对于多个芯片的封装，常用的方法是对单个芯片进行封装后，再通过导线对不同的芯片进行连接。该封装方法中，不同芯片需要分步进行封装，且不能将不同的芯片封装于同一封装壳体内，增大了封装壳体的封装面积，同时增大了芯片的封装体积。另外，在利用导线连接不同芯片时，还会增加芯片的杂散电感。
发明内容
本发明的目的在于提供一种芯片的封装方法，以解决现有技术中多芯片封装时封装壳体的封装体积较大，且不同芯片依靠导线连接时芯片杂散电感大的问题。
为实现上述发明目的，本发明采用的技术方案如下：
第一方面，本发明提供一种芯片的封装方法，包括以下步骤：
提供第一芯片，所述第一芯片的表面设有至少一个电极；
在所述第一芯片的正面形成胶膜，且在所述电极对应的所述胶膜上开设有电极开口，以在所述电极开口处形成电极槽；
在至少一个所述电极槽内装设第二芯片，并在所述第一芯片和所述第二芯片之间形成中间电极；
在所述第一芯片的背面和侧面形成密封层。
进一步地，所述在所述第一芯片的正面形成胶膜，包括：
在所述第一芯片的正面敷设胶膜。
进一步地，所述在至少一个所述电极槽内装设第二芯片，并在所述第一芯片和所述第二芯片之间形成中间电极，包括：
在至少一个所述电极槽内贴敷导电体形成所述中间电极，并在所述中间电极表面贴装所述第二芯片。
进一步地，所述在至少一个所述电极槽内装设第二芯片，并在所述第一芯片和所述第二芯片之间形成中间电极，包括：
在至少一个所述电极槽内注入导电浆料；
将所述第二芯片置于所述导电浆料的表面；
所述导电浆料经固化后形成所述中间电极，并将所述第二芯片固设于所述中间电极上。
进一步地，所述第一芯片的表面设有多个电极，且在至少一个所述电极槽内装设第二芯片后，所述方法还包括：
分别在所述第二芯片的表面以及在所述第一芯片的其余所述电极的部分电极或全部电极的表面形成端电极。
进一步地，所述分别在所述第二芯片的表面以及在所述第一芯片的其余所述电极的部分电极或全部电极的表面形成端电极，包括：
分别在所述第二芯片所处的电极槽以及所述第一芯片的其余电极的部分电极或全部电极对应的电极槽内注入导电浆料，固化后分别在所述第二芯片的表面以及在所述第一芯片的其余所述电极的部分电极或全部电极的表面形成端电极；
其中，形成的所述端电极与所述电极槽的开口面齐平。
进一步地，形成密封层后所述方法还包括：
在所述端电极的表面形成外接电极。
第二方面，本发明提供一种芯片封装模块，包括：
第一芯片，表面设有至少一个电极；
胶膜，设于所述第一芯片的正面，在所述电极对应处开设有电极开口，在所述电极开口处形成电极槽；
第二芯片，位于至少一个所述电极槽内；
中间电极，位于所述第一芯片和所述第二芯片之间；
封装壳体，包覆于所述第一芯片的背面和侧面。
进一步地，所述第一芯片的表面设有多个电极；且，
在所述第二芯片的表面以及所述第一芯片的其余所述电极的部分电极或全部电极的表面设有端电极，所述端电极位于所述电极槽内。
进一步地，所述端电极的表面与所述电极槽的开口面齐平。
进一步地，所述芯片封装模块还包括：
外接电极，位于所述端电极的表面。
进一步地，所述封装壳体包覆所述胶膜的侧面。
本发明提供的上述技术方案与现有技术相比具有如下优点：
本发明提供的封装方法，通过在第一芯片表面形成胶膜，胶膜上的电极开口与第一芯片相对应的电极构成电极槽，由此可以将第二芯片安装于电极槽内，之后再进行整体封装形成密封层。通过该方法可以将第一芯片和第二芯片封装于同一封装壳体内，从而减少了多芯片封装时的封装体积。另外，利用该封装方法可以将第二芯片直接安装于第一芯片上，避免通过导线在***电路进行第一芯片和第二芯片的串并联连接，从而实现第一芯片与第二芯片的无线键合连接，减少了芯片的杂散电感。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为利用本发明提供的一种实施方式的芯片封装方法得到的芯片封装模块的结构示意图；
图2-图7为本发明提供的一种实施方式的芯片封装方法的工艺过程示意图。
图标：100、第一芯片；101、电极；102、胶膜；103、电极槽；104、中间电极；105、第二芯片；106、端电极；107、外接电极；108、封装层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供了一种实施方式的芯片的封装方法，其中，利用该封装方法得到的芯片封装模块的结构如图1所示，该封装方法包括以下步骤：
步骤S101：提供第一芯片100，第一芯片100的表面设有至少一个电极101；
步骤S102：在第一芯片100的正面形成胶膜102，且在电极101对应的胶膜102上开设有电极开口，以在电极开口处形成电极槽103；
步骤S103：在至少一个电极槽103内装设第二芯片105，并在第一芯片100和第二芯片105之间形成中间电极104；
步骤S104：在第一芯片100的背面和侧面形成密封层108。
该实施方式中，第一芯片100表面分为功能区和电极区，其中，功能区为集成电路部分，电极区用于连接外部电路或用于连接其他芯片，从而形成各种电路模块，进而实现各种控制功能。电极区通常包括多个分散设置于芯片表面的电极101。
在封装时，在第一芯片100的表面形成胶膜102，该胶膜102例如可以为环氧树脂胶膜102，其表面设有电极开口，该电极开口为通孔以露出第一芯片100表面的电极101，其他部分被胶膜102覆盖进行封装隔离。形成胶膜102后，由于该胶膜102具有一定的厚度，因此，在电极开口处的区域会形成电极槽103，该电极槽103的底面即为电极101的表面。其中，电极开口的径向尺寸可以小于电极101的径向尺寸，即有一部分电极101被胶膜102覆盖，以保证对第一芯片100的功能区进行有效地封装。
形成胶膜102后，在其中至少一个电极槽103内装设第二芯片105，其中第一芯片100和第二芯片105之间设有中间电极104，第一芯片100与第二芯片105之间的电路连接依靠中间电极104实现。其中，中间电极104优选为层状结构，以提高第一芯片100和第二芯片105的电路连接的稳定性。装设第二芯片105后，第二芯片105仍处于电极槽103内，即第二芯片105的表面低于胶膜102的表面，以保证对第二芯片105进行有效封装。
在第一芯片100的背面和侧面进行封装形成密封层108。形成的密封层108与胶膜102一起构成了芯片的封装壳体，对第一芯片100和第二芯片105进行整体封装。该密封层108还可以包围胶膜102的侧面，使胶膜102和密封层108连接，以提高密封性。当密封层108和胶膜102为同一材质时，还可以实现两者的融合，形成一体式密封结构。
由此，本发明实施方式提供的封装方法，通过在第一芯片100表面形成胶膜102，胶膜102上的电极开口与第一芯片100相对应的电极101构成电极槽103，由此可以将第二芯片105安装于电极槽103内，之后再进行整体封装形成密封层108。通过该方法可以将第一芯片100和第二芯片105封装于同一封装壳体内，从而减少了多芯片封装时的封装体积。另外，利用该封装方法可以将第二芯片105直接安装于第一芯片100上，避免通过导线在***电路进行第一芯片100和第二芯片105的串并联连接，从而实现第一芯片100与第二芯片105的无线键合连接，减少了芯片的杂散电感。
在本发明进一步的实施方式中，在第一芯片100的正面形成胶膜102，包括：在第一芯片100的正面敷设胶膜102。
其中，敷设的胶膜102为环氧树脂胶膜，环氧树脂胶膜在常温下具备柔韧性和可贴附性，经高温固化后可使胶膜102具备一定抗压强度和绝缘性，从而为芯片提供物理和电气保护，防止外部环境冲击芯片。
除了上述直接在第一芯片100的表面敷设环氧树脂胶膜的方法，还可以通过在第一芯片100表面涂覆环氧树脂胶液，通过干燥刻蚀等方法在第一芯片100表面形成具有电极开口结构的胶膜。
在本发明进一步的实施方式中，在其中至少一个电极槽103内装设第二芯片105，并在第一芯片100和第二芯片105之间形成中间电极104，包括：
在其中至少一个电极槽103内贴敷导电体形成中间电极104，并在中间电极104表面贴装第二芯片105。
该实施方式中，敷设的导电体例如可以为导电胶带，也可以为导电金属片。利用导电胶带或导电金属片作为中间电极104以实现第一芯片100和第二芯片105的电路之间的串并联连接。
在本发明另外的实施方式中，在其中至少一个电极槽103内装设第二芯片105，并在第一芯片100和第二芯片105之间形成中间电极104，包括：
步骤S103a：在其中至少一个电极槽103内注入导电浆料；
步骤S103b：将第二芯片105置于导电浆料的表面；
步骤S103c：导电浆料经固化后形成中间电极104，并将第二芯片105固设于中间电极104上。
本实施方式中，通过注入浆料形成中间电极104，既方便操作，也便于在第一芯片100和第二芯片105之间形成稳定的电路连接。其中，该实施方式中所用的导电浆料为银浆，形成的中间电极104为银电极101。利用银浆作为导电浆料，可以提高第一芯片100和第二芯片105之间的电性连接，降低电阻，减少电损耗。
在本发明的一些实施方式中，第一芯片的表面设有多个电极，且在至少一个电极槽103内装设第二芯片105后，该方法还包括：
分别在第二芯片105的表面以及在第一芯片100的其余电极的部分电极101或全部电极101的表面形成端电极106。
在设置端电极106时，可以根据具体的电路结构，在除装设第二芯片105的电极表面外，在第一芯片100的其余电极的部分电极101或全部电极101的表面形成端电极106。即在全部或部分未装设第二芯片105的电极槽103内的电极101的表面形成端电极106，同时在第二芯片105的表面也形成端电极106，以便于连接外部线路。其中，端电极106填充于电极槽103内，分别与第二芯片105和第一芯片100的电极101连接。需要说明的是，本实施方式中，端电极106均设置于电极槽103内，其中，在装设有第二芯片105的电极槽103内，端电极106位于第二芯片105的表面；而在其他未装设第二芯片105的电极槽103内，端电极106则覆盖于第一芯片100的电极101的表面。
在本发明进一步的实施方式中，分别在第二芯片105的表面和第一芯片100的其余电极的部分电极101或全部电极101的表面形成端电极106，包括：分别在第二芯片105所处的电极槽103以及第一芯片100的其余电极的部分电极101或全部电极101对应的电极槽103内注入导电浆料，固化后在第二芯片105的表面和第一芯片100的其余电极的部分电极101或全部电极101的表面形成端电极106；其中，形成的端电极106与电极槽103的开口面齐平。
该实施方式中，形成端电极106所用的导电浆料也为银浆，形成的端电极106为银电极，以降低电阻，减少损耗。
在本发明进一步的实施方式中，形成密封层108后该方法还包括：在端电极106的表面形成外接电极107。
外接电极107用于实现端电极106与外部电路的连接。本实施方式中，端电极106例如为锡层，可以通过在端电极106的表面进行镀锡的方法来形成外接电极107，形成的外接电极107相当于芯片封装模块的引脚，在进行外部线路连接时，可以将外部线路连接至该外接电极107处。
图2-图7示出了本发明一种实施方式的封装方法的具体工艺过程，该封装方法包括如下步骤：
步骤S201：提供第一芯片100，如图2所示，第一芯片100的表面设有多个电极101；其中，图2(a)为第一芯片100的侧视剖面结构示意图，图2(b)为第一芯片100的俯视结构示意图；
步骤S202：在第一芯片100的正面贴敷环氧树脂胶膜102，在电极101对应的胶膜102上开设有多个电极开口，电极开口围设形成电极槽103，如图3所示；
步骤S203：在其中至少一个电极槽103内涂覆银浆，如图4所示；
步骤S204：将第二芯片105置于导电浆料的表面，如图5所示；
步骤S205：在第二芯片105的表面和第一芯片100的其他电极101表面涂覆银浆，如图6所示；
步骤S206：对步骤S205所得的中间组件进行高温固化，使银浆固化在第一芯片100和第二芯片105之间形成中间电极104，在第二芯片105的表面和第一芯片100的其余电极101的表面形成端电极106；
步骤S207：利用环氧树脂对第一芯片100的背面和侧面进行封装形成密封层108，该密封层108同时包覆胶膜102的侧面，如图7所示；
步骤S208：在端电极106的表面电镀锡层形成外接电极107，封装后形成的芯片封装模块的结构如图1所示。
该实施方式的封装方法，通过特定的芯片设计和开窗的环氧树脂胶膜102以及银浆粘接工艺流程，实现不同芯片的堆叠设置以及电极101的平齐化设置。其中第一芯片100的电极101可直接引出和连接第二芯片105，从而实现不同芯片的串并联组合。同时，第一芯片100和第二芯片105的无引线键合，使电路回路减短，减少了杂散电感。
需要说明的是，本发明的封装方法中，第一芯片上可以设置多个焊盘，以实现不同的电路连接。例如第一芯片上用于连接第二芯片的电极可以设置两个焊盘，其中一个焊盘用于连接第二芯片，另外一个焊盘用于连接外部电路，从而实现多选择的电路连接。
例如，第一芯片的电极A为源极，电极B为栅极，电极C为漏极。其中，电极A上设有两个焊盘，其中一个用于连接第二芯片。第二芯片的背面为阴极，正面为阳极。堆叠后，电极A的一个焊盘与第二芯片的阴极连接，第二芯片的阳极与外部电路连接。在连接时，若电极A的另一焊盘与第二芯片的阳极相连后与外部电路连接，电极C与电极A相连后与外部电路连接，则第一芯片和第二芯片可实现并联连接。在连接时，若电极A的另外一个焊盘空脚(或电极A只有一个焊盘)，电极C与第二芯片的阳极分别与外部电路连接，则可实现第一芯片和第二芯片的串联连接。由此，本发明的封装方法可根据具体的电路设计实现不同芯片之间的串并联连接。
基于同样的发明构思，本发明提供一种实施方式的芯片封装模块，如图1所示，包括：
第一芯片100，表面设有至少一个电极101；
胶膜102，设于第一芯片100的正面，在电极101对应处开设有电极开口，电极开口与电极101围设形成电极槽103；
第二芯片105，位于至少一个电极槽103内；
中间电极104，位于第一芯片100和第二芯片105之间；
封装层，包覆于第一芯片100的背面和侧面。
本发明实施方式提供的芯片封装模块，通过在第一芯片100表面设置胶膜102，胶膜102上的电极开口与第一芯片100相对应的电极101构成电极槽103，由此可以将第二芯片105安装于电极槽103内，之后再利用密封层108进行整体封装。该结构的芯片封装模块可以将第一芯片100和第二芯片105封装于同一封装壳体内，从而减少了多芯片封装时的封装体积。另外，该芯片封装模块中，将第二芯片105直接安装于第一芯片100上，避免通过导线在***电路进行第一芯片100和第二芯片105的串并联连接，从而实现第一芯片100与第二芯片105的无线键合连接，减少了芯片的杂散电感。
在本发明的一些实施方式中，第一芯片100的表面设有多个电极101，且在第二芯片105的表面以及第一芯片100的其余电极的部分电极101或全部电极101的表面设有端电极106，其中，端电极106位于电极槽103内。
设置端电极106，方便第一芯片100和第二芯片105与外部电路建立连接关系。
在本发明进一步的实施方式中，端电极106的表面与电极槽103的开口面齐平。该结构既有利于实现芯片的密封，又方便端电极106的制备和外部线路的连接。
在本发明进一步的实施方式中，封装壳体包覆胶膜102的侧面。该结构可进一步提高封装结构的密封性。
在本发明进一步的实施方式中，该芯片封装模块还包括：外接电极107，外接电极107位于端电极106的表面。利用外接电极107实现与外部线路的连接，同时还可以利用外接电极107密封保护端电极106。其中，该外接电极107为锡电极，提高外接电极107的可焊性。
需要说明的是，本发明的芯片封装模块中，第一芯片上可以设置多个焊盘，以实现不同的电路连接。例如第一芯片上用于连接第二芯片的电极可以设置两个焊盘，其中一个焊盘用于连接第二芯片，另外一个焊盘用于连接外部电路，从而实现多选择的电路连接。
例如，第一芯片的电极A为源极，电极B为栅极，电极C为漏极。其中，电极A上设有两个焊盘，其中一个用于连接第二芯片。第二芯片的背面为阴极，正面为阳极。堆叠后，电极A的一个焊盘与第二芯片的阴极连接，第二芯片的阳极与外部电路连接。在连接时，若电极A的另一焊盘与第二芯片的阳极相连后与外部电路连接，电极C与电极A相连后与外部电路连接，则第一芯片和第二芯片可实现并联连接。在连接时，若电极A的另外一个焊盘空脚(或电极A只有一个焊盘)，电极C与第二芯片的阳极分别与外部电路连接，则可实现第一芯片和第二芯片的串联连接。由此，本发明的芯片封装模块可根据具体的电路设计实现不同芯片之间的串并联连接。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所发明的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种芯片的封装方法，其特征在于，包括以下步骤：
提供第一芯片，所述第一芯片的表面设有至少一个电极；
在所述第一芯片的正面形成胶膜，且在所述电极对应的所述胶膜上开设有电极开口，以在所述电极开口处形成电极槽；
在至少一个所述电极槽内装设第二芯片，并在所述第一芯片和所述第二芯片之间形成中间电极；
在至少一个所述电极槽内贴敷导电体形成所述中间电极，并在所述中间电极表面贴装所述第二芯片；以及/或者，
在至少一个所述电极槽内注入导电浆料；
将所述第二芯片置于所述导电浆料的表面；
所述导电浆料经固化后形成所述中间电极，并将所述第二芯片固设于所述中间电极上；
在所述第一芯片的背面和侧面形成密封层;
分别在所述第二芯片的表面以及在所述第一芯片的其余所述电极的部分电极或全部电极的表面形成端电极;
分别在所述第二芯片所处的电极槽以及所述第一芯片的其余电极的部分电极或全部电极对应的电极槽内注入导电浆料，固化后分别在所述第二芯片的表面以及在所述第一芯片的其余所述电极的部分电极或全部电极的表面形成端电极；
其中，形成的所述端电极与所述电极槽的开口面齐平。
2.根据权利要求1所述的方法，其特征在于，所述在所述第一芯片的正面形成胶膜，包括：
在所述第一芯片的正面敷设胶膜。
3.根据权利要求1所述的方法，其特征在于，形成密封层后所述方法还包括：
在所述端电极的表面形成外接电极。
4.一种芯片封装模块，其特征在于，所述芯片封装模块使用如权利要求1至3中任一项所述的芯片的封装方法制成，所述芯片封装模块包括：
第一芯片，表面设有至少一个电极；
胶膜，设于所述第一芯片的正面，在所述电极对应处开设有电极开口，在所述电极开口处形成电极槽；
第二芯片，位于至少一个所述电极槽内；
中间电极，位于所述第一芯片和所述第二芯片之间；
封装壳体，包覆于所述第一芯片的背面和侧面。
5.根据权利要求4所述的芯片封装模块，其特征在于，所述第一芯片的表面设有多个电极；且，
在所述第二芯片的表面以及所述第一芯片的其余所述电极的部分电极或全部电极的表面设有端电极，所述端电极位于所述电极槽内。
6.根据权利要求5所述的芯片封装模块，其特征在于，所述端电极的表面与所述电极槽的开口面齐平。
7.根据权利要求5所述的芯片封装模块，其特征在于，所述芯片封装模块还包括：
外接电极，位于所述端电极的表面。
8.根据权利要求4所述的芯片封装模块，其特征在于，所述封装壳体包覆所述胶膜的侧面。
CN201911090219.4A 2019-11-08 2019-11-08 芯片的封装方法及芯片封装模块 Active CN112786460B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911090219.4A CN112786460B (zh) 2019-11-08 2019-11-08 芯片的封装方法及芯片封装模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911090219.4A CN112786460B (zh) 2019-11-08 2019-11-08 芯片的封装方法及芯片封装模块

Publications (2)

Publication Number Publication Date
CN112786460A CN112786460A (zh) 2021-05-11
CN112786460B true CN112786460B (zh) 2023-04-18

Family

ID=75748529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911090219.4A Active CN112786460B (zh) 2019-11-08 2019-11-08 芯片的封装方法及芯片封装模块

Country Status (1)

Country Link
CN (1) CN112786460B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110406A (zh) * 2006-07-20 2008-01-23 威宇科技测试封装有限公司 一种多芯片封装结构及其封装方法
CN101350321A (zh) * 2007-07-18 2009-01-21 晶科电子（广州）有限公司 直接倒装于支架内的发光二极管的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234253B (en) * 2002-05-31 2005-06-11 Fujitsu Ltd Semiconductor device and manufacturing method thereof
TW201112387A (en) * 2009-06-17 2011-04-01 Mediatek Inc Multi-chip package and method of forming multi-chip package
CN105489578B (zh) * 2015-12-24 2019-03-05 合肥矽迈微电子科技有限公司 叠层芯片封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101110406A (zh) * 2006-07-20 2008-01-23 威宇科技测试封装有限公司 一种多芯片封装结构及其封装方法
CN101350321A (zh) * 2007-07-18 2009-01-21 晶科电子（广州）有限公司 直接倒装于支架内的发光二极管的制造方法

Also Published As

Publication number Publication date
CN112786460A (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
US9379048B2 (en) Dual-flag stacked die package
TWI469309B (zh) 積體電路封裝系統
US11056421B2 (en) Package structure for power converter and manufacture method thereof
US20030100142A1 (en) Semiconductor package and method for fabricating the same
TW201631722A (zh) 功率轉換電路的封裝模組及其製造方法
JP4075204B2 (ja) 積層型半導体装置
CN208767298U (zh) 传感器封装
WO2024088211A1 (zh) 封装结构、封装结构的制备方法和电子设备
CN114649271A (zh) 半导体封装件及形成半导体封装件的方法
KR20020068709A (ko) 듀얼 다이 패키지와 그 제조 방법
CN112786460B (zh) 芯片的封装方法及芯片封装模块
CN212113705U (zh) 一种功率半导体模块
TW201308548A (zh) 小基板多晶片記憶體封裝構造
KR100788341B1 (ko) 칩 적층형 반도체 패키지
CN112490234A (zh) 智能功率模块和智能功率模块的制造方法
KR101686349B1 (ko) 반도체 패키지 및 그의 제조 방법
CN212182316U (zh) 一种无载体的半导体叠层封装结构
CN114121684B (zh) 一种半导体封装及其制备方法
CN209947826U (zh) 电路板
KR101494371B1 (ko) 이종의 서브스트레이트를 가지는 반도체 패키지 및 방법
TWI784778B (zh) 二極體封裝結構及方法
CN214705927U (zh) 智能功率模块
KR100907730B1 (ko) 반도체 패키지 및 그 제조 방법
TWI435419B (zh) 半導體記憶裝置及其製造方法
CN112086411A (zh) 电路板及电路板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant