CN112786436A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112786436A
CN112786436A CN201911075253.4A CN201911075253A CN112786436A CN 112786436 A CN112786436 A CN 112786436A CN 201911075253 A CN201911075253 A CN 201911075253A CN 112786436 A CN112786436 A CN 112786436A
Authority
CN
China
Prior art keywords
layer
side wall
forming
etched
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911075253.4A
Other languages
English (en)
Inventor
苏博
纪世良
郑二虎
王彦
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201911075253.4A priority Critical patent/CN112786436A/zh
Priority to US17/029,255 priority patent/US11393685B2/en
Publication of CN112786436A publication Critical patent/CN112786436A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，其中方法包括：一种半导体结构的形成方法，包括：提供待刻蚀层；在所述待刻蚀层上形成初始侧墙；对所述初始侧墙进行至少一次改性刻蚀处理，以在待刻蚀层上形成侧墙，所述改性刻蚀处理包括：对所述初始侧墙进行改性处理，在所述初始侧墙的顶部表面和侧壁表面形成过渡层；采用原子层刻蚀工艺去除所述过渡层。所述方法形成的半导体结构的性能较好。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术的进步，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，现有技术中采用了许多不同的方法以减小特征尺寸(CD)，达到增加半导体芯片集成密度的目的，包括使用自对准双重成像技术(Self-Aligned-Double-Patterning，SADP)、自对准四重成像技术(Self-Aligned-Quadra Patterning，SAQP)。
自对准双重成像技术及自对准四重成像技术都实现了空间图形密度的倍增。然而，由于自对准双重成像技术及自对准四重成像技术的制造工艺限制，降低了半导体器件的性能。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供待刻蚀层；在所述待刻蚀层上形成初始侧墙；对所述初始侧墙进行至少一次改性刻蚀处理，以在待刻蚀层上形成侧墙，所述改性刻蚀处理包括：对所述初始侧墙进行改性处理，使所述初始侧墙的顶部表面和侧壁表面形成过渡层；采用原子层刻蚀工艺去除所述过渡层。
可选的，所述初始侧墙表面具有第一粗糙度；所述侧墙具有第二粗糙度，且所述第一粗糙度大于第二粗糙度。
可选的，所述初始侧墙的顶部具有顶角，所述侧墙的顶部具有圆角。
可选的，所述改性处理工艺为等离子体处理工艺。
可选的，所述初始侧墙的材料为氮化硅，所述改性处理工艺采用的气体包括：氧气。
可选的，所述等离子体处理的工艺参数包括：采用的气体包括O2、Ar和C4H6，压强为10毫托～50毫托，所述O2、Ar和C4H6的流量范围均为5标准毫升/分钟～800标准毫升/分钟，射频功率为30瓦～500瓦，偏压功率为10瓦～200瓦。
可选的，所述原子层刻蚀工艺包括：进行钝化过程；在所述钝化过程之后，进行刻蚀过程。
可选的，所述钝化过程包括：采用钝化气体与所述过渡层表面反应，使至少部分所述过渡层的形成钝化层；所述刻蚀过程包括：采用刻蚀气体与所述钝化层反应，去除所述钝化层。
可选的，所述过渡层的材料包括：Si-O-N基团。
可选的，所述钝化气体包括：氟碳气体；所述氟碳气体包括C4F6、CH3F或者CHF3。
可选的，所述刻蚀气体包括：Ar或者He。
可选的，所述原子层刻蚀工艺的射频偏压范围为10瓦～250瓦。
可选的，所述待刻蚀层包括衬底和位于衬底表面的缓冲层。
可选的，所述初始侧墙的形成方法包括：在所述待刻蚀层表面形成若干相互分立的牺牲层；在所述待刻蚀层表面、以及牺牲层顶部和侧壁表面形成侧墙材料膜；回刻蚀所述侧墙材料膜，直至暴露出待刻蚀层表面和牺牲层顶部表面，形成所述初始侧墙；形成所述初始侧墙之后，去除所述牺牲层。
可选的，所述牺牲层通过自对准多重图形化工艺形成。
可选的，还包括：形成所述侧墙之后，以所述侧墙为掩膜，对所述待刻蚀层进行刻蚀。
可选的，还包括：形成所述侧墙之后，在所述待刻蚀层表面形成位于所述侧墙侧壁表面的附加侧墙；形成所述附加侧墙之后，去除所述侧墙；以所述附加侧墙为掩膜，对所述待刻蚀层进行刻蚀。
可选的，所述附加侧墙的形成方法包括：在所述待刻蚀层表面、以及侧墙顶部表面和侧壁表面形成附加侧墙材料膜；回刻蚀所述附加侧墙材料膜，直至暴露出侧墙顶部表面和待刻蚀层表面，形成所述附加侧墙。
相应的，本发明技术方案还提供一种采用上述任一项方法形成的半导体结构。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，通过对所述初始侧墙进行改性处理形成所述过渡层，所述过渡层能够改善初始侧墙顶部表面的形貌，同时能够改善初始侧墙侧壁表面的粗糙度。通过原子层刻蚀工艺去除所述过渡层，所述原子层刻蚀工艺能够原子级刻蚀所述过渡层，即，精确去除过渡层，从而保证形成的侧墙顶部形貌良好、以及侧壁表面的粗糙度降低。综上，所述方法能够形成顶部形貌良好、侧壁表面粗糙度较低的侧墙，进而提高形成的半导体结构的性能。
进一步，通过所述改性处理，使部分初始侧墙形成所述过渡层，即，消耗了部分初始侧墙。进而，后续去除所述过渡层形成的侧墙的尺寸小于初始侧墙的尺寸，有利于形成特征尺寸进一步减小的半导体结构，从而提高形成的半导体结构的性能。
进一步，通过所述改性处理，采用的气体与初始侧墙顶部发生反应形成过渡层时，由于所述初始侧墙顶部具有顶角，采用的气体与初始侧墙顶部突出的部分的反应程度大于顶部非突出部分的反应程度，从而削弱顶部突出部分和平滑部分的差异，因此，能够改善初始侧墙顶部的形貌，进而去除过渡层后形成的侧墙的顶部具有圆角，即形貌较好，使得形成的半导体结构的性能较好。
进一步，通过所述改性处理，采用的气体与初始侧墙侧壁表面发生反应形成过渡层时，由于所述初始侧墙侧壁表面凹凸不平，气体与侧壁表面突出部分的反应程度大于与侧壁表面凹陷部分的反应程度，从而削弱侧壁突出部分和凹陷部分的差异，因此，能够降低初始侧墙的粗糙度，使得去除过渡层后形成的侧墙的第二粗糙度小于第一粗糙度，有利于提高形成的半导体结构的性能。
附图说明
图1至图5是一种半导体结构形成方法各步骤的剖面示意图；
图6至图17是本发明一实施例中的半导体结构形成方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，半导体结构的性能较差。
以下结合附图进行详细说明，半导体结构的性能较差的原因，图1至图5是一种半导体结构形成方法各步骤的剖面示意图。
请参考图1，在半导体衬底10上形成待刻蚀层20。
请参考图2，在所述待刻蚀层20的表面形成待刻蚀牺牲材料层(未示出)，刻蚀所述待刻蚀牺牲材料层，形成图形化的牺牲层30，暴露出部分所述待刻蚀层20的表面。
请参考图3，在所述图形化的牺牲层30顶部表面和侧壁表面、以及待刻蚀层20表面形成侧墙材料层(未图示)，并刻蚀所述侧墙材料层，在所述图形化的牺牲层30的侧壁表面形成侧墙40。
请参考图4，去除所述图形化的牺牲层30。
请参考图5，以所述侧墙40为掩膜，对所述待刻蚀层20进行刻蚀，使所述待刻蚀层20形成图形21。
上述方法中，通过刻蚀所述侧墙材料层，形成侧墙40。通过控制沉积工艺参数，能够控制形成的侧墙材料层的厚度，通常能够形成厚度较薄的侧墙材料层，相应使得形成的所述侧墙40厚度较薄，从而能够满足半导体结构尺寸越来越小的要求。
然而，随着半导体结构的关键尺寸越小越小，由于受到现有工艺的限制，例如，光刻工艺的曝光极限、刻蚀过程中的损耗等等原因，容易使得形成的侧墙40的粗糙度较大，侧墙40的顶部具有顶角，即形貌较差，导致后续以所述侧墙40为掩膜刻蚀所述待刻蚀层20形成的图形形貌较差，同时侧墙40的侧壁表面的粗糙度较大，进一步影响形成的图形精度，使得形成的半导体结构的性能较差。
需要说明的是，所述顶角指的是所述侧墙40侧壁具有相对的第一侧(图中未示出)和第二侧(图中未示出)，且第一侧的高度和第二侧的高度不相同。
为解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供待刻蚀层；在所述待刻蚀层上形成初始侧墙；对所述初始侧墙进行至少一次改性刻蚀处理，以在待刻蚀层上形成侧墙，所述改性刻蚀处理包括：对所述初始侧墙进行改性处理，使所述初始侧墙的顶部表面和侧壁表面形成过渡层；采用原子层刻蚀工艺去除所述过渡层。所述方法提高了形成的半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图17是本发明一实施例中的半导体结构形成方法各步骤的结构示意图。
请参考图6，提供待刻蚀层200。
在本实施例中，所述待刻蚀层200包括衬底201和位于衬底201表面的缓冲层202。
所述缓冲层202用于保护衬底201表面，以减少后续的工艺对衬底201表面造成损伤。
所述衬底201的材料为半导体材料。在本实施例中，所述衬底201的材料为硅。在其他实施例中，衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
所述缓冲层202的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
在本实施例中，所述缓冲层202的材料为氧化硅。
接着，在所述待刻蚀层200上形成初始侧墙。具体形成所述初始侧墙的过程请参考图7至图9。
请参考图7，在所述待刻蚀层200表面形成若干相互分立的牺牲层210。
在本实施例中，所述牺牲层210通过自对准多重图形化工艺形成。
具体的，所述牺牲层210的形成方法包括：在所述待刻蚀层200表面形成若干相互分立的图形化层(图中未示出)；在所述待刻蚀层200表面、以及图形化层的顶部表面和侧壁表面形成牺牲材料膜(图中未示出)；回刻蚀所述牺牲材料膜，直至暴露出所述待刻蚀层200表面以及图形化层表面，在所述待刻蚀层200表面形成所述若干相互分立的牺牲层210；形成所述牺牲层210之后，去除所述图形化层。
所述牺牲层210的材料包括：无定形硅、无定形碳、多晶硅、氧化硅、碳氧化硅或者碳氧氢化硅。
在其他实施例中，还可以通过光罩工艺形成若干相互分立的所述牺牲层。
请参考图8，在所述待刻蚀层200表面、以及牺牲层210的顶部表面和侧壁表面形成侧墙材料膜220。
所述侧墙材料膜220为后续形成初始侧墙提供材料。
所述侧墙材料膜220的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
在本实施例中，所述侧墙材料膜220的材料为氮化硅。
所述侧墙材料膜220的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
在本实施例中，采用原子层沉积工艺形成所述侧墙材料膜220，有利于形成厚度均匀且形貌良好的侧墙材料膜220，进而后续回刻蚀所述侧墙材料膜220，能够形成厚度均匀且形貌良好的侧墙，有利于提高形成的半导体结构的性能。
请参考图9，回刻蚀所述侧墙材料膜220，直至暴露出待刻蚀层200表面和牺牲层210顶部表面，形成初始侧墙221。
所述初始侧墙221表面具有第一粗糙度。
由于受到现有刻蚀工艺的局限性，所述初始侧墙221表面所述第一粗糙度较大。
所述初始侧墙221顶部具有顶角a。
在本实施例中，还包括：形成所述初始侧墙221之后，去除所述牺牲层210
形成所述初始侧墙221之后，对所述初始侧墙221进行至少一次改性刻蚀处理，以在待刻蚀层200上形成侧墙，所述改性刻蚀处理包括：对所述初始侧墙221进行改性处理，在所述初始侧墙221的顶部表面和侧壁表面形成过渡层；采用原子层刻蚀工艺去除所述过渡层。具体进行一次所述改性刻蚀处理的过程请参考图10至图。
请参考图10和图11，图11为图10中区域A的局部放大图，对所述初始侧墙221进行改性处理，使所述初始侧墙221的顶部表面和侧壁表面形成过渡层230。
在本实施例中，所述改性处理工艺为等离子体处理工艺。
所述改性处理工艺采用的气体包括：氧气。
具体的，在本实施例中，所述等离子体处理的工艺参数包括：采用的气体包括O2、Ar和C4H6，压强为10毫托～50毫托，所述O2、Ar和C4H6的流量范围均为5标准毫升/分钟～800标准毫升/分钟，射频功率为30瓦～500瓦，偏压功率为10瓦～200瓦。
在本实施例中，由于所述初始侧墙221的材料为氮化硅，经过所述改性处理工艺之后，使得形成的过渡层230的材料包括：Si-O-N基团。
通过对所述初始侧墙221进行改性处理形成所述过渡层230，所述过渡层230能够改善初始侧墙221顶部表面的形貌，同时能够改善初始侧墙221侧壁表面的粗糙度。
具体的，通过所述改性处理，采用的气体与初始侧墙221顶部发生反应形成过渡层230时，由于所述初始侧墙221顶部具有顶角，采用的气体与初始侧墙221顶部突出的部分的反应程度大于顶部非突出部分的反应程度，从而削弱顶部突出部分和平滑部分的差异，因此，能够改善初始侧墙221顶部的形貌，进而后续去除过渡层230后形成的侧墙的顶部具有圆角，即形貌较好，使得形成的半导体结构的性能较好。
具体的，通过所述改性处理，采用的气体与初始侧墙221侧壁表面发生反应形成过渡层230时，由于所述初始侧墙221侧壁表面凹凸不平，气体与侧壁表面突出部分的反应程度大于与侧壁表面凹陷部分的反应程度，从而削弱侧壁突出部分和凹陷部分的差异，因此，能够降低初始侧墙221的粗糙度，使得后续去除过渡层230后形成的侧墙的第二粗糙度小于第一粗糙度，有利于提高形成的半导体结构的性能。
通过所述改性处理，使部分初始侧墙221形成所述过渡层230，即，消耗了部分初始侧墙221。进而，后续去除所述过渡层形成的侧墙的尺寸小于初始侧墙的尺寸，有利于形成特征尺寸进一步减小的半导体结构，从而提高形成的半导体结构的性能。
接着，采用原子层刻蚀工艺去除所述过度层。所述原子层刻蚀工艺包括：进行钝化过程；在所述钝化过程之后，进行刻蚀过程。具体进行所述原子层刻蚀工艺的过程请参考图12至图15。
请参考图12和图13，图13为图12中B区域的局部放大图，采用钝化气体与所述初始侧墙221表面的过渡层230反应，使至少部分所述过渡层230形成钝化层231。
在本实施例中，位于所述初始侧墙221表面的过渡层230形成钝化层231。
所述钝化气体包括：氟碳气体；所述氟碳气体包括C4F6、CH3F或者CHF3。
请参考图14和图15，图15为图14中区域C的局部放大图，采用刻蚀气体与所述钝化层231反应，去除所述钝化层231。
所述刻蚀气体包括：Ar或者He。
所述原子层刻蚀工艺的射频偏压范围为10瓦～250瓦。
选择所述射频偏压范围的意义在于：若所述射频偏压小于10瓦，则刻蚀的反应速率太低，不利于提高生产速率；若所述射频偏压大于250瓦，则不利于控制刻蚀的反应速率，且离子的渗透深度较大，容易造成初始侧墙221的损失过大，使得后续最终形成的侧墙的特征尺寸的准确性降低。
所述原子层刻蚀工艺对所述过渡层230和初始侧墙221具有较高的刻蚀选择比，所述原子层刻蚀工艺对所述过渡层230和待刻蚀层200具有较高的刻蚀选择比，从而保证去除所述过渡层230的同时，对初始侧墙221和待刻蚀层200的刻蚀损伤较小，有利于图案转移的稳定性。
通过原子层刻蚀工艺去除所述过渡层230，所述原子层刻蚀工艺能够原子级刻蚀所述过渡层230，即，精确去除过渡层230。
请参考图16，对所述初始侧墙221进行多次所述改性处理，在所述待刻蚀层200表面形成侧墙240。
通过多次所述改性处理之后，在所述待刻蚀层200上形成侧墙240，所述侧墙240具有第二粗糙度，且所述第二粗糙度小于初始侧墙221的第一粗糙度。
通过对所述初始侧墙221进行改性处理形成所述过渡层230，所述过渡层230能够改善初始侧墙221顶部表面的形貌，同时能够改善初始侧墙221侧壁表面的粗糙度。通过原子层刻蚀工艺去除所述过渡层230，所述原子层刻蚀工艺能够原子级刻蚀所述过渡层，即，精确去除过渡层230，从而保证形成的侧墙240顶部形貌良好、以及侧壁表面的粗糙度降低。综上，所述方法能够形成顶部形貌良好、侧壁表面粗糙度较低的侧墙240，进而提高形成的半导体结构的性能。
所述侧墙240的顶部具有圆角b。
需要说明的是，所述圆角b指的是所述侧墙40侧壁具有相对的第一侧(图中未示出)和第二侧(图中未示出)，且第一侧的高度和第二侧的高度相同或者差异较小。
请参考图17，形成所述侧墙240之后，以所述侧墙240为掩膜，对所述待刻蚀层200进行刻蚀。
由于所述侧墙240顶部的形貌较好，且所述侧墙240侧壁表面的粗糙度较低，使得以所述侧墙240为掩膜，对所述待刻蚀层200进行刻蚀的过程中，有利于提高图案转移的精准性。
在其他实施例中，所述半导体结构的形成方法还包括：形成所述侧墙之后，在所述待刻蚀层表面形成位于所述侧墙侧壁表面的附加侧墙；形成所述附加侧墙之后，去除所述侧墙；以所述附加侧墙为掩膜，对所述待刻蚀层进行刻蚀。
所述附加侧墙的形成方法包括：在所述待刻蚀层表面、以及侧墙顶部表面和侧壁表面形成附加侧墙材料膜；回刻蚀所述附加侧墙材料膜，直至暴露出侧墙顶部表面和待刻蚀层表面，形成所述附加侧墙。
相应的，本发明实施例还提供一种采用上述方法形成的半导体结构，请参考图16，包括：待刻蚀层200；位于所述待刻蚀层上的侧墙240。
所述侧墙240的顶部具有圆角b。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：
提供待刻蚀层；
在所述待刻蚀层上形成初始侧墙；
对所述初始侧墙进行至少一次改性刻蚀处理，以在待刻蚀层上形成侧墙，所述改性刻蚀处理包括：
对所述初始侧墙进行改性处理，使所述初始侧墙的顶部表面和侧壁表面形成过渡层；
采用原子层刻蚀工艺去除所述过渡层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始侧墙表面具有第一粗糙度；所述侧墙具有第二粗糙度，且所述第一粗糙度大于第二粗糙度。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始侧墙的顶部具有顶角，所述侧墙的顶部具有圆角。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述改性处理工艺为等离子体处理工艺。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述初始侧墙的材料为氮化硅，所述改性处理工艺采用的气体包括：氧气。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述等离子体处理的工艺参数包括：采用的气体包括O2、Ar和C4H6，压强为10毫托～50毫托，所述O2、Ar和C4H6的流量范围均为5标准毫升/分钟～800标准毫升/分钟，射频功率为30瓦～500瓦，偏压功率为10瓦～200瓦。
7.如权利要求1至4任一项所述的半导体结构的形成方法，其特征在于，所述原子层刻蚀工艺包括：进行钝化过程；在所述钝化过程之后，进行刻蚀过程。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述钝化过程包括：采用钝化气体与所述过渡层表面反应，使至少部分所述过渡层的形成钝化层；所述刻蚀过程包括：采用刻蚀气体与所述钝化层反应，去除所述钝化层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述过渡层的材料包括：Si-O-N基团。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述钝化气体包括：氟碳气体；所述氟碳气体包括C4F6、CH3F或者CHF3。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述刻蚀气体包括：Ar或者He。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，所述原子层刻蚀工艺的射频偏压范围为10瓦～250瓦。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述待刻蚀层包括衬底和位于衬底表面的缓冲层。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始侧墙的形成方法包括：在所述待刻蚀层表面形成若干相互分立的牺牲层；在所述待刻蚀层表面、以及牺牲层顶部和侧壁表面形成侧墙材料膜；回刻蚀所述侧墙材料膜，直至暴露出待刻蚀层表面和牺牲层顶部表面，形成所述初始侧墙；形成所述初始侧墙之后，去除所述牺牲层。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述牺牲层通过自对准多重图形化工艺形成。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，还包括：形成所述侧墙之后，以所述侧墙为掩膜，对所述待刻蚀层进行刻蚀。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：形成所述侧墙之后，在所述待刻蚀层表面形成位于所述侧墙侧壁表面的附加侧墙；形成所述附加侧墙之后，去除所述侧墙；以所述附加侧墙为掩膜，对所述待刻蚀层进行刻蚀。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述附加侧墙的形成方法包括：在所述待刻蚀层表面、以及侧墙顶部表面和侧壁表面形成附加侧墙材料膜；回刻蚀所述附加侧墙材料膜，直至暴露出侧墙顶部表面和待刻蚀层表面，形成所述附加侧墙。
19.一种采用权利要求1至18任一项所述方法形成的半导体结构，其特征在于，包括：
待刻蚀层；
位于所述待刻蚀层上的侧墙。
CN201911075253.4A 2019-11-06 2019-11-06 半导体结构及其形成方法 Pending CN112786436A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911075253.4A CN112786436A (zh) 2019-11-06 2019-11-06 半导体结构及其形成方法
US17/029,255 US11393685B2 (en) 2019-11-06 2020-09-23 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911075253.4A CN112786436A (zh) 2019-11-06 2019-11-06 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN112786436A true CN112786436A (zh) 2021-05-11

Family

ID=75687897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911075253.4A Pending CN112786436A (zh) 2019-11-06 2019-11-06 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US11393685B2 (zh)
CN (1) CN112786436A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6921799B2 (ja) * 2018-11-30 2021-08-18 東京エレクトロン株式会社 基板処理方法および基板処理システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9892917B2 (en) * 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US8809169B2 (en) * 2011-09-30 2014-08-19 Tokyo Electron Limited Multi-layer pattern for alternate ALD processes
CN104253027B (zh) * 2013-06-26 2017-08-25 中芯国际集成电路制造(上海)有限公司 双重图形及其形成方法
US9741566B2 (en) * 2015-03-30 2017-08-22 Applied Materials, Inc. Methods for manufacturing a spacer with desired profile in an advanced patterning process
US9818621B2 (en) * 2016-02-22 2017-11-14 Applied Materials, Inc. Cyclic oxide spacer etch process
US11195718B2 (en) * 2019-07-03 2021-12-07 Beijing E-town Semiconductor Technology Co., Ltd. Spacer open process by dual plasma

Also Published As

Publication number Publication date
US11393685B2 (en) 2022-07-19
US20210134595A1 (en) 2021-05-06

Similar Documents

Publication Publication Date Title
CN108321079B (zh) 半导体结构及其形成方法
JP2009076661A (ja) 半導体装置の製造方法
CN108206131B (zh) 半导体结构以及半导体结构的形成方法
CN107731666B (zh) 双重图形化的方法
US20110171833A1 (en) Dry etching method of high-k film
CN112786436A (zh) 半导体结构及其形成方法
CN104078330B (zh) 自对准三重图形的形成方法
US10957550B2 (en) Semiconductor structure and formation method thereof
CN113078058A (zh) 半导体结构的制作方法
US11189492B2 (en) Semiconductor structure and fabrication method thereof
JPH11150180A (ja) 半導体装置の製造方法
CN106960816B (zh) 双重图形化的方法
CN112992669B (zh) 半导体结构及其形成方法
CN104064474B (zh) 双重图形化鳍式晶体管的鳍结构制造方法
CN107785252B (zh) 双重图形化的方法
CN111986983A (zh) 半导体结构及其形成方法
Dupuy et al. Spectral analysis of sidewall roughness during resist-core self-aligned double patterning integration
CN113851376B (zh) 半导体结构的形成方法
CN112053946B (zh) 半导体器件及其形成方法
TWI462175B (zh) 調整半導體基板槽深的製造方法
CN108847393B (zh) 鳍式场效应晶体管结构的形成方法
CN114334641A (zh) 半导体结构及其形成方法
CN111952165A (zh) 半导体结构及其形成方法
CN107665856B (zh) 用于形成接触孔的方法与等离子体刻蚀方法
CN112542376A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination