CN112768366B - 半导体结构及其制备方法 - Google Patents
半导体结构及其制备方法 Download PDFInfo
- Publication number
- CN112768366B CN112768366B CN202110087124.8A CN202110087124A CN112768366B CN 112768366 B CN112768366 B CN 112768366B CN 202110087124 A CN202110087124 A CN 202110087124A CN 112768366 B CN112768366 B CN 112768366B
- Authority
- CN
- China
- Prior art keywords
- test
- substrate
- insulating layer
- circuit block
- vertical distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000012360 testing method Methods 0.000 claims abstract description 268
- 239000000758 substrate Substances 0.000 claims abstract description 91
- 238000002955 isolation Methods 0.000 claims abstract description 90
- 230000000149 penetrating effect Effects 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000011810 insulating material Substances 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 abstract description 25
- 230000004888 barrier function Effects 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000007 visual effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种半导体结构及其制备方法，包括：具有多个电路区块的衬底，且衬底具有相对的第一表面以及第二表面，至少一贯穿衬底而电隔离多个电路区块的隔离结构，设置于衬底第一表面上的绝缘层，以及设置于绝缘层上的多个测试部件，且多个测试部件各位于一个对应的电路区块的纵向投影上方，其中，多个测试部件中的其中之二用以被施加测试电压而使对应的两个电路区块中的衬底电压具有一差值，本发明提供的半导体结构，通过在位于每个电路区块纵向投影上方的绝缘层上设置测试部件，并对其中之二施加测试电压，而使对应的两个电路区块中的衬底电压具有一差值，从而可以通过检测这两个电路区块之间漏电流的大小来判断隔离结构上是否有金属残留物。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及其制备方法。
背景技术
在集成电路制造的过程中，对集成电路中的组成部件进行可靠性评估是工艺开发的重要部分，隔离结构是每个集成电路中的重要组成部分，比如，用以电隔离集成电路的阱区以防止阱区漏电的TSI(Through Silicon Isolation，穿硅隔离)结构。
但是，在现有的工艺流程下，并没有有效的检测方法来检测半导体结构中的隔离结构上是否存在金属残留物，进而也无法避免半导体结构会因隔离结构上存在金属残留物而导致其器件性能失效的问题出现。
发明内容
本发明提供了一种半导体结构及其制备方法，有效地解决了现有工艺中没有有效的检测方法来检测半导体结构中的隔离结构上是否存在金属残留物的问题。
为了解决上述问题，本发明提供了一种半导体结构，所述半导体结构包括：
衬底，包括多个电路区块，且具有相对的第一表面以及第二表面；
至少一隔离结构，贯穿所述衬底而电隔离所述多个电路区块；
绝缘层，设置于所述衬底的所述第一表面上；
多个测试部件，设置于所述绝缘层上，且各位于一个对应的所述电路区块的纵向投影上方；
其中，所述多个测试部件中的其中之二用以被施加测试电压而使对应的两个所述电路区块中的衬底电压具有一差值。
进一步优选的，所述隔离结构沿第一横向具有第一长度，所述测试部件沿所述第一横向具有第二长度，其中，所述第一长度不大于所述第二长度。
进一步优选的，所述多个测试部件包括设置于同一所述绝缘层上的第一测试部件以及第二测试部件，其中：
所述第一测试部件与对应的第一电路区块的所述第一表面之间具有第一垂直距离，并被施加第一测试电压；
所述第二测试部件与对应的第二电路区块的所述第一表面之间具有第二垂直距离，并被施加第二测试电压；
且其中，所述第一垂直距离与所述第二垂直距离相等，所述第一测试电压与所述第二测试电压不相等。
进一步优选的，所述多个测试部件包括设置于同一所述绝缘层上的第一测试部件以及第二测试部件，其中：
所述第一测试部件与对应的第一电路区块的所述第一表面之间具有第一垂直距离，并被施加第一测试电压；
所述第二测试部件与对应的第二电路区块的所述第一表面之间具有第二垂直距离，并被施加第二测试电压；
且其中，所述第一垂直距离与所述第二垂直距离不相等，所述第一测试电压与所述第二测试电压相等。
进一步优选的，所述多个测试部件包括第一测试部件以及第二测试部件，其中：
所述第一测试部件设置于第一绝缘层上，且与对应的第一电路区块的所述第一表面之间具有第一垂直距离，并被施加第一测试电压，且所述第一绝缘层具有第一相对介电常数；
所述第二测试部件设置于第二绝缘层上，且与对应的第二电路区块的所述第一表面之间具有第二垂直距离，并被施加第二测试电压，且所述第二绝缘层具有第二相对介电常数；
且其中，所述第一垂直距离与所述第二垂直距离相等，所述第一测试电压与所述第二测试电压相等，所述第一相对介电常数与所述第二相对介电常数不相等。
进一步优选的，于所述绝缘层中还形成有第一连接结构以及第二连接结构，所述多个测试部件包括第一测试部件以及第二测试部件，所述第一连接结构电连接所述第一测试部件与对应的第一电路区块，所述第二连接结构电连接所述第二测试部件与对应的第二电路区块，其中，所述第一测试部件被施加第一测试电压，所述第二测试部件被施加第二测试电压，所述第一测试电压与所述第二测试电压不相等。
进一步优选的，被施加所述测试电压的两个所述测试部件位于同一所述隔离结构两侧的纵向投影上方。
另一方面，本发明还提供了一种半导体结构的制备方法，所述制备方法包括：
提供衬底，所述衬底包括多个电路区块，且具有相对的第一表面以及第二表面；
形成贯穿所述衬底的至少一隔离结构，所述隔离结构电隔离所述多个电路区块；
在所述衬底的所述第一表面上形成绝缘层；
在所述绝缘层上形成多个测试部件，且所述多个测试部件各位于一个对应的所述电路区块的纵向投影上方；
其中，所述多个测试部件中的其中之二用以被施加测试电压而使对应的两个所述电路区块中的衬底电压具有一差值。
进一步优选的，所述形成贯穿所述衬底的至少一隔离结构的步骤，具体包括：
形成贯穿所述衬底的至少一隔离沟槽、并形成贯穿所述衬底的多个穿硅沟槽；
在所述隔离沟槽内填充绝缘材料而形成所述隔离结构，并在所述穿硅沟槽内填充同一所述绝缘材料而形成绝缘内壁；
在所述穿硅沟槽内继续依次填充阻挡材料以及导电材料而形成穿硅结构；
刻蚀去除所述衬底的所述第一表面上残留的所述阻挡材料以及所述导电材料。
本发明的有益效果为：本发明提供了一种半导体结构，包括：具有多个电路区块的衬底，且衬底具有相对的第一表面以及第二表面，至少一贯穿衬底而电隔离多个电路区块的隔离结构，设置于衬底的第一表面上的绝缘层，以及设置于绝缘层上的多个测试部件，且多个测试部件各位于一个对应的电路区块的纵向投影上方，其中，多个测试部件中的其中之二用以被施加测试电压而使对应的两个电路区块中的衬底电压具有一差值，本发明提供的半导体结构，通过在位于每个电路区块纵向投影上方的绝缘层上设置测试部件，并对其中之二施加测试电压，而使对应的两个电路区块中的衬底电压具有一差值，从而可以通过检测该对应的两个电路区块之间的漏电流是否大于预设值而检测出隔离结构上是否具有金属残留物。
附图说明
为了更清楚地说明本发明的技术方案，下面将对根据本发明而成的各实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明而成的第一实施例所提供的半导体结构的剖面结构示意图。
图2是根据本发明而成的第一实施例所提供的半导体结构的制备方法的流程示意图。
图3是根据本发明而成的第一实施例所提供的半导体结构的制备方法的进一步流程示意图。
图4是根据本发明而成的第二实施例所提供的半导体结构的剖面结构示意图。
图5是根据本发明而成的第三实施例所提供的半导体结构的剖面结构示意图。
图6是根据本发明而成的第四实施例所提供的半导体结构的剖面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本发明针对现有的半导体制备工艺中，因为没有有效的检测方法来检测半导体结构中的隔离结构上是否存在金属残留物，进而无法避免半导体结构会因隔离结构上存在金属残留物而导致其器件性能失效的问题出现，根据本发明而成的实施例用以解决该问题。
请参阅图1，图1示出了根据本发明而成的第一实施例所提供的半导体结构100的剖面结构示意图，从图中可以很直观的看到根据本发明而成的第一实施例的各组成部分，以及各组成部分的相对位置关系。
如图1所示，该半导体结构100包括衬底110、多个隔离结构120、绝缘层130以及多个测试部件140，其中：
衬底110包括多个电路区块111，且衬底110具有相对的第一表面S1以及第二表面S2；
隔离结构120贯穿衬底110而电隔离多个电路区块111；
绝缘层130设置于衬底110的第一表面S1上；
多个测试部件140设置于绝缘层130上，且各位于多个电路区块111中相对应的一个电路区块的纵向投影上方；
其中，多个测试部件140中的其中之二(如图1所示的第一测试部件140a以及第二测试部件140b)用以被施加测试电压而使对应的两个电路区块，如图1所示的第一电路区块111a以及第二电路区块111b中的衬底电压具有一差值。
需要说明的是，在本实施例中，隔离结构120可以是TSI(Through SiliconIsolation，穿硅隔离)结构，用以电隔离相临近的两个电路区块111a和111b中的器件，当该隔离结构120上存在有金属残留物时，该隔离结构120便没有有效地对位于其两侧的两个电路区块111a和111b进行电隔离，造成的结果是，这两个电路区块111a和111b之间会出现漏电流，进而就会导致这两个电路区块111a和111b中的器件无法正常工作，而当这两个电路区块111a和111b之间的漏电流过大时，甚至会将该隔离结构120击穿。
容易理解的是，在本实施例中，通过在位于每个电路区块111纵向投影上方的绝缘层130上设置测试部件140，并对其中之二，即第一测试部件140a以及第二测试部件140b，施加测试电压，而使被施加测试电压的两个测试部件140a和140b对应的两个电路区块(第一电路区块111a以及第二电路区块111b)中的衬底电压具有一差值，从而可以通过检测该对应的两个电路区块111a和111b之间的漏电流的大小来判断隔离结构120上是否具有金属残留物。具体地，当第一电路区块111a以及第二电路区块111b之间的不存在漏电流、或漏电流小于一预设值时，可以确定第一电路区块111a以及第二电路区块111b之间的隔离结构120上没有金属残留物，而当第一电路区块111a以及第二电路区块111b之间的漏电流大于该预设值时，则确定第一电路区块111a以及第二电路区块111b之间的隔离结构120上具有金属残留物。
具体地，在对第一测试部件140a以及第二测试部件140b施加测试电压时，可以采用从零逐步增大电压至测试电压的方式进行测试，也可以直接施加合适的测试电压进行测试。进一步地，测试部件140的示例性材料可以是Ti+TiN/Al/Ti+TiN的三层结构的金属，隔离结构120的示例性材料可以是二氧化硅。
需要说明的是，在本实施例中，隔离结构120沿平行于衬底110的第一横向X具有第一长度，测试部件140沿该第一横向X具有第二长度，应当理解的是，为保证测试结果的准确性，隔离结构120的第一长度不大于测试部件140的第二长度。而在由本发明而成的其它可能的变形例中，在每个电路区块111纵向投影上方的绝缘层130上可以设置多个测试部件140，离同一隔离结构120垂直距离最近的测试部件140用于被施加测试电压进行测试，此时，只需保证离同一隔离结构120垂直距离最近的两个测试部件140的第二长度大于该隔离结构120的第一长度即可。
进一步地，在本实施例中，在测试第一电路区块111a以及第二电路区块111b之间的隔离结构120上是否有金属残留物时，是对第一测试部件140a以及第二测试部件140b施加测试电压。
需要说明的是，因为第一测试部件140a以及第二测试部件140b设置于同一绝缘层130上，所以，第一测试部件140a与第一电路区块111a、以及第二测试部件140b与第二电路区块111b之间的介质的相对介电常数相等(即，介质对于第一测试部件140a与第一电路区块111a、以及第二测试部件140b与第二电路区块111b之间电场的削弱程度相同)；同时，由于第一测试部件140a与第一电路区块111a的第一表面S1之间的第一垂直距离等于第二测试部件140b与第二电路区块111b的第一表面S1之间的第二垂直距离，所以，在对第一测试部件140a施加第一测试电压、并对第二测试部件140b施加第二测试电压进行测试时，第一测试电压应不等于第二测试电压，如此，会使第一电路区块111a以及第二电路区块111b耦合到的电势不相等，进而使第一电路区块111a以及第二电路区块111b中的衬底电压具有一差值，从而可以通过检测第一电路区块111a以及第二电路区块111b之间的漏电流的大小来判断位于其之间的隔离结构120上是否具有金属残留物。
应当理解的是，在本实施例中，被施加测试电压的两个测试部件140a和140b位于同一隔离结构120两侧的纵向投影上方，但由于也存在多个临近的隔离结构120上均具有金属残留物的情况，所以，被施加测试电压的两个测试部件140a和140b也可以位于不同隔离结构120侧边的纵向投影上方，当测试出的漏电流大于预设值时，即指示了这两个测试部件140a和140b之间的多个隔离结构120上均具有金属残留物。
进一步地，请继续参阅图1，在本实施例中，半导体结构100还包括设置于每个电路区块111中、且贯穿衬底110的穿硅结构150，其中，隔离结构120沿平行于衬底110的第二横向Y具有第一宽度L1，穿硅结构150沿该第二横向Y具有第二宽度L2，隔离结构120的第一宽度L1小于穿硅结构150的第二宽度L2，且第二横向Y与第一横向X具有夹角。
请参阅图2，图2是根据本发明而成的第一实施例所提供的半导体结构100的制备方法的流程示意图。
如图2所示，并请参考图1中对构成半导体结构100的各部件的标号，该制备方法具体包括：
衬底提供步骤S101：提供衬底110，衬底110包括多个电路区块111，具有相对的第一表面S1以及第二表面S2；
隔离结构形成步骤S102：形成贯穿衬底110的多个隔离结构120，隔离结构120电隔离多个电路区块111；
绝缘层形成步骤S103：在衬底110的第一表面S1上形成绝缘层130；
测试部件形成步骤S104：在绝缘层130上形成多个测试部件140，且多个测试部件140各位于一个对应的电路区块111的纵向投影上方，其中，多个测试部件140中的其中之二用以被施加测试电压而使对应的两个电路区块111中的衬底电压具有一差值。
需要说明的是，请参阅图3，图3是根据本发明而成的第一实施例所提供的半导体结构100的制备方法的进一步流程示意图，如图3所示，上述隔离结构形成步骤S102具体可以包括：
沟槽形成步骤S1021：形成贯穿衬底110的多个隔离沟槽(图中未示出)、并形成贯穿衬底110的多个穿硅沟槽(图中未示出)；
第一沉积步骤S1022：在隔离沟槽内填充绝缘材料而形成隔离结构120，并在穿硅沟槽内填充同一绝缘材料而形成绝缘内壁(图中未示出)；
第二沉积步骤S1023：在穿硅沟槽内继续依次填充阻挡材料以及导电材料而形成穿硅结构150；
刻蚀步骤S1024：刻蚀去除衬底110的第一表面S1上残留的阻挡材料以及导电材料。
需要说明的是，由于隔离结构120的第一宽度小于穿硅结构150的第二宽度，所以，通常会在第一沉积步骤S1022同时制备隔离结构120以及穿硅结构150的绝缘内壁，容易理解的是，若在第一沉积步骤S1022中，隔离沟槽内未被充分地填充绝缘材料，则隔离结构120与衬底110的表面就会出现凹陷，之后在第二沉积步骤S1023中，向穿硅沟槽内继续依次填充阻挡材料以及导电材料时，阻挡材料以及导电材料就会被填充至该凹陷中，而因刻蚀步骤S1024只能刻蚀去除衬底110的表面上残留的阻挡材料以及导电材料，而不能刻蚀去除凹陷中的阻挡材料以及导电材料，最后就会使隔离结构120上存在金属残留物。
区别于现有技术，本发明提供了一种半导体结构100，包括：具有多个电路区块111的衬底110，且衬底110具有相对的第一表面S1以及第二表面S2，多个贯穿衬底110而电隔离多个电路区块111的隔离结构120，设置于衬底110的第一表面S1上的绝缘层130，以及设置于绝缘层130上的多个测试部件140，且多个测试部件140各位于一个对应的电路区块111的纵向投影上方，其中，多个测试部件140中的第一测试部件140a以及第二测试部件140b设置于同一绝缘层130上，且第一测试部件140a与第一电路区块111a的第一表面S1之间的第一垂直距离等于第二测试部件140b与第二电路区块111b的第一表面S1之间的第二垂直距离，且其中，第一测试部件140a以及第二测试部件140b用以被分别施加电压值大小不等的第一测试电压以及第二测试电压而使对应的第一电路区块111a以及第二电路区块111b中的衬底电压具有一差值，从而可以通过检测第一电路区块111a以及第二电路区块111b之间的漏电流是否大于预设值而检测出位于其之间的隔离结构120上是否具有金属残留物。
请参阅图4，图4是根据本发明而成的第二实施例所提供的半导体结构200的剖面结构示意图，从图中可以很直观的看到根据本发明而成的第二实施例的各组成部分，以及各组成部分的相对位置关系。
如图4所示，该第二实施例与第一实施例的结构大致相同，其中，第二实施例中的衬底210与第一实施例中的衬底110的作用以及设置位置相同；第二实施例中的隔离结构220与第一实施例中的隔离结构120的作用以及设置位置相同；第二实施例中的绝缘层230与第一实施例中的绝缘层130的作用以及设置位置相同；第二实施例中的测试部件240(包括设置于同一绝缘层230上的第一测试部件240a以及第二测试部件240b)与第一实施例中的测试部件140(包括设置于同一绝缘层130上的第一测试部件140a以及第二测试部件140b)的作用以及设置位置相同。
其不同之处在于，在本实施例中，第一测试部件240a与第一电路区块211a的第一表面S1之间的第一垂直距离小于第二测试部件240b与第二电路区块211b的第一表面S1之间的第二垂直距离，且第一测试部件240a以及第二测试部件240b被分别施加电压值大小相等的第一测试电压以及第二测试电压，如此，可以使得第一电路区块211a耦合到的电势大于第二电路区块211b耦合到的电势，进而使第一电路区块211a以及第二电路区块211b中的衬底电压具有一差值，从而可以通过检测第一电路区块211a以及第二电路区块211b之间的漏电流的大小来判断位于其之间的隔离结构220上是否具有金属残留物。
区别于现有技术，本发明提供了一种半导体结构200，包括：具有多个电路区块211的衬底210，且衬底210具有相对的第一表面S1以及第二表面S2，多个贯穿衬底210而电隔离多个电路区块211的隔离结构220，设置于衬底210的第一表面S1上的绝缘层230，以及设置于绝缘层230上的多个测试部件240，且多个测试部件240各位于一个对应的电路区块211的纵向投影上方，其中，多个测试部件240中的第一测试部件240a以及第二测试部件240b设置于同一绝缘层230上，且第一测试部件240a与第一电路区块211a的第一表面S1之间的第一垂直距离小于第二测试部件240b与第二电路区块211b的第一表面S1之间的第二垂直距离，且其中，第一测试部件240a以及第二测试部件240b用以被分别施加电压值大小相等的第一测试电压以及第二测试电压而使对应的第一电路区块211a以及第二电路区块211b中的衬底电压具有一差值，从而可以通过检测第一电路区块211a以及第二电路区块211b之间的漏电流是否大于预设值而检测出位于其之间的隔离结构220上是否具有金属残留物。
请参阅图5，图5是根据本发明而成的第三实施例所提供的半导体结构300的剖面结构示意图，从图中可以很直观的看到根据本发明而成的第三实施例的各组成部分，以及各组成部分的相对位置关系。
如图5所示，该第三实施例与第一实施例的结构大致相同，其中，该第三实施例与第一实施例的结构大致相同，其中，第三实施例中的衬底310与第一实施例中的衬底110的作用以及设置位置相同；第三实施例中的隔离结构320与第一实施例中的隔离结构120的作用以及设置位置相同；第三实施例中的绝缘层330与第一实施例中的绝缘层130的作用以及设置位置相同；第三实施例中的测试部件340(且其中，第一测试部件340a与第一电路区块311a的第一表面S1之间的第一垂直距离等于第二测试部件340b与第二电路区块311b的第一表面S1之间的第二垂直距离)与第一实施例中的测试部件140的作用以及设置位置相同(且其中，第一测试部件140a与第一电路区块111a的第一表面S1之间的第一垂直距离等于第二测试部件140b与第二电路区块111b的第一表面S1之间的第二垂直距离)。
其不同之处在于，在本实施例中，第一测试部件340a设置于第一绝缘层330a上，且第一绝缘层330a具有第一相对介电常数，第二测试部件340b设置于第二绝缘层330b上，且第二绝缘层330b具有第二相对介电常数，其中，第一相对介电常数与第二相对介电常数不相等，且第一测试部件340a以及第二测试部件340b被分别施加电压值大小相等的第一测试电压以及第二测试电压，如此，由于第一测试部件340a以及第二测试部件340b被分别设置于具有不同相对介电常数的第一绝缘层330a以及第二绝缘层330b上，所以，当第一测试部件340a以及第二测试部件340b被分别施加电压值大小相等的第一测试电压以及第二测试电压时，第一绝缘层330a以及第二绝缘层330b分别对第一测试部件340a与第一电路区块311a、以及第二测试部件340b与第二电路区块311b之间电场的削弱程度不相同，从而会使第一电路区块311a以及第二电路区块311b耦合到的电势不相等，进而使第一电路区块311a以及第二电路区块311b中的衬底电压具有一差值，从而可以通过检测第一电路区块311a以及第二电路区块311b之间的漏电流的大小来判断位于其之间的隔离结构320上是否具有金属残留物。
区别于现有技术，本发明提供了一种半导体结构300，包括：具有多个电路区块311的衬底310，且衬底310具有相对的第一表面S1以及第二表面S2，多个贯穿衬底310而电隔离多个电路区块311的隔离结构320，设置于衬底310的第一表面S1上的绝缘层330，包括第一绝缘层330a和第二绝缘层330b，以及设置于绝缘层330上的多个测试部件340，且多个测试部件340各位于一个对应的电路区块311的纵向投影上方，其中，多个测试部件340中的第一测试部件340a设置于第一绝缘层330a上，第二测试部件340b设置于第二绝缘层330b上，且第一绝缘层330a具有不同于第二绝缘层330b的相对介电常数，第一测试部件340a与第一电路区块311a的第一表面S1之间的第一垂直距离等于第二测试部件340b与第二电路区块311b的第一表面S1之间的第二垂直距离，且其中，第一测试部件340a以及第二测试部件340b用以被分别施加电压值大小相等的第一测试电压以及第二测试电压而使对应的第一电路区块311a以及第二电路区块311b中的衬底电压具有一差值，从而可以通过检测第一电路区块311a以及第二电路区块311b之间的漏电流是否大于预设值而检测出位于其之间的隔离结构320上是否具有金属残留物。
请参阅图6，图6是根据本发明而成的第四实施例所提供的半导体结构400的剖面结构示意图，从图中可以很直观的看到根据本发明而成的第四实施例的各组成部分，以及各组成部分的相对位置关系。
如图6所示，该第四实施例与第一实施例的结构大致相同，其中，该第四实施例与第一实施例的结构大致相同，其中，第四实施例中的衬底410与第一实施例中的衬底110的作用以及设置位置相同；第四实施例中的隔离结构420与第一实施例中的隔离结构120的作用以及设置位置相同；第四实施例中的绝缘层430与第一实施例中的绝缘层130的作用以及设置位置相同；第四实施例中的测试部件440与第一实施例中的测试部件140的作用以及设置位置相同。
其不同之处在于，在本实施例中，于绝缘层430中还形成有第一连接结构450a以及第二连接结构450b，被施加不同测试电压的第一测试部件440a以及第二测试部件440b分别被第一连接结构450a以及第二连接结构450b电连接至第一电路区块411a以及第二电路区块311b，如此，会使第一电路区块411a以及第二电路区块411b中的电压不相等，从而可以通过检测第一电路区块411a以及第二电路区块411b之间的漏电流的大小来判断位于其之间的隔离结构420上是否具有金属残留物。
区别于现有技术，本发明提供了一种半导体结构400，包括：具有多个电路区块411的衬底410，且衬底410具有相对的第一表面S1以及第二表面S2，多个贯穿衬底410而电隔离多个电路区块411的隔离结构420，设置于衬底410的第一表面S1上的绝缘层430，以及设置于绝缘层430上的多个测试部件440，且多个测试部件440各位于一个对应的电路区块411的纵向投影上方，其中，多个测试部件440中的第一测试部件440a以及第二测试部件440b分别被第一连接结构450a以及第二连接结构450b电连接至第一电路区块411a以及第二电路区块411b，且第一测试部件440a以及第二测试部件440b被分别施加电压值大小不等的第一测试电压以及第二测试电压而使对应的第一电路区块411a以及第二电路区块411b中的电压具有一差值，从而可以通过检测第一电路区块411a以及第二电路区块411b之间的漏电流是否大于预设值而检测出位于其之间的隔离结构420上是否具有金属残留物。
应当理解的是，在由本发明而成的其他变形例中，用于进行测试的两个测试部件，其分别被施加的测试电压、其分别与对应的电路区块的第一表面的垂直距离、其分别与对应的电路区块之间介质的相对介电常数，可以互不相同(即，两测试电压不同、两垂直距离不同、且两相对介电常数不同)或其中之一相同(即，两测试电压、两垂直距离以及两相对介电常数的其中之一相同，另外其中之二不同)，只要能使其对应的电路区块中的衬底电压不同，即可测出其之间的隔离结构上是否具有金属残留物。
除上述实施例外，本发明还可以有其他实施方式。凡采用等同替换或等效替换形成的技术方案，均落在本发明要求的保护范围。
综上所述，虽然本发明已将优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种半导体结构，其特征在于，所述半导体结构包括：
衬底，包括多个电路区块，且具有相对的第一表面以及第二表面；
至少一隔离结构，贯穿所述衬底而电隔离所述多个电路区块；
绝缘层，设置于所述衬底的所述第一表面上；
多个测试部件，设置于所述绝缘层上，且各位于一个对应的所述电路区块的纵向投影上方；
其中，所述多个测试部件中的其中之二用以被施加测试电压而使对应的两个所述电路区块中的衬底电压具有一差值；
所述多个测试部件包括设置于同一所述绝缘层上的第一测试部件以及第二测试部件，其中：
所述第一测试部件与对应的第一电路区块的所述第一表面之间具有第一垂直距离，并被施加第一测试电压；
所述第二测试部件与对应的第二电路区块的所述第一表面之间具有第二垂直距离，并被施加第二测试电压；
且其中，所述第一垂直距离与所述第二垂直距离不相等，所述第一测试电压与所述第二测试电压相等。
2.根据权利要求1所述的半导体结构，其特征在于，所述隔离结构沿第一横向具有第一长度，所述测试部件沿所述第一横向具有第二长度，其中，所述第一长度不大于所述第二长度。
3.根据权利要求1所述的半导体结构，其特征在于，被施加所述测试电压的两个所述测试部件位于同一所述隔离结构两侧的纵向投影上方。
4.一种半导体结构，其特征在于，所述半导体结构包括：
衬底，包括多个电路区块，且具有相对的第一表面以及第二表面；
至少一隔离结构，贯穿所述衬底而电隔离所述多个电路区块；
绝缘层，设置于所述衬底的所述第一表面上；
多个测试部件，设置于所述绝缘层上，且各位于一个对应的所述电路区块的纵向投影上方；
其中，所述多个测试部件中的其中之二用以被施加测试电压而使对应的两个所述电路区块中的衬底电压具有一差值；
所述多个测试部件包括第一测试部件以及第二测试部件，其中：
所述第一测试部件设置于第一绝缘层上，且与对应的第一电路区块的所述第一表面之间具有第一垂直距离，并被施加第一测试电压，且所述第一绝缘层具有第一相对介电常数；
所述第二测试部件设置于第二绝缘层上，且与对应的第二电路区块的所述第一表面之间具有第二垂直距离，并被施加第二测试电压，且所述第二绝缘层具有第二相对介电常数；
且其中，所述第一垂直距离与所述第二垂直距离相等，所述第一测试电压与所述第二测试电压相等，所述第一相对介电常数与所述第二相对介电常数不相等。
5.根据权利要求4所述的半导体结构，其特征在于，所述隔离结构沿第一横向具有第一长度，所述测试部件沿所述第一横向具有第二长度，其中，所述第一长度不大于所述第二长度。
6.根据权利要求4所述的半导体结构，其特征在于，被施加所述测试电压的两个所述测试部件位于同一所述隔离结构两侧的纵向投影上方。
7.一种半导体结构的制备方法，其特征在于，所述制备方法包括：
提供衬底，所述衬底包括多个电路区块，且具有相对的第一表面以及第二表面；
形成贯穿所述衬底的至少一隔离结构，所述隔离结构电隔离所述多个电路区块；
在所述衬底的所述第一表面上形成绝缘层；
在所述绝缘层上形成多个测试部件，且所述多个测试部件各位于一个对应的所述电路区块的纵向投影上方；
其中，所述多个测试部件中的其中之二用以被施加测试电压而使对应的两个所述电路区块中的衬底电压具有一差值；
所述多个测试部件包括设置于同一所述绝缘层上的第一测试部件以及第二测试部件，其中：
所述第一测试部件与对应的第一电路区块的所述第一表面之间具有第一垂直距离，并被施加第一测试电压；
所述第二测试部件与对应的第二电路区块的所述第一表面之间具有第二垂直距离，并被施加第二测试电压；
且其中，所述第一垂直距离与所述第二垂直距离不相等，所述第一测试电压与所述第二测试电压相等。
8.根据权利要求7所述的制备方法，其特征在于，所述形成贯穿所述衬底的至少一隔离结构的步骤，具体包括：
形成贯穿所述衬底的至少一隔离沟槽、并形成贯穿所述衬底的多个穿硅沟槽；
在所述隔离沟槽内填充绝缘材料而形成所述隔离结构，并在所述穿硅沟槽内填充同一所述绝缘材料而形成绝缘内壁；
在所述穿硅沟槽内继续依次填充阻挡材料以及导电材料而形成穿硅结构；
刻蚀去除所述衬底的所述第一表面上残留的所述阻挡材料以及所述导电材料。
9.一种半导体结构的制备方法，其特征在于，所述制备方法包括：
提供衬底，所述衬底包括多个电路区块，且具有相对的第一表面以及第二表面；
形成贯穿所述衬底的至少一隔离结构，所述隔离结构电隔离所述多个电路区块；
在所述衬底的所述第一表面上形成绝缘层；
在所述绝缘层上形成多个测试部件，且所述多个测试部件各位于一个对应的所述电路区块的纵向投影上方；
其中，所述多个测试部件中的其中之二用以被施加测试电压而使对应的两个所述电路区块中的衬底电压具有一差值；
所述多个测试部件包括第一测试部件以及第二测试部件，其中：
所述第一测试部件设置于第一绝缘层上，且与对应的第一电路区块的所述第一表面之间具有第一垂直距离，并被施加第一测试电压，且所述第一绝缘层具有第一相对介电常数；
所述第二测试部件设置于第二绝缘层上，且与对应的第二电路区块的所述第一表面之间具有第二垂直距离，并被施加第二测试电压，且所述第二绝缘层具有第二相对介电常数；
且其中，所述第一垂直距离与所述第二垂直距离相等，所述第一测试电压与所述第二测试电压相等，所述第一相对介电常数与所述第二相对介电常数不相等。
10.根据权利要求9所述的制备方法，其特征在于，所述形成贯穿所述衬底的至少一隔离结构的步骤，具体包括：
形成贯穿所述衬底的至少一隔离沟槽、并形成贯穿所述衬底的多个穿硅沟槽；
在所述隔离沟槽内填充绝缘材料而形成所述隔离结构，并在所述穿硅沟槽内填充同一所述绝缘材料而形成绝缘内壁；
在所述穿硅沟槽内继续依次填充阻挡材料以及导电材料而形成穿硅结构；
刻蚀去除所述衬底的所述第一表面上残留的所述阻挡材料以及所述导电材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110087124.8A CN112768366B (zh) | 2021-01-22 | 2021-01-22 | 半导体结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110087124.8A CN112768366B (zh) | 2021-01-22 | 2021-01-22 | 半导体结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112768366A CN112768366A (zh) | 2021-05-07 |
| CN112768366B true CN112768366B (zh) | 2024-02-23 |
Family
ID=75702823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110087124.8A Active CN112768366B (zh) | 2021-01-22 | 2021-01-22 | 半导体结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112768366B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763704B1 (ko) * | 2006-08-28 | 2007-10-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 누설전류 측정용 테스트 패턴 그룹 및 형성방법 |
| CN103137511A (zh) * | 2011-11-25 | 2013-06-05 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔测试结构及对应的测试方法 |
| KR20140030608A (ko) * | 2012-09-03 | 2014-03-12 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자의 ｔｓｖ 구조 및 그 테스트 방법 |
| CN203800036U (zh) * | 2014-03-28 | 2014-08-27 | 中芯国际集成电路制造(北京)有限公司 | 一种源漏极漏电流测试结构 |
| US8933345B1 (en) * | 2010-05-13 | 2015-01-13 | Xilinx, Inc. | Method and apparatus for monitoring through-silicon vias |
| CN104752406A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种硅通孔的测试结构 |
| US9966318B1 (en) * | 2017-01-31 | 2018-05-08 | Stmicroelectronics S.R.L. | System for electrical testing of through silicon vias (TSVs) |
| CN208045490U (zh) * | 2017-02-28 | 2018-11-02 | 意法半导体(鲁塞)公司 | 集成电路 |
| CN109952643A (zh) * | 2016-10-10 | 2019-06-28 | 三维单晶公司 | 3d半导体器件及结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090309097A1 (en) * | 2008-06-13 | 2009-12-17 | Force Mos Technology Co. Ltd. | Testing device on water for monitoring vertical mosfet on-resistance |
| US8232115B2 (en) * | 2009-09-25 | 2012-07-31 | International Business Machines Corporation | Test structure for determination of TSV depth |
-
2021
- 2021-01-22 CN CN202110087124.8A patent/CN112768366B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763704B1 (ko) * | 2006-08-28 | 2007-10-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 누설전류 측정용 테스트 패턴 그룹 및 형성방법 |
| US8933345B1 (en) * | 2010-05-13 | 2015-01-13 | Xilinx, Inc. | Method and apparatus for monitoring through-silicon vias |
| CN103137511A (zh) * | 2011-11-25 | 2013-06-05 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔测试结构及对应的测试方法 |
| KR20140030608A (ko) * | 2012-09-03 | 2014-03-12 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자의 ｔｓｖ 구조 및 그 테스트 방법 |
| CN104752406A (zh) * | 2013-12-27 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 一种硅通孔的测试结构 |
| CN203800036U (zh) * | 2014-03-28 | 2014-08-27 | 中芯国际集成电路制造(北京)有限公司 | 一种源漏极漏电流测试结构 |
| CN109952643A (zh) * | 2016-10-10 | 2019-06-28 | 三维单晶公司 | 3d半导体器件及结构 |
| US9966318B1 (en) * | 2017-01-31 | 2018-05-08 | Stmicroelectronics S.R.L. | System for electrical testing of through silicon vias (TSVs) |
| CN208045490U (zh) * | 2017-02-28 | 2018-11-02 | 意法半导体(鲁塞)公司 | 集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112768366A (zh) | 2021-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7416986B2 (en) | Test structure and method for detecting via contact shorting in shallow trench isolation regions | |
| US9240403B2 (en) | Embedded resistor | |
| CN112563285A (zh) | 垂直半导体器件 | |
| TWI765220B (zh) | 半導體裝置及其製造方法 | |
| CN112768366B (zh) | 半导体结构及其制备方法 | |
| JP5313474B2 (ja) | 半導体装置およびその製造方法 | |
| CN111696996B (zh) | 半导体装置及其制造方法 | |
| CN116759409A (zh) | 半导体结构及其制作方法 | |
| JP2007123755A (ja) | ボイド検出装置、その製造方法及び評価方法 | |
| CN104752405A (zh) | 半导体器件的测试结构及其形成方法 | |
| JP4750489B2 (ja) | 半導体装置の製造方法 | |
| US11270918B2 (en) | Laminate structure and test method for detecting inter-metal dielectric layer defects | |
| KR20130023994A (ko) | 반도체 소자 및 이의 제조방법 | |
| TWI570926B (zh) | 埋入式電阻 | |
| US10103068B2 (en) | Detecting a void between a via and a wiring line | |
| US7510944B1 (en) | Method of forming a MIM capacitor | |
| TWI730385B (zh) | 插塞偏移的監控測試結構 | |
| CN113990845B (zh) | 检测结构及其制备方法、膜层内空洞的检测方法 | |
| KR100559538B1 (ko) | 소자 분리막 시험패턴 형성방법 | |
| JP2008182006A (ja) | 半導体装置及びその製造方法 | |
| US12031931B2 (en) | Inspection structure and inspection method | |
| CN113363241B (zh) | 测试结构及测试方法 | |
| CN109642840B (zh) | 压力传感器模块 | |
| KR100365645B1 (ko) | 인접하게 나란히 형성된 도전체 패턴 사이를 통과하는콘택을 갖는 반도체 장치의 형성 방법 | |
| JP3812306B2 (ja) | 耐圧評価用パターンを複数備える半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |