CN112765062A - Jtag接口的控制方法、装置、设备及可读存储介质 - Google Patents
Jtag接口的控制方法、装置、设备及可读存储介质 Download PDFInfo
- Publication number
- CN112765062A CN112765062A CN202110089414.6A CN202110089414A CN112765062A CN 112765062 A CN112765062 A CN 112765062A CN 202110089414 A CN202110089414 A CN 202110089414A CN 112765062 A CN112765062 A CN 112765062A
- Authority
- CN
- China
- Prior art keywords
- key
- data segment
- jtag
- jtag interface
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
Abstract
本发明公开了一种JTAG接口的控制方法,该方法包括以下步骤:当接收到JTAG接口控制请求时,获取预置的密钥索引,并将密钥索引同步至控制请求端;根据密钥索引获取第一密钥,并利用第一密钥对预置的原始数据段进行加密处理,得到密文数据段;接收控制请求端根据密钥索引返回的第二密钥,并利用第二密钥对密文数据段进行解密,得到明文数据段;判断明文数据段与原始数据段是否一致;若是,则控制JTAG接口开启。应用本发明所提供的JTAG接口的控制方法,降低了硬件操作引发异常的概率,保护了调试现场,使得JTAG接口的使用控制更为方便。本发明还公开了一种JTAG接口的控制装置、设备及存储介质,具有相应技术效果。
Description
技术领域
本发明涉及芯片领域,特别是涉及一种JTAG接口的控制方法、装置、设备及计算机可读存储介质。
背景技术
JTAG(Joint Test Action Group)是一种国际标准测试协议,主要用于芯片内部测试,基本原理是在器件内部定义一个测试访问接口(Test Access Port,TAP),通过专用的JTAG测试工具对内部节点进行测试。
JTAG作为通用的测试协议,在芯片中应用广泛,目前常用的做法是在芯片开发阶段,接通JTAG通路,等到芯片量产阶段,为了提高芯片安全级别,从印刷电路板(PCB,Printed Circuit Board)上移除JTAG接口,物理上隔断了JTAG通路,实现了芯片的安全功能。这种做法使得芯片的安全性得到最有效的保证,但是当芯片出现某种问题需要分析时,或者厂商为了做二次开发时,需要从物理上接通JTAG通路,操作极为不便,当出现虚焊或者焊错时,也很容易造成JTAG功能无法使用。
综上所述,如何有效地解决现有的通过物理上隔断、接通JTAG通路对JTAG接口进行控制的方式,操作不便,易造成JTAG功能无法使用等问题,是目前本领域技术人员急需解决的问题。
发明内容
本发明的目的是提供一种JTAG接口的控制方法,该方法在芯片二次开发及退回分析阶段去除了焊接印刷电路板的操作,降低了硬件操作引发异常的概率,保护了调试现场,使得JTAG接口的使用控制更为方便;本发明的另一目的是提供一种JTAG接口的控制装置、设备及计算机可读存储介质。
为解决上述技术问题,本发明提供如下技术方案:
一种JTAG接口的控制方法,包括:
当接收到JTAG接口控制请求时,获取预置的密钥索引,并将所述密钥索引同步至控制请求端;
根据所述密钥索引获取第一密钥,并利用所述第一密钥对预置的原始数据段进行加密处理,得到密文数据段;
接收所述控制请求端根据所述密钥索引返回的第二密钥,并利用所述第二密钥对所述密文数据段进行解密,得到明文数据段;
判断所述明文数据段与所述原始数据段是否一致;
若是,则控制JTAG接口开启。
在本发明的一种具体实施方式中,当接收到JTAG接口控制请求时,获取预置的密钥索引,包括:
当检测到芯片启动时,判断是否存在预烧写的目标固件;
若是,则利用所述目标固件获取预置的JTAG授权服务程序;
通过所述JTAG授权服务程序获取所述密钥索引。
在本发明的一种具体实施方式中,在利用所述目标固件获取预置的JTAG授权服务程序之前,还包括:
判断所述目标固件是否合法;
若是,则执行所述利用所述目标固件获取预置的JTAG授权服务程序的步骤。
在本发明的一种具体实施方式中,根据所述密钥索引获取第一密钥,包括:
将所述密钥索引发送给预置的加解密模块,以使所述加解密模块根据所述密钥索引获取所述第一密钥;
利用所述第二密钥对所述密文数据段进行解密,包括:
将所述第二密钥发送给所述加解密模块,以使所述加解密模块利用所述第二密钥对所述密文数据段进行解密。
在本发明的一种具体实施方式中,在得到密文数据段之后,将所述第二密钥发送给所述加解密模块之前,还包括:
判断是否接收到中断;
若是,则执行所述将所述第二密钥发送给所述加解密模块的步骤。
在本发明的一种具体实施方式中,判断是否接收到中断,包括:
判断是否在预设时长内接收到中断。
一种JTAG接口的控制装置,包括:
索引获取及同步单元,用于当接收到JTAG接口控制请求时,获取预置的密钥索引,并将所述密钥索引同步至控制请求端;
加密单元,用于根据所述密钥索引获取第一密钥,并利用所述第一密钥对预置的原始数据段进行加密处理,得到密文数据段;
解密单元,用于接收所述控制请求端根据所述密钥索引返回的第二密钥,并利用所述第二密钥对所述密文数据段进行解密,得到明文数据段;
第一判断单元,用于判断所述明文数据段与所述原始数据段是否一致;
接口控制单元,用于当确定所述明文数据段与所述原始数据段一致时,控制JTAG接口开启。
在本发明的一种具体实施方式中,所述索引获取及同步单元包括:
判断子单元,用于当检测到芯片启动时,判断是否存在预烧写的目标固件;
程序获取子单元,用于当确定存在预烧写的目标固件时,利用所述目标固件获取预置的JTAG授权服务程序;
索引获取子单元,用于通过所述JTAG授权服务程序获取所述密钥索引。
一种JTAG接口的控制设备,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如前所述JTAG接口的控制方法的步骤。
一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如前所述JTAG接口的控制方法的步骤。
本发明所提供的JTAG接口的控制方法,当接收到JTAG接口控制请求时,获取预置的密钥索引,并将密钥索引同步至控制请求端;根据密钥索引获取第一密钥,并利用第一密钥对预置的原始数据段进行加密处理,得到密文数据段;接收控制请求端根据密钥索引返回的第二密钥,并利用第二密钥对密文数据段进行解密,得到明文数据段;判断明文数据段与原始数据段是否一致;若是,则控制JTAG接口开启。通过使用动态密钥验证授权的方式对JTAG接口进行控制,替代了传统的物理上去除JTAG接口通路的方式,在芯片二次开发及退回分析阶段去除了焊接印刷电路板的操作,降低了硬件操作引发异常的概率,保护了调试现场,使得JTAG接口的使用控制更为方便。
相应的,本发明还提供了与上述JTAG接口的控制方法相对应的JTAG接口的控制装置、设备和计算机可读存储介质,具有上述技术效果,在此不再赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例中JTAG接口的控制方法的一种实施流程图;
图2为本发明实施例中JTAG接口的控制方法的另一种实施流程图;
图3为本发明实施例中一种JTAG接口的控制***的硬件架构图;
图4为本发明实施例中一种JTAG接口的控制装置的结构框图;
图5为本发明实施例中一种JTAG接口的控制设备的结构框图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例一:
参见图1,图1为本发明实施例中JTAG接口的控制方法的一种实施流程图,该方法可以包括以下步骤:
S101:当接收到JTAG接口控制请求时,获取预置的密钥索引,并将密钥索引同步至控制请求端。
当需要进行JTAG接口进行控制时,如需要进行芯片问题分析,或需要进行芯片二次开发时,向片上***(System on Chip,SoC)中安全子***的中央处理器(CentralProcessing Unit,CPU)发送JTAG接口控制请求。安全子***中预先设置有密钥索引(KeyIndex),当CPU接收到JTAG接口控制请求时,获取预置的密钥索引,并将密钥索引同步至控制请求端。控制请求端可以为芯片出厂后的用户端。
S102:根据密钥索引获取第一密钥,并利用第一密钥对预置的原始数据段进行加密处理,得到密文数据段。
预先在安全子***存储第一密钥,并设置有密钥索引与第一密钥之间的对应关系,在获取到密钥索引之后,根据密钥索引获取第一密钥,并利用第一密钥对预置的原始数据段进行加密处理,得到密文数据段。
S103:接收控制请求端根据密钥索引返回的第二密钥,并利用第二密钥对密文数据段进行解密,得到明文数据段。
请求端中预先存储有密钥索引对应的第二密钥,当请求端接收到安全子***中CPU同步的密钥索引之后,获取密钥索引对应的第二密钥,并将第二密钥返回给安全子***中CPU。安全子***中CPU接收控制请求端根据密钥索引返回的第二密钥,并利用第二密钥对密文数据段进行解密,得到明文数据段。
需要说明的是,第一密钥和第二密钥可以为对称密钥,如AES密钥,也可以为非对称密钥,如安全子***存储有加密公钥,请求端预先存储有解密私钥。且第一密钥与第二密钥中的第一、第二并没有大小和先后顺序之分,仅是为了对存储在安全子***中的密钥和存储在请求端的密钥进行区分。
S104:判断明文数据段与原始数据段是否一致,若是,则执行步骤S105,若否,则执行步骤S106。
在利用请求端返回的第二密钥对密文数据段进行解密,得到明文数据段之后,判断明文数据段与原始数据段是否一致,若是,则说明本次JTAG接口控制请求为合法请求,执行步骤S105,若否,则说明本次JTAG接口控制请求为不合法请求,执行步骤S106。
S105:控制JTAG接口开启。
当确定明文数据段与原始数据段一致时,说明本次JTAG接口控制请求为合法请求,控制JTAG接口开启。
S106:输出JTAG接口控制权限验证失败提示信息。
当确定明文数据段与原始数据段不一致时,说明本次JTAG接口控制请求为不合法请求,输出JTAG接口控制权限验证失败提示信息。
本发明所提供的JTAG接口的控制方法,当接收到JTAG接口控制请求时,获取预置的密钥索引,并将密钥索引同步至控制请求端;根据密钥索引获取第一密钥,并利用第一密钥对预置的原始数据段进行加密处理,得到密文数据段;接收控制请求端根据密钥索引返回的第二密钥,并利用第二密钥对密文数据段进行解密,得到明文数据段;判断明文数据段与原始数据段是否一致;若是,则控制JTAG接口开启。通过使用动态密钥验证授权的方式对JTAG接口进行控制,替代了传统的物理上去除JTAG接口通路的方式,在芯片二次开发及退回分析阶段去除了焊接印刷电路板的操作,降低了硬件操作引发异常的概率,保护了调试现场,使得JTAG接口的使用控制更为方便。
需要说明的是,基于上述实施例一,本发明实施例还提供了相应的改进方案。在后续实施例中涉及与上述实施例一中相同步骤或相应步骤之间可相互参考,相应的有益效果也可相互参照,在下文的改进实施例中不再一一赘述。
实施例二:
参见图2,图2为本发明实施例中JTAG接口的控制方法的另一种实施流程图,该方法可以包括以下步骤:
S201:当检测到芯片启动时,判断是否存在预烧写的目标固件,若是,则执行步骤S202,若否,则不做处理。
当需要进行JTAG接口进行控制时,烧写目标固件到片上***的Flash存储器或Sdcard存储器。当检测到芯片启动时,判断是否存在预烧写的目标固件,若是,则说明当前需要进行JTAG接口控制,执行步骤S202,若否,则说明当前不需要进行JTAG接口控制,不做处理。
S202:判断目标固件是否合法,若否,则执行步骤S203,若是,则执行步骤S204。
当确定存在预烧写的目标固件时,判断目标固件是否合法,如通过运行在只读存储器(Read-Only Memory,ROM)中用于完成芯片启动时必要的外设的初始化过程的ROMCode检测目标固件是否合法,若否,则执行步骤S203,若是,则执行步骤S204。
S203:输出目标固件不合法提示信息。
当确定目标固件不合法时,输出目标固件不合法提示信息,以提示相关人员当前存在非法访问。
S204:利用目标固件获取预置的JTAG授权服务程序。
当确定目标固件合法时,说明可以将JTAG授权服务程序的控制权交由目标固件,利用目标固件获取预置的JTAG授权服务程序。通过在执行使能JTAG功能的流程中,多次使用了间接使能JTAG功能的办法,例如将JTAG授权服务程序预先设置于只读存储器的固定位置上,而不是直接编译进目标固件中;在目标固件选择JTAG授权服务的入口地址时,不是直接在目标固件中完成选择JTAG授权服务程序的入口地址的操作,目标固件仅仅完成从一次性可编程存储器指定位置获取数据的操作,真正完成选择JTAG授权服务程序入口的指令被当作普通数据存储在一次性可编程存储器中。
将芯片生命周期划分为如下阶段:开发阶段、产品阶段、芯片出现问题需要退回分析问题阶段(Return Material Authorization,RMA),在芯片处于开发阶段时,默认使能JTAG功能;当芯片处于产品阶段时,关闭JTAG功能;芯片JTAG功能的使能是通过内部信号完成的,而当芯片处于RMA阶段时,通过烧写经过加密签名的固件放在存储器中,启动***,运行固件,使得芯片获取使能JTAG功能的授权。
S205:通过JTAG授权服务程序获取密钥索引。
S206:将密钥索引发送给预置的加解密模块,以使加解密模块根据密钥索引获取第一密钥,并利用第一密钥对预置的原始数据段进行加密处理,得到密文数据段。
预先在安全子***中部署加解密模块Crypto,当通过JTAG授权服务程序获取密钥索引之后,将密钥索引发送给预置的加解密模块,加解密模块根据密钥索引获取第一密钥,并利用第一密钥对预置的原始数据段进行加密处理,得到密文数据段。通过设置加解密模块加密原始数据段,不是由安全子***中CPU直接获取密钥对原始数据段进行加密,而只是设置了密钥索引的方式,由硬件加解密模块根据密钥索引完成读取密钥的具体内容的操作,从而去除了安全子***中CPU获取默认密钥的风险,防止用户绕过JTAG授权服务,使能JTAG功能。实现了即使在目标固件甚至ROMCode泄露的情况下,使得第三方也无法探知使能JTAG功能的必要操作,保证了芯片的安全性。
S207:将密钥索引同步至控制请求端。
S208:接收控制请求端根据密钥索引返回的第二密钥。
S209:判断是否接收到中断,若是,则执行步骤S210,若否,则不做处理。
在接收到控制请求端返回的第二密钥之后,判断是否接收到中断,若是,则执行步骤S210,若否,则不做处理。
在本发明的一种具体实施方式中,步骤S209可以包括以下步骤:
判断是否在预设时长内接收到中断。
可以预先设置等待中断产生的预设时长,在接收到控制请求端返回的第二密钥之后,判断是否在预设时长内接收到中断。通过设置等待中断的预设时长,从而使得相关人员及时进行相应的检查处理,避免了长时间的等待耗时。
S210:将第二密钥发送给加解密模块,以使加解密模块利用第二密钥对密文数据段进行解密,得到明文数据段。
当确定接收到中断时,将第二密钥发送给加解密模块,加解密模块利用第二密钥对密文数据段进行解密,得到明文数据段。从而使得整个密钥验证过程均在硬件加解密模块中完成,使得第三方也无法探知使能JTAG功能的必要操作,保证了芯片的安全性。
S211:判断明文数据段与原始数据段是否一致,若是,则执行步骤S212,若否,则执行步骤S213。
S212:控制JTAG接口开启。
S213:输出JTAG接口控制权限验证失败提示信息。
实施例三:
参见图3,图3为本发明实施例中一种JTAG接口的控制***的硬件架构图。该控制***包括由安全子***CPU、只读存储器、静态随机存取存储器(Static Random-AccessMemory,SRAM)、一次性可编程存储器(eFuse)、安全子***中的JTAG授权硬件模块(DebugAuthorization Debug Part,DADP)、加解密模块组成安全子***,其中安全子***CPU用于执行ROMCode、经过认证的固件程序、中断服务程序以及JTAG授权服务程序;只读存储器用来存放并运行ROMCode,并且存放了各类高安全级别的服务;静态随机存取存储器用于存放经过验证解密之后的固件程序,静态随机存取存储器是掉电易失的,因此当静态随机存取存储器重置(Reset)或者断电之后,静态随机存取存储器不再存储解密之后的固件程序;一次性可编程存储器用于存储各类密钥、芯片生命周期以及芯片身份标识符(IdentityDocument,ID)等其他属性,对于密钥的访问,安全子***CPU只能读到密钥索引,而不能直接获取到密钥的实际数据,一次性可编程存储器是掉电非易失的;DADP模块与安全子***外部的JTAG授权硬件模块(Debug Authorization Host Part,DAHP)共同用于认证是否使能芯片JTAG功能,同静态随机存取存储器一样,DAP(Debug Authorization Part)即DADP与DAHP的统称是掉电易失的;加解密模块用于完成各类加解密,加解密模块获取到两组密钥之后,分别用两个密钥对预置的数据段进行加解密操作,查看原始内容与经过加解密模块加解密之后的内容是否一致,用来认证是否可以使能JTAG功能。
安全子***中所有的模块通过安全总线结构(Secure Fabric)互连。芯片除了安全子***外,还包含有应用中央处理器(Application CPU),用来执行其他业务逻辑;Flash存储器或Sdcard存储器是存放固件的存储模块,是掉电非易失的;DAHP,运行在安全子***CPU、应用CPU上的程序或者通过JTAG工具连接的宿主计算机(Host PC)可以通过向DAHP模块写入密钥,DAP硬件会自动同步到安全子***中的DADP模块;JTAG模块用来调试CPU、外设等芯片上各类资源。安全子***通过安全总线结构与***总线结构(System Fabric)互连,实现对安全子***之外资源的访问,而应用CPU则不能通过***总线结构访问安全子***,保证运行在安全子***中的固件是没有被篡改的。宿主计算机通过连接到***总线结构的JTAG实现对芯片各类资源的访问。ROM Table是片上***必须有的一个组件,用来识别调试组件。
DADP与DAHP模块中分别包含Debug Key寄存器、Host Key寄存器、Misc寄存器。DADP中的Debug Key寄存器只允许安全子***CPU读写密钥索引,此组寄存器的内容将由硬件同步到DAHP中的Debug Key寄存器,用户可以通过访问此组寄存器得知当前使用了哪一组Key;DADP中的Host Key寄存器只允许安全子***CPU读,同样的,此组寄存器的数据是DAHP中的Host Key寄存器同步过来的;Misc寄存器包括当前JTAG使能状态、密钥的长度、芯片生命周期状态等信息,此组寄存器是只读的。DAHP里的寄存器功能同DADP里的寄存器,不过DAHP里的寄存器允许应用CPU及Host主机通过***总线结构访问,也允许安全子***CPU通过安全总线结构访问,DAHP中的Debug Key寄存器是只读的,Host Key寄存器是可读写的,Misc寄存器同DADP中Misc寄存器。
实施例四:
相应于上面的方法实施例,本发明还提供了一种JTAG接口的控制装置,下文描述的JTAG接口的控制装置与上文描述的JTAG接口的控制方法可相互对应参照。
参见图4,图4为本发明实施例中一种JTAG接口的控制装置的结构框图,该装置可以包括:
索引获取及同步单元41,用于当接收到JTAG接口控制请求时,获取预置的密钥索引,并将密钥索引同步至控制请求端;
加密单元42,用于根据密钥索引获取第一密钥,并利用第一密钥对预置的原始数据段进行加密处理,得到密文数据段;
解密单元43,用于接收控制请求端根据密钥索引返回的第二密钥,并利用第二密钥对密文数据段进行解密,得到明文数据段;
第一判断单元44,用于判断明文数据段与原始数据段是否一致;
接口控制单元45,用于当确定明文数据段与原始数据段一致时,控制JTAG接口开启。
本发明所提供的JTAG接口的控制装置,当接收到JTAG接口控制请求时,获取预置的密钥索引,并将密钥索引同步至控制请求端;根据密钥索引获取第一密钥,并利用第一密钥对预置的原始数据段进行加密处理,得到密文数据段;接收控制请求端根据密钥索引返回的第二密钥,并利用第二密钥对密文数据段进行解密,得到明文数据段;判断明文数据段与原始数据段是否一致;若是,则控制JTAG接口开启。通过使用动态密钥验证授权的方式对JTAG接口进行控制,替代了传统的物理上去除JTAG接口通路的方式,在芯片二次开发及退回分析阶段去除了焊接印刷电路板的操作,降低了硬件操作引发异常的概率,保护了调试现场,使得JTAG接口的使用控制更为方便。
在本发明的一种具体实施方式中,索引获取及同步单元41包括:
判断子单元,用于当检测到芯片启动时,判断是否存在预烧写的目标固件;
程序获取子单元,用于当确定存在预烧写的目标固件时,利用目标固件获取预置的JTAG授权服务程序;
索引获取子单元,用于通过JTAG授权服务程序获取密钥索引。
在本发明的一种具体实施方式中,该装置还可以包括:
第二判断单元,用于在利用目标固件获取预置的JTAG授权服务程序之前,判断目标固件是否合法;
程序获取子单元具体为当确定目标固件合法时,利用目标固件获取预置的JTAG授权服务程序的单元。
在本发明的一种具体实施方式中,加密单元42包括密钥获取子模块,密钥获取子模块具体为将密钥索引发送给预置的加解密模块,以使加解密模块根据密钥索引获取第一密钥的单元;
解密单元43具体为将第二密钥发送给加解密模块,以使加解密模块利用第二密钥对密文数据段进行解密的单元。
在本发明的一种具体实施方式中,该装置还可以包括:
第三判断单元,用于判断是否接收到中断;
解密单元43具体为当确定接收到中断时,将第二密钥发送给加解密模块的单元。
在本发明的一种具体实施方式中,第三判断单元具体为判断是否在预设时长内接收到中断的单元。
实施例五:
相应于上面的方法实施例,参见图5,图5为本发明所提供的JTAG接口的控制设备的示意图,该设备可以包括:
存储器51,用于存储计算机程序;
处理器52,用于执行上述存储器51存储的计算机程序时可实现如下步骤:
当接收到JTAG接口控制请求时,获取预置的密钥索引,并将密钥索引同步至控制请求端;根据密钥索引获取第一密钥,并利用第一密钥对预置的原始数据段进行加密处理,得到密文数据段;接收控制请求端根据密钥索引返回的第二密钥,并利用第二密钥对密文数据段进行解密,得到明文数据段;判断明文数据段与原始数据段是否一致;若是,则控制JTAG接口开启。
对于本发明提供的设备的介绍请参照上述方法实施例,本发明在此不做赘述。
相应于上面的方法实施例,本发明还提供一种计算机可读存储介质,计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时可实现如下步骤:
当接收到JTAG接口控制请求时,获取预置的密钥索引,并将密钥索引同步至控制请求端;根据密钥索引获取第一密钥,并利用第一密钥对预置的原始数据段进行加密处理,得到密文数据段;接收控制请求端根据密钥索引返回的第二密钥,并利用第二密钥对密文数据段进行解密,得到明文数据段;判断明文数据段与原始数据段是否一致;若是,则控制JTAG接口开启。
该计算机可读存储介质可以包括:U盘、移动硬盘、只读存储器(Read-OnlyMemory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
对于本发明提供的计算机可读存储介质的介绍请参照上述方法实施例,本发明在此不做赘述。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其它实施例的不同之处,各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置、设备及计算机可读存储介质而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (10)
1.一种JTAG接口的控制方法,其特征在于,包括:
当接收到JTAG接口控制请求时,获取预置的密钥索引,并将所述密钥索引同步至控制请求端;
根据所述密钥索引获取第一密钥,并利用所述第一密钥对预置的原始数据段进行加密处理,得到密文数据段;
接收所述控制请求端根据所述密钥索引返回的第二密钥,并利用所述第二密钥对所述密文数据段进行解密,得到明文数据段;
判断所述明文数据段与所述原始数据段是否一致;
若是,则控制JTAG接口开启。
2.根据权利要求1所述的JTAG接口的控制方法,其特征在于,当接收到JTAG接口控制请求时,获取预置的密钥索引,包括:
当检测到芯片启动时,判断是否存在预烧写的目标固件;
若是,则利用所述目标固件获取预置的JTAG授权服务程序;
通过所述JTAG授权服务程序获取所述密钥索引。
3.根据权利要求2所述的JTAG接口的控制方法,其特征在于,在利用所述目标固件获取预置的JTAG授权服务程序之前,还包括:
判断所述目标固件是否合法;
若是,则执行所述利用所述目标固件获取预置的JTAG授权服务程序的步骤。
4.根据权利要求1至3任一项所述的JTAG接口的控制方法,其特征在于,根据所述密钥索引获取第一密钥,包括:
将所述密钥索引发送给预置的加解密模块,以使所述加解密模块根据所述密钥索引获取所述第一密钥;
利用所述第二密钥对所述密文数据段进行解密,包括:
将所述第二密钥发送给所述加解密模块,以使所述加解密模块利用所述第二密钥对所述密文数据段进行解密。
5.根据权利要求4所述的JTAG接口的控制方法,其特征在于,在得到密文数据段之后,将所述第二密钥发送给所述加解密模块之前,还包括:
判断是否接收到中断;
若是,则执行所述将所述第二密钥发送给所述加解密模块的步骤。
6.根据权利要求5所述的JTAG接口的控制方法,其特征在于,判断是否接收到中断,包括:
判断是否在预设时长内接收到中断。
7.一种JTAG接口的控制装置,其特征在于,包括:
索引获取及同步单元,用于当接收到JTAG接口控制请求时,获取预置的密钥索引,并将所述密钥索引同步至控制请求端;
加密单元,用于根据所述密钥索引获取第一密钥,并利用所述第一密钥对预置的原始数据段进行加密处理,得到密文数据段;
解密单元,用于接收所述控制请求端根据所述密钥索引返回的第二密钥,并利用所述第二密钥对所述密文数据段进行解密,得到明文数据段;
第一判断单元,用于判断所述明文数据段与所述原始数据段是否一致;
接口控制单元,用于当确定所述明文数据段与所述原始数据段一致时,控制JTAG接口开启。
8.根据权利要求7所述的JTAG接口的控制装置,其特征在于,所述索引获取及同步单元包括:
判断子单元,用于当检测到芯片启动时,判断是否存在预烧写的目标固件;
程序获取子单元,用于当确定存在预烧写的目标固件时,利用所述目标固件获取预置的JTAG授权服务程序;
索引获取子单元,用于通过所述JTAG授权服务程序获取所述密钥索引。
9.一种JTAG接口的控制设备,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求1至6任一项所述JTAG接口的控制方法的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至6任一项所述JTAG接口的控制方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110089414.6A CN112765062B (zh) | 2021-01-22 | 2021-01-22 | Jtag接口的控制方法、装置、设备及可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110089414.6A CN112765062B (zh) | 2021-01-22 | 2021-01-22 | Jtag接口的控制方法、装置、设备及可读存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112765062A true CN112765062A (zh) | 2021-05-07 |
CN112765062B CN112765062B (zh) | 2023-05-12 |
Family
ID=75706645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110089414.6A Active CN112765062B (zh) | 2021-01-22 | 2021-01-22 | Jtag接口的控制方法、装置、设备及可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112765062B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101782956A (zh) * | 2010-02-09 | 2010-07-21 | 杭州晟元芯片技术有限公司 | 一种基于aes实时加密的数据保护方法及装置 |
CN105245505A (zh) * | 2015-09-14 | 2016-01-13 | 深圳市优友互联有限公司 | 数据发送方法及装置、数据接收方法及装置、收发*** |
CN108123804A (zh) * | 2017-12-29 | 2018-06-05 | 广州汇智通信技术有限公司 | 一种数据解密的执行方法、装置及介质 |
CN109933481A (zh) * | 2019-03-13 | 2019-06-25 | 珠海市一微半导体有限公司 | 一种jtag接口的解锁***及jtag解锁控制方法 |
CN111901117A (zh) * | 2019-05-06 | 2020-11-06 | 深圳大普微电子科技有限公司 | 基于jtag接口的安全认证方法及*** |
-
2021
- 2021-01-22 CN CN202110089414.6A patent/CN112765062B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101782956A (zh) * | 2010-02-09 | 2010-07-21 | 杭州晟元芯片技术有限公司 | 一种基于aes实时加密的数据保护方法及装置 |
CN105245505A (zh) * | 2015-09-14 | 2016-01-13 | 深圳市优友互联有限公司 | 数据发送方法及装置、数据接收方法及装置、收发*** |
CN108123804A (zh) * | 2017-12-29 | 2018-06-05 | 广州汇智通信技术有限公司 | 一种数据解密的执行方法、装置及介质 |
CN109933481A (zh) * | 2019-03-13 | 2019-06-25 | 珠海市一微半导体有限公司 | 一种jtag接口的解锁***及jtag解锁控制方法 |
CN111901117A (zh) * | 2019-05-06 | 2020-11-06 | 深圳大普微电子科技有限公司 | 基于jtag接口的安全认证方法及*** |
Also Published As
Publication number | Publication date |
---|---|
CN112765062B (zh) | 2023-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111095213B (zh) | 嵌入式程序的安全引导方法、装置、设备及存储介质 | |
US20230020278A1 (en) | Secure boot assist for devices, and related systems, methods and devices | |
EP2248063B1 (en) | Method and apparatus for controlling system access during protected modes of operation | |
CN105354050B (zh) | 一种智能终端的应用软件调用方法 | |
CN109933481B (zh) | 一种jtag接口的解锁***及jtag解锁控制方法 | |
CN108628743B (zh) | 应用程序测试方法、装置、设备及存储介质 | |
JP5775738B2 (ja) | 情報処理装置、セキュアモジュール、情報処理方法、および情報処理プログラム | |
KR100607016B1 (ko) | 메모리 장치 | |
CN108347361B (zh) | 应用程序测试方法、装置、计算机设备和存储介质 | |
WO2018076648A1 (zh) | 一种芯片的安全启动方法及装置、计算机存储介质 | |
CN101124768A (zh) | 使用受保护的非易失性存储器的***和方法 | |
CN106919858B (zh) | 芯片、所述芯片的数据保护装置及方法 | |
CN107809677A (zh) | 一种在电视机中批量预置Widevine Key的***及方法 | |
TWI393006B (zh) | 用於碼傾印保護之安全系統及安全方法 | |
CN114662135A (zh) | 数据访问方法、计算机设备及可读存储介质 | |
CN105512574A (zh) | 电子产品的防抄板加密方法及装置 | |
CN112765062A (zh) | Jtag接口的控制方法、装置、设备及可读存储介质 | |
CN112231649A (zh) | 一种固件加密处理方法、装置、设备及介质 | |
CN114995918A (zh) | 基板管理控制器的启动方法、配置方法、装置及电子设备 | |
CN112860497B (zh) | 芯片调试使能控制方法 | |
CN113918392B (zh) | 一种调试保护***及调试处理模块 | |
US20110173702A1 (en) | Circuit with testable circuit coupled to privileged information supply circuit | |
CN116431189B (zh) | 基于pcie链路的板卡升级方法、装置、设备及存储介质 | |
CN118133310A (zh) | 数据存储方法、数据解密方法及芯片 | |
CN116167040A (zh) | 基于安全证书的调试权限控制方法及安全芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |