CN112753027A - 嵌入式通用串行总线2中继器 - Google Patents

嵌入式通用串行总线2中继器 Download PDF

Info

Publication number
CN112753027A
CN112753027A CN201980062912.2A CN201980062912A CN112753027A CN 112753027 A CN112753027 A CN 112753027A CN 201980062912 A CN201980062912 A CN 201980062912A CN 112753027 A CN112753027 A CN 112753027A
Authority
CN
China
Prior art keywords
node
output
coupled
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980062912.2A
Other languages
English (en)
Other versions
CN112753027B (zh
Inventor
W·N·貌
B·莎尔玛
黄焕章
D·E·温特
S·M·瓦伊宁
M·U·厄尔多甘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN112753027A publication Critical patent/CN112753027A/zh
Application granted granted Critical
Publication of CN112753027B publication Critical patent/CN112753027B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/36—Repeater circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7231—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched on or off by putting into cascade or not, by choosing between amplifiers by one or more switch(es)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)
  • Traffic Control Systems (AREA)

Abstract

本公开的各方面提供了一种方法(500)。在一些示例中，该方法包括在电路处经由差分输入信号来接收数据(505)。该方法还包括检测经由差分输入信号接收的数据中的下降边沿(515)。该方法还包括将电路的输出保持在数据的最终逻辑值(520)。该方法还包括在将电路的输出保持在数据的最终逻辑值的同时停用电路的发射器(525)。该方法还包括将电路的输出从数据的最终逻辑值释放(525)。

Description

嵌入式通用串行总线2中继器
发明内容
说明书的多个方面提供了一种电路。在一些示例中，该电路包括第一放大器、第二放大器、第三放大器、第一电阻器、第二电阻器、第一比较器、总线保持器电路和逻辑电路。第一放大器具有耦合到第一节点的第一输入、耦合到第二节点的第二输入、第一输出和第二输出。第二放大器具有耦合到第一放大器的第一输出的第一输入、耦合到第一放大器的第二输出的第二输入、耦合到第三节点的第一输出以及耦合到第四节点的第二输出。第三放大器具有耦合到第三节点的第一输入、耦合到第四节点的第二输入、耦合到第五节点的第一输出、耦合到第六节点的第二输出，以及控制输入。第一电阻器耦合在第一节点和第七节点之间。第二电阻器耦合在第七节点和第二节点之间。第一比较器具有耦合到第七节点的第一输入、耦合到第八节点的第二输入，以及输出。总线保持器电路具有输入、耦合到第三节点的第一输出以及耦合到第四节点的第二输出。逻辑电路具有耦合到第一比较器的输出的第一输入、耦合到总线保持器电路的输入的第一输出以及耦合到第三放大器的控制输入的第二输出。
说明书的其他方面提供了一种***。在一些示例中，该***包括处理元件和嵌入式通用串行总线(USB)(eUSB2)中继器。该处理元件被配置为根据eUSB2协议进行通信。该eUSB2中继器耦合到该处理元件，并且包括第一放大器、第二放大器、第三放大器、第一电阻器、第二电阻器、第一比较器、总线保持器电路和逻辑电路。第一放大器具有耦合到第一节点的第一输入、耦合到第二节点的第二输入、第一输出和第二输出。第二放大器具有耦合到第一放大器的第一输出的第一输入、耦合到第一放大器的第二输出的第二输入、耦合到第三节点的第一输出以及耦合到第四节点的第二输出。第三放大器具有耦合到第三节点的第一输入、耦合到第四节点的第二输入、耦合到第五节点的第一输出、耦合到第六节点的第二输出，以及控制输入。第一电阻器耦合在第一节点与第七节点之间。第二电阻器耦合在第七节点与第二节点之间。第一比较器具有耦合到第七节点的第一输入、耦合到第八节点的第二输入，以及输出。总线保持器电路具有输入、耦合到第三节点的第一输出以及耦合到第四节点的第二输出。逻辑电路具有耦合到第一比较器的输出的第一输入、耦合到总线保持器电路的输入的第一输出以及耦合到第三放大器的控制输入的第二输出。
说明书的其他方面提供了一种方法。在一些示例中，该方法包括在电路处经由差分输入信号接收数据。该方法还包括检测经由差分输入信号接收的数据中的下降边沿。该方法还包括将电路的输出保持在数据的最终逻辑值。该方法还包括在将电路的输出保持在数据的最终逻辑值的同时，停用电路的发射器。该方法还包括将电路的输出从数据的最终逻辑值释放。
附图说明
图1示出了说明性***的框图。
图2示出了说明性电路的示意图。
图3示出了说明性电路的示意图。
图4示出了说明性信号的图表。
图5示出了说明性方法的流程图。
具体实施方式
通用串行总线(USB)是一种用于互连电缆、连接器和通信协议的标准建立规范。USB是指无论是现在现有的还是以后发展的、由USB实施者论坛(USB IF)或替代和/或协助USB IF在其角色中监督USB规范的任何适当机构所认证的、包括任何修订或增补的USB规范的任何版本。在至少一个示例中，USB涵盖USB 1.0规范、USB 2.0规范、USB 3.0规范、USB4.0规范或其任何派生形式中的任何一个或多个，例如上述规范的修改或“.x”变体。同样，传统USB是指USB 2.x和/或USB 1.x。在某些示例中，嵌入式USB(eUSB)是指eUSB2。尽管在本文中提及了eUSB2，但是本说明书的教导适用于eUSB的其他版本，这些版本是eUSB2的延展、替代、派生或以其他方式与eUSB2共享某些共同点或相似之处。因此，该说明书不限于在eUSB2环境中、在eUSB环境中或在USB环境中实施。
最初，USB主要被实施以用于指定个人计算机与***设备之间的连接和通信的标准。然而，随着USB标准的采用已经延展并且在支持USB标准的计算设备中的实施日益普及，已经做出了努力来扩大和延展USB的适用性。例如，在最初建立个人计算机和***设备之间的通信规范时，USB已延展到***设备之间、个人计算机之间以及其他用例的通信。由于USB的这种广泛实施和使用，正在进一步努力将USB用作各个子***或电路(例如，片上***(SoC))之间的通信协议。这种实施方式有时被称为eUSB2。实施eUSB2带来了新的挑战。例如，在电路层级上，计算设备通常以不同于常规USB的电压电平运行，从而在eUSB2与传统USB***之间的直接通信中形成障碍。为了减轻这种障碍，eUSB2中继器可作为eUSB2与传统USB***(反之亦然)之间的桥接器或非线性转接驱动器(redriver)进行操作，以在通常约为3.3伏(V)的传统USB信令电压电平与eUSB2信令电压电平之间进行转换，这些eUSB2信令电压电平是电路层级的(例如，硅合适的电压)，例如大约1.0V、1.2V、1.4V或小于3.3V的任何其他合适的值。
在一些示例中，USB包(例如，包括控制信息、要传输的数据以及错误检测和/或校正信息)的数据的最后一位(诸如USB包的包结束(EOP)指示符的最后一位)将被拉伸，并在EOP指示符的末端后创建额外的数据位。在某些示例中，拉伸是由USB通信中的集线器切换偏斜引起的。在EOP指示符的末端后，eUSB2中继器的eUSB2输入线变为空闲。如果在过渡到EOP指示符的末端后eUSB2中继器的发射器没有快速关闭，则在eUSB2差分输入信号线上接收到的空闲信号将被传递通过eUSB2中继器的USB差分输出信号线，并导致噪声被发送到与eUSB2中继器的USB差分输出信号线耦合的设备，这在某些实施方式中是不希望的和/或不可接受的。但是，USB规范还禁止截断EOP指示符，从而限制了eUSB2中继器的发射器关闭的速度。在一些示例中，在过渡到EOP指示符的末端后的这种噪声或位被称为涓滴位(dribblebits)。
在某些eUSB2中继器实施方式中，时钟数据恢复(CDR)电路或锁相环(PLL)确定由eUSB2中继器接收到的信号的时钟正时信息，并且基于该时钟正时信息，eUSB2中继器对接收和/或发送的位数进行计数。例如，通过使用CDR和/或PLL信息，一旦已接收和/或发送了EOP指示符的特定位数，eUSB2中继器就会关闭eUSB2中继器的发射器，并且在发送由空闲的eUSB2输入线产生的噪声之前关闭eUSB2中继器的发射器。但是，就占用面积(footprint)(例如，组件管芯的物理表面积)而言，CDR电路和PLL二者相对于eUSB2中继器的其余部分来说都是eUSB2中继器的较大组件，这都增加了制造eUSB2中继器的成本和由eUSB2中继器消耗的功率。在某些方面，eUSB2的实施方式的目标包括在比传统USB更小的、更低功耗的环境中根据USB规范提供通信，这与CDR电路和PLL的尺寸和功率要求背道而驰。相应地，在某些eUSB2中继器实施方式中，期望在不使用进入或离开方向上的CDR电路或PLL的情况下，在支持涓滴位的情况下执行EOP检测。
本说明书的一些方面提供了一种电路。在某些示例中，该电路适合用于eUSB2接口和USB接口之间的介接(interfacing)。特别地，在一些示例中，该电路是eUSB2转USB中继器。在其他示例中，该电路是USB转eUSB2中继器。例如，该电路提供从eUSB2电压电平到USB电压电平和/或从USB电压电平到eUSB2电压电平的电平变换。这样一来，在一些示例中，该电路被视为缓冲器和/或电平移位器。在一些示例中，该电路还提供对USB通信的一个或多个元素的支持，例如涓滴位和宽度变化的EOP信息(例如，如在低速通信中的大约8位的EOP指示符，和/或如在高速通信中的大约40位的EOP指示符)。例如，在EOP指示符的末端处，电路的eUSB2差分输入信号线变为空闲(例如，eUSB2差分输入信号线之间的差分电压降至阈值以下)。当该电路无法准确识别EOP指示符的末端时，该电路将在USB差分输出信号线上输出由闲置的eUSB2差分输入信号线产生的噪声，在某些实施方式中，该噪声对于该电路的特定应用环境是不希望的和/或不可接受的。在一些示例中，该电路包括一个或多个组件，该一个或多个组件被配置为快速检测该电路中变为空闲的eUSB2差分输入信号线。在一些示例中，基于该电路的eUSB2差分输入信号线的差分电压降至阈值以下而进行该检测。在一些示例中，基于该检测，该电路的逻辑组件控制该电路的一个或多个其他组件以将EOP指示符的最后一位的值维持多达四个附加位，该四个附加位对应于根据USB规范所允许的四个涓滴位。在一些示例中，如果USB规范中提供的涓滴位的允许量发生变化，则该描述可扩展以适应根据USB规范所允许的更多或更少数量的涓滴位。
维持EOP指示符的数据的最后一位使得用于关闭由该电路进行的发送的控制信号在EOP指示符的最后一位的实际数据的发送结束之前到达，即使已经发生了EOP指示符的适当数量的位的发送。例如，如果EOP指示符是一系列逻辑高值位，则在EOP指示符的末端并且该电路的eUSB2差分输入信号线变为空闲后，该电路将多达四个附加位维持在逻辑高值，以防止该电路在USB差分输出信号线上发送噪声。同样，如果EOP指示符是一系列逻辑低值位，则在EOP指示符的末端并且该电路的eUSB2差分输入信号线变为空闲后，该电路将多达四个附加位维持在逻辑低值，以防止该电路在USB差分输出信号线上发送噪声。在一些示例中，在该电路中实施比较器以确定该电路的eUSB2差分输入信号线何时变为空闲，从而向该电路的逻辑组件提供控制信号，以致使EOP指示符的最后一位保持在EOP指示符的末端后多达四个附加位，以防止该电路在过渡到EOP指示符的末端后以比实施为CDR电路和/或PLL的电路的情况低的空间和功耗来传输的噪声。
现在转到图1，其示出了说明性***100的框图。在一些示例中，***100示出了计算设备或计算设备的元件。例如，***100包括处理器105、eUSB2设备110、eUSB2中继器115和USB设备120。如本文其他地方所述，USB设备120是传统USB设备。在一些示例中，eUSB2设备110或USB设备120中的一者或两者在***100外部实施，并且被配置为通过适当的接口(例如，适合于分别根据eUSB2或USB协议执行通信的端口和插座)耦合到***100。在一些示例中，处理器105是SoC。eUSB2设备110是根据用于eUSB2的信号电压电平规范在入口和出口通信方向上操作的任何设备。USB设备120是根据用于传统USB的信号电压电平规范在入口和出口通信方向上操作的任何设备。例如，在一些实施方式中，USB设备120是***设备，诸如用户输入设备(例如，传感器、扫描仪、成像设备、麦克风等)、输出设备(例如，打印机、扬声器等)、存储设备或适合与处理器105通信的任何其他***设备、组件或器件。
eUSB2中继器115将处理器105通信地耦合到USB设备120(反之亦然)，从而将适合于处理器105的信号转变成适合于USB设备120的信号(反之亦然)。例如，在一些实施方式中，在约0.8V至约1.4V的范围内执行处理器105中的信令(signaling)。类似地，在一些实施方式中，以约3.3V或约5V执行USB设备120中的信令。在一些示例中，eUSB2中继器115作为位级中继器进行操作，其从处理器105或USB设备120中的一个接收信号，并转变信号以供处理器105或USB设备120中的另一个使用(例如，通过基于通信方向向上或向下移位信号的电压电平)。在一些示例中，***100中的数据信号以EOP指示符结束。在一些示例中，EOP指示符的长度为大约8位，而在其他示例中，EOP指示符的长度为大约40位，并且在其他示例中，EOP指示符具有根据USB或eUSB2规范定义的任何长度。EOP指示符是一个静态值。例如，对于EOP指示符的指定持续时间，其为逻辑高值位的连续系列或逻辑低值位的连续系列。
在一些示例中，在eUSB2中继器115接收到EOP指示符之后，eUSB2中继器115的eUSB2差分输入信号线进入空闲状态，其中eUSB2差分输入信号线之间的差分电压小于预定阈值，但在某些示例中也是非零的。如果eUSB2中继器115继续将在eUSB2差分输入信号线上接收的信号放大并经由USB差分输出信号线发送出去，则噪声将出现在USB差分输出信号线上，这是不希望的和/或不可接受的(例如，使得噪声会降低接收到噪声的设备的性能)。为了防止噪声的传输，在EOP指示符的末端的上升或下降过渡之前，关闭eUSB2中继器115的发射器125。在某些版本中，USB规范禁止截断EOP指示符(例如，在发送EOP指示符的整个位宽之前停止传输)。相应地，在一些示例中，eUSB2中继器115包括比较器130，该比较器130将每个eUSB2差分输入信号线上存在的值彼此进行比较，以确定何时发生在EOP指示符的末端处的上升或下降过渡，并且基于比较的结果将EOP指示符的最后一位扩展了多达四个附加位。在扩展EOP指示符的时间段期间，eUSB2中继器115关闭发射器125，以防止在EOP指示符的传输之后经由USB差分输出信号线将噪声发送出去，同时还确保了在关闭发射器125之前按照USB规范发送EOP指示符的整个位宽而不会进行截断。在一些示例中，添加到EOP指示符的末端的这些位重复EOP指示符的最后一位的值，其被称为EOP涓滴或EOP涓滴位。
现在转到图2，其示出了说明性电路200的示意图。在一些示例中，电路200适合于实施为图1的***100的eUSB2中继器115。在一些示例中，电路200表示具有从eUSB2***接收数据并将数据提供给传统USB***的功能的eUSB2中继器。在一些示例中，电路200包括放大器205、放大器210、放大器215、比较器220、比较器225、比较器230、静噪检测器235、逻辑电路240、总线保持器245、电阻器250、电阻器255、电阻器260、电阻器265和电容器270。在一些示例中，放大器205被视为电路200的接收器(RX)，放大器210被视为电路200的前置放大器(Pre-Amp)，并且放大器215被视为电路200的发射器(TX)，例如使得放大器215表示eUSB2中继器115的发射器125。在一些示例中，从电路200中省略了放大器210。在一些示例中，比较器230表示eUSB2中继器115的比较器130。在一些示例中，电路200明确地不包括CDR电路或PLL。
在电路200的示例架构中，放大器205具有耦合到节点272的正差分输入和耦合到节点274的负差分输入。放大器210具有耦合到放大器205的正差分输出的正差分输入和耦合到放大器205的负差分输出的负差分输入。放大器210还具有耦合到节点276的正差分输出和耦合到节点278的负差分输出。放大器215具有耦合到节点276的正差分输入、耦合到节点278的负差分输入、耦合到节点280的正差分输出以及耦合到节点282的负差分输出。比较器220具有耦合到节点272的第一输入和耦合到节点284的第二输入。比较器225具有耦合到节点274的第一输入和耦合到节点286的第二输入。比较器230具有耦合到节点286的第一输入和耦合到节点288的第二输入。静噪检测器235具有耦合到节点272的第一输入和耦合到节点274的第二输入。比较器220的输出、比较器225的输出、比较器230的输出以及静噪检测器235的输出均耦合到逻辑电路240的相应输入。逻辑电路240的第一输出耦合到放大器205的偏移控制端子，逻辑电路240的第二输出耦合到总线保持器245，并且逻辑电路240的第三输出耦合到放大器215的控制端子。总线保持器具有耦合到节点276的第一输出和耦合到节点278的第二输出。电阻器250耦合在节点272与节点286之间，并且电阻器255耦合在节点286与节点274之间。电阻器260耦合在节点272与节点288之间，并且电阻器265耦合在节点288与节点274之间。电容器270耦合在节点288与接地端子290之间。
在电路200的操作的示例中，在节点272和节点274处接收差分输入信号。例如，在节点272处接收差分输入信号的正分量(eD+)，并且在节点274处接收差分输入信号的负分量(eD-)。就此而言，在一些示例中，节点272和节点274共同包括电路200的eUSB2差分输入端口和/或eUSB2差分输入信号线。放大器205放大差分输入信号，并且放大器210放大该放大的结果以在节点276和节点278处提供信号。在一些示例中，放大器205基于由逻辑电路240执行的控制并且根据在放大器205的偏移控制端子处接收到的控制信号，将偏移引入差分输入信号。例如，逻辑电路240控制放大器205以将偏移引入差分输入信号，使得基于偏移的极性，放大器205的输出将是静态逻辑高值或静态逻辑低值。在一些示例中，这至少部分地促进了本文所教导的EOP扩展和/或防止了放大器205的输出中的随机噪声的放大。放大器215放大在节点276和节点278处存在的信号，以分别在节点280和节点282处提供差分输出信号。差分输出信号的正分量(D+)在节点280处被输出，并且差分输出信号的负分量(D-)在节点282处被输出。就此而言，在一些示例中，节点280和节点282共同包括电路200的USB差分输出端口和/或USB差分输出信号线。在一些示例中，例如，放大器215由与放大器205不同的电源供电和/或接收与放大器205不同的电源电压，使得电路200使用双电源以在eUSB2差分输入端口和USB差分输出端口之间提供电平移位功能。另外，在一些示例中，放大器215受到逻辑电路240的控制。例如，逻辑电路240控制放大器215何时激活，放大在节点276和节点278处存在的信号以分别在节点280和节点282处提供差分输出信号，或者何时关闭放大器215并且不放大在节点276和节点278处存在的信号以分别在节点280和节点282处提供差分输出信号。
比较器220被配置为将eD+与在节点284处接收的第一基准电压(Vref1)进行比较，并将比较结果输出至逻辑电路240。比较器225被配置为将eD-与在节点286处接收的第二基准电压(Vref2)进行比较，并将比较结果输出至逻辑电路240。在一些示例中，Vref1和Vref2是相同的信号(例如，使得节点284和节点286耦合到相同的共用点。在其他示例中，Vref1和Vref2是不同的信号，但具有基本相同的值。在其他示例中，Vref1和Vref2具有不同的值。在一些示例中，比较器220和/或比较器225中的一个或两个被相应的信号丢失检测器(未示出)代替，该信号丢失检测器被配置为相对于eD+和/或eD-来确定信号丢失是否已经发生。
电阻器250、电阻器255、电阻器260和电阻器265中的每一个具有近似相同的电阻值，使得它们被平衡并且存在于节点286处的电压近似等于eD+和eD-的共模电压(Vcm)。此外，eUSB2差分信令线的中心抽头是浮动的，这意味着中心抽头未参考接地电势。相应地，基于Vcm和电容器270的电压(Vc)，在节点288处存在的电压近似等于Vcm_ref。在一些示例中，电容器270具有大约50皮法拉(pF)的电容，以在eD+和eD-之间产生浮动的中心抽头。比较器230被配置为将Vcm与Vcm_ref进行比较以确定eD+的边沿过渡。当eUSB2差分输入信号线激活时，Vcm_ref充电到大约等于Vcm的值。当Vcm大于或近似等于Vcm_ref时，比较器230输出具有逻辑低值的信号。当Vcm下降到低于Vcm_Vref时，比较器230输出具有逻辑高值的信号。当比较器230的输出从逻辑低电平过渡到逻辑高电平时，比较器230已经检测到数据接收的结束(例如，诸如EOP指示符的结束和/或eUSB2输入信号故障)，并且因此eUSB2差分输入信号线变为空闲状态。在一些示例中，静噪检测器235在eD+和eD-之间的差超过阈值时输出逻辑高值信号，并且在eD+和eD-之间的差小于阈值时输出逻辑低值信号。在一些示例中，静噪检测器235包括使静噪检测器235对eD+和eD-的变化缓慢反应的一个或多个噪声和/或其他滤波组件。例如，在一些实施方式中，静噪检测器235的响应时间不足以(例如，太慢)使静噪检测器235的输出被用于识别EOP指示符的结束和/或被用作EOP指示符的控制的基础，如本文所述，尽管静噪检测器235的输出随后指示eUSB2差分输入信号线在EOP指示符的末端后的时间变为空闲。
基于比较器230的输出，逻辑电路240控制总线保持器245和/或放大器215在节点276和节点278处维持EOP指示符的最后一位的值，直到放大器215被关闭之后。在一些示例中，由逻辑电路240进行的这种控制防止了由空闲eUSB2差分输入信号线引起的噪声被放大器215放大并输出到节点280和/或节点282。例如，当比较器230向逻辑电路240指示经由eUSB2差分输入信号线的数据接收已经结束时，逻辑电路240经由比较器220和比较器225确定节点272和节点274中的每一个的状态。基于节点272和节点274中的每一个的状态，逻辑电路240控制总线保持器245分别维持节点276和节点278的值。例如，当比较器220指示节点272处于差分高电平(例如，Vcm加上差分输入信号的电压摆幅的一半)，比较器225指示节点274处于差分低电平(例如，Vcm减去差分输入信号的电压摆幅的二分之一)，并且比较器230输出逻辑高信号时，逻辑电路240控制总线保持器245将节点276保持在差分高电平并且将节点278保持在差分低电平。类似地，当比较器220指示节点272处于差分低电平，比较器225指示节点274处于差分高电平，并且比较器230输出逻辑高信号时，逻辑电路240控制总线保持器245将节点276保持在差分低电平并且将节点278保持在差分高电平。在一些示例中，逻辑电路240控制总线保持器245将节点276和节点278保持在规定的电平，直到逻辑电路240已经控制放大器215关闭，之后逻辑电路240控制总线保持器245释放节点276和节点278以返回到根据分别在节点272和节点274处接收到的信号的值所确定的值。
在一些示例中，总线保持器245包括适合于并被配置成当由逻辑电路240控制时将节点276和/或节点278的值选择性地保持在期望的电平以及当由逻辑电路240控制时释放节点276和/或278的任何一个或多个组件。在一些示例实施方式中，当由逻辑电路240控制时，通过将源电压或接地端子短路连接到节点276和/或节点278，总线保持器245将节点276和/或节点278保持在期望的电平并对应于放大器215的相应输入。在一些示例中，总线保持器245反转在节点276和/或节点278处存在的信号的极性，并且在其他示例中，总线保持器245维持或保持在节点276和/或节点278处存在的信号的极性。
现在转到图3，其示出了说明性电路300的示意图。在一些示例中，电路300适合于实施为图1的***100的eUSB2中继器115。在一些示例中，电路300包括放大器205、放大器210、放大器215、比较器220、比较器225、比较器305、静噪检测器235、逻辑电路240、总线保持器245、电阻器250和电阻255。在一些示例中，电路300表示具有从传统USB***接收数据并将数据提供给eUSB2***的功能的eUSB2中继器。在一些示例中，比较器305表示eUSB2中继器115的比较器130。在一些示例中，电路300明确地不包括CDR电路或PLL。
在电路300的示例架构中，如以上关于图2的电路200所描述对组件进行耦合，并在此不再赘述。在至少一个示例中，比较器305具有耦合到节点286的第一输入、耦合到接地端子290的第二输入以及耦合到逻辑电路240的输出。
在操作的至少一个示例中，具有与电路200的组件相同的附图标记的电路300的组件以与以上关于电路200所述的基本相同的方式操作。另外，在理解电路300的操作时，应注意在描述电路200时参考eD+和eD-的情况下，在描述电路300时参考了D+和D-。在描述电路200时参考D+和D-的情况下，在描述电路300时参考了eD+和eD-。例如，电路200在节点272和节点274处分别接收eD+和eD-，并且在节点280和节点282处分别输出D+和D-，而电路300在节点272处接收D+，在节点274处接收D-，在节点280处输出eD+，并且在节点282处输出eD-。
比较器305被配置为将Vcm与接地端子处存在的信号(例如，诸如接地电势)进行比较，并且在Vcm大于接地端子处存在的信号时输出逻辑高信号以确定D+的边沿过渡。如以上关于电路200所述，eUSB2差分信令线的中心抽头是浮动的，使得比较器230的第二输入耦合到节点288而不是接地端子。相反，传统USB差分信令线的中心抽头是接地的(例如，耦合到接地端子290)。相应地，比较器305的第二输入也耦合到接地端子290。当比较器305的输出从逻辑低电平过渡到逻辑高电平时，比较器305已经检测到数据接收的结束(例如，诸如EOP指示符的结束和/或USB输入信号故障)，并且因此USB差分输入信号线变为空闲状态。逻辑电路240以与上文关于比较器230的输出所描述的基本相同的方式基于比较器305的输出来控制放大器215和总线保持器245。
现在转到图4，其示出了说明性波形的图表400。图表400示出了波形405、波形410、波形415、波形420、波形425、波形430、波形435和波形440。在一些示例中，例如当图表400表示电路200中存在的波形时，波形405对应于eD+，波形410对应于eD-，波形415对应于D+，波形420对应于D-，波形425对应于Vcm_Vref，波形430对应于Vcm，波形435对应于比较器230的输出，并且波形440对应于静噪检测器235的输出。在其他示例中，例如当图表400表示电路300中存在的波形时，波形405对应于D+，波形410对应于D-，波形415对应于eD+，波形420对应于eD-，波形425被省略(例如，使得电路300中不存在Vcm_ref)，波形430对应于Vcm，波形435对应于比较器305的输出，并且波形440对应于静噪检测器235的输出。
如图4所示并且在整个说明书中描述，当在时间t1处在波形405中出现下降边沿以使得波形405和波形410之间的差分电压小于阈值量时，确定差分数据的接收结束，并且波形430的值开始减小。当波形430的值减小时，在波形435中出现上升边沿。基于在波形435中出现的上升边沿，波形415被控制以维持在时间t1处存在的值直到时间t2，在该时间t2，传输被关闭并且波形415和波形420被拉至接地电势。另外，如由波形435和波形440所示，波形440的下降边沿落后于时间t1，恰好出现在时间t2之前，因此，不足以作为检测结果用于控制在时间t1直到时间t2处的波形415的值的扩展。
现在转到图5，其示出了说明性方法500的流程图。在一些示例中，方法500对应于由***100、电路200和/或电路300的一个或多个组件执行的动作。在一些示例中，方法500是用于控制电路的发射器(例如，eUSB2中继器的发射器)的方法。在一些示例中，由电路实施的方法500有利于防止在电路的差分输入线变为空闲(例如，具有浮动的且有时为非零的值)时由电路传输噪声，而无需使用CDR电路或PLL。
在操作505处，经由差分输入信号接收数据。在一些示例中，例如当根据eUSB2信令协议接收到差分信号时，差分输入信号的中心抽头是浮动的。在其他示例中，例如当根据传统USB协议接收到差分信号时，差分输入信号的中心抽头是接地的。当经由差分输入信号接收数据时(例如，当差分输入信号的大小远大于0时)，承载差分输入信号的差分信令线被认为是激活的。相反，当不接收数据时(例如，当差分输入信号的大小约为0或差分输入信号的正负分量具有近似相同的值时)，承载差分输入信号的差分信令线被认为是非激活的或空闲的。此外，当差分输入信号的正分量和负分量都被拉低到接地电势时，承载差分输入信号的差分信令线被认为处于高速空闲状态。
在操作510处，停止经由差分输入信号接收数据。当不经由差分信号接收数据时，差分信令线被认为是空闲的，其中差分输入信号的特定值未被定义。在一些示例中，空闲的差分信令线被定义为差分输入信号的正分量和负分量之间的差小于预定阈值。
在操作515处，检测数据中的下降边沿。在一些示例中，下降边沿发生在经由差分输入信号接收数据结束时和/或差分信令线过渡为空闲状态时。在这样的示例中，下降边沿导致差分输入信号的正分量和差分输入信号的负分量之间的差分电压小于阈值量，表明经由差分输入信号接收数据的结束和/或差分信令线过渡到空闲状态。在一些示例中，下降边沿存在于差分输入信号的正分量中。在其他示例中，下降边沿存在于差分输入信号的负分量中。当在差分输入信号的正分量和/或差分输入信号的负分量中的一者或两者中出现下降边沿，而差分输入信号的正分量与差分输入信号的负分量之间的差分电压不小于阈值量时，差分信令线不被认为是空闲的。在一些示例中，通过将差分输入信号的共模电压与基准电压进行比较来检测下降边沿。在一些示例中，例如当从eUSB2***接收数据时，基准电压为Vcm_ref。在其他示例中，例如当从传统USB***接收数据时，基准电压为接地电势。在一些示例中，该比较是由比较器执行的。
在操作520处，将电路的输出保持在数据的最终逻辑值。数据的最终逻辑值例如是紧接在数据中的下降边沿之前由数据表示的逻辑值。数据的最终逻辑值根据任何合适的手段来确定，其范围不受方法500的限制。电路的输出在预定的时间段内保持在最终逻辑值。在各种示例中，预定的时间段的范围是从0位(bit)到4位。例如，当数据的最终值表示逻辑1且检测到数据的下降边沿时，通常发射器的输出还将包括反映并对应于数据的下降边沿的下降边沿，使得发射器不再输出逻辑1。相反，在操作520处，发射器继续输出逻辑1，以在预定的时间段内保持电路的输出。类似地，当数据的最终值表示逻辑0并且检测到数据的下降边沿时，通常发射器的输出还将包括反映并对应于数据的下降边沿的下降边沿，使得发射器不再输出逻辑0。相反，在操作520处，发射器继续输出逻辑0，以在预定的时间段内保持电路的输出。
在一些示例中，通过控制发射器的输入节点使其具有表示逻辑1或逻辑0的值，而不管在该时间点处接收的差分输入信号的值如何，电路的输出被保持在最终逻辑值。例如，当数据值中的下降边沿之前的差分输入信号的各个分量表示逻辑1时，即使在差分输入信号变为空闲后，发射器的输入节点仍被保持为表示逻辑1的值。当数据值中的下降边沿之前的差分输入信号的各个分量表示逻辑0时，即使在差分输入信号变为空闲之后，发射器的输入节点仍被保持为表示逻辑0的值。在一些示例中，通过控制一个或多个开关(例如，总线保持器电路的组件)将发射器的输入节点耦合到一个或多个电压源或从其解耦而将发射器的输入节点保持在最终逻辑值，该一个或多个电压源具有被配置为表示逻辑1和/或逻辑0的值。在一些示例中，基于对下降边沿的检测结果来执行开关的控制。在数据的下降边沿是USB数据包的EOP指示符的下降边沿(例如，最终过渡)的某些示例中，保持数据的最终逻辑值会将EOP涓滴引入电路，并且EOP涓滴的宽度(例如，预定时间段和/或EOP涓滴的位数)受限于eUSB2和/或USB规范。
在操作525处，在预定时间段内关闭或停用发射器。在一些示例中，在预定时间段内关闭发射器以防止在差分输入信号变为空闲之后传输经由差分输入信号接收的值。相应地，在一些示例中，在预定时间段内关闭发射器可防止发射器在数据的下降边沿与关闭发射器之间传输噪声。在一些示例中，操作525与操作520连续地执行(例如，使得在根据操作520保持数据的最终逻辑值的同时，执行操作525以关闭发射器)。在一些示例中，在关闭发射器之后，发射器的输入节点被释放(例如，不再保持数据的最终逻辑值)，以使发射器的输入节点线性地或非线性地跟踪差分输入信号。
尽管已经描述了方法500的操作并用参考数字标记了该方法，但是在各种示例中，方法500包括本文未列举的其他操作(例如，中间比较、逻辑操作、诸如经由多路复用器的输出选择等)，在一些示例中，本文列举的任何一个或多个操作包括一个或多个子操作(例如，中间比较、逻辑操作、诸如通过多路复用器的输出选择等)，在一些示例中，本文列举的任何一个或多个操作被省略，和/或在一些示例中，本文列举的任何一个或多个操作以不同于本文所呈现的顺序执行(例如，以相反的顺序、基本上同时、重叠等)，所有这些都应包含在本说明书的范围之内。
在前述讨论中，术语“包括”以开放式方式使用，因此应解释为表示“包括但不限于……”。另外，术语“耦合”旨在表示间接或直接的有线或无线连接。“被配置为执行任务或功能”的设备可以在制造商制造时被配置(例如，编程和/或硬连线)为执行该功能和/或可以由用户在制造后配置(或重新配置)为执行该功能和/或其他附加功能或替代功能。可以通过设备的固件和/或软件编程，通过硬件组件的构造和/或布局以及设备的互连，或其组合来进行该配置。此外，据说包括某些组件的电路或设备可以替代地被配置为耦合到那些组件以形成所描述的电路***或设备。
尽管本文将某些组件描述为具有特定的处理技术(例如，场效应晶体管(FET)、金属氧化物半导体FET(MOSFET)、n型、p型、漏极扩展、自然型等)，但这些组件可以被交换为其他处理技术的组件(例如，用双极结型晶体管(BJT)替换FET和/或MOSFET、用p型替换n型，反之亦然等)，并将电路重新配置为包括被替换的组件，用于提供至少部分类似于组件更换之前的可用功能的期望功能。除非另有说明，否则图示为电阻器的组件通常表示串联和/或并联耦合以提供由图示的电阻器表示的一定量的阻抗的任何一个或多个元件。另外，在前述讨论中，短语“接地电压电势”的使用旨在包括机架接地、大地接地、浮动接地、虚拟接地、数字接地、共用接地和/或任何其他形式的适用于或适合于本说明书的教导的接地连接。除非另有说明，否则在数值之前的“大约”、“约”或“基本上”是指所述数值的+/-10％。
以上讨论旨在说明本说明书的原理和各种示例。一旦充分了解了以上描述，许多变化和修改对于本领域技术人员将变得明显。本说明书旨在被解释为涵盖所有这样的变化和修改。

Claims (20)

1.一种电路，包括：
第一放大器，其具有耦合到第一节点的第一输入、耦合到第二节点的第二输入、第一输出以及第二输出；
第二放大器，其具有耦合到所述第一放大器的所述第一输出的第一输入、耦合到所述第一放大器的所述第二输出的第二输入、耦合到第三节点的第一输出以及耦合到第四节点的第二输出；
第三放大器，其具有耦合到所述第三节点的第一输入、耦合到所述第四节点的第二输入、耦合到第五节点的第一输出、耦合到第六节点的第二输出，以及控制输入；
第一电阻器，其耦合在所述第一节点和第七节点之间；
第二电阻器，其耦合在所述第七节点与所述第二节点之间；
第一比较器，其具有耦合到所述第七节点的第一输入、耦合到第八节点的第二输入，以及输出；
总线保持器电路，其具有输入、耦合到所述第三节点的第一输出以及耦合到所述第四节点的第二输出；以及
逻辑电路，其具有耦合到所述第一比较器的所述输出的第一输入、耦合到所述总线保持器电路的所述输入的第一输出以及耦合到所述第三放大器的所述控制输入的第二输出。
2.根据权利要求1所述的电路，还包括静噪检测器，所述静噪检测器具有耦合到所述第一节点的第一输入、耦合到所述第二节点的第二输入以及耦合到所述逻辑电路的第二输入的输出。
3.根据权利要求1所述的电路，还包括：
第三电阻器，其耦合在所述第一节点与第九节点之间；
第四电阻器，其耦合在所述第九节点与所述第二节点之间；和
电容器，其耦合在所述第九节点和接地端子之间。
4.根据权利要求1所述的电路，其中所述第八节点是被配置为耦合到接地电势的接地端子。
5.根据权利要求1所述的电路，还包括：
第二比较器，其具有耦合到所述第一节点的第一输入、耦合到第十节点并被配置为接收基准电压的第二输入以及耦合到所述逻辑电路的第三输入的输出；和
第三比较器，其具有耦合到所述第二节点的第一输入、耦合到第十一节点并被配置为接收第二基准电压的第二输入以及耦合到所述逻辑电路的第四输入的输出。
6.根据权利要求1所述的电路，其中所述第一节点被配置为从嵌入式通用串行总线USB***即eUSB2***接收差分输入信号的正分量(eD+)，其中所述第二节点被配置为从所述eUSB2***接收所述差分输入信号的负分量(eD-)，其中所述第五节点被配置为向传统USB***输出差分输出信号的正分量(D+)，并且其中所述第六节点被配置为向所述传统USB***输出所述差分输出信号的负分量(D-)。
7.根据权利要求1所述的电路，其中所述第一节点被配置为从传统通用串行总线***即传统USB***接收差分输入信号的正分量(D+)，其中所述第二节点被配置为从所述传统USB***接收所述差分输入信号的负分量(D-)，其中所述第五节点被配置为向嵌入式USB***即eUSB2***输出差分输出信号的正分量(eD+)，并且其中所述第六节点被配置为向所述eUSB2***输出所述差分输出信号的负分量(eD-)。
8.一种***，包括：
处理元件，其被配置为根据嵌入式通用串行总线USB协议即eUSB2协议进行通信；和
eUSB2中继器，其耦合到所述处理元件，其中所述eUSB2中继器包括：
第一放大器，其具有耦合到第一节点的第一输入、耦合到第二节点的第二输入、第一输出以及第二输出；
第二放大器，其具有耦合到所述第一放大器的所述第一输出的第一输入、耦合到所述第一放大器的所述第二输出的第二输入、耦合到第三节点的第一输出以及耦合到第四节点的第二输出；
第三放大器，其具有耦合到所述第三节点的第一输入、耦合到所述第四节点的第二输入、耦合到第五节点的第一输出、耦合到第六节点的第二输出，以及控制输入；
第一电阻器，其耦合在所述第一节点与第七节点之间；
第二电阻器，其耦合在所述第七节点与所述第二节点之间；
第一比较器，其具有耦合到所述第七节点的第一输入、耦合到第八节点的第二输入，以及输出；
总线保持器电路，其具有输入、耦合到所述第三节点的第一输出以及耦合到所述第四节点的第二输出；以及
逻辑电路，其具有耦合到所述第一比较器的所述输出的第一输入、耦合到所述总线保持器电路的所述输入的第一输出以及耦合到所述第三放大器的所述控制输入的第二输出。
9.根据权利要求8所述的***，其中所述eUSB2中继器还包括：
第三电阻器，其耦合在所述第一节点与第九节点之间；
第四电阻器，其耦合在所述第九节点与所述第二节点之间；以及
电容器，其耦合在所述第九节点与接地端子之间。
10.根据权利要求8所述的***，其中所述第八节点是被配置为耦合到接地电势的接地端子。
11.根据权利要求8所述的***，还包括：
静噪检测器，其具有耦合到所述第一节点的第一输入、耦合到所述第二节点的第二输入以及耦合到所述逻辑电路的第二输入的输出；
第二比较器，其具有耦合到所述第一节点的第一输入、耦合到第十节点并被配置为接收基准电压的第二输入以及耦合到所述逻辑电路的第三输入的输出；和
第三比较器，其具有耦合到所述第二节点的第一输入、耦合到第十一节点并被配置为接收第二基准电压的第二输入以及耦合到所述逻辑电路的第四输入的输出。
12.根据权利要求8所述的***，其中所述第一节点被配置为根据所述eUSB2协议从所述处理元件接收差分输入信号的正分量(eD+)，其中所述第二节点被配置为根据所述eUSB2协议从所述处理元件接收所述差分输入信号的负分量(eD-)，其中所述第五节点被配置为向传统USB***输出差分输出信号的正分量(D+)，并且其中所述第六节点被配置为向所述传统USB***输出所述差分输出信号的负分量(D-)。
13.根据权利要求8所述的***，其中所述第一节点被配置为从传统USB***接收差分输入信号的正分量(D+)，其中所述第二节点被配置为从所述传统USB***接收所述差分输入信号的负分量(D-)，其中所述第五节点被配置为根据所述eUSB2协议向所述处理元件输出差分输出信号的正分量(eD+)，并且其中所述第六节点被配置为根据所述eUSB2协议向所述处理元件输出所述差分输出信号的负分量(eD-)。
14.根据权利要求8所述的***，其中所述总线保持器被配置为响应于所述第一比较器输出逻辑高信号而在不考虑所述第一节点处存在的信号的值或所述第二节点处存在的信号的值的情况下将所述第三节点或所述第四节点中的至少一个保持在预定值处达到预定时间段，并且其中所述逻辑电路被配置为响应于所述第一比较器输出所述逻辑高信号而控制所述第三放大器停止生成在预定时间段期间开始并在所述预定时间段之后延伸的输出信号。
15.一种方法，包括：
在电路处经由差分输入信号接收数据；
检测经由所述差分输入信号接收的所述数据的下降边沿；
将所述电路的输出保持在所述数据的最终逻辑值；
在将所述电路的所述输出保持在所述数据的所述最终逻辑值时，停用所述电路的发射器；以及
将所述电路的所述输出从所述数据的所述最终逻辑值释放。
16.根据权利要求15所述的方法，其中检测经由所述差分输入信号接收的所述数据的所述下降边沿包括：将所述差分输入信号的共模电压与基准电压进行比较，其中所述基准电压是当从传统通用串行总线***即传统USB***接收到所述差分输入信号时的接地电势，并且其中所述基准电压是当从嵌入式USB 2***即eUSB2***接收到所述差分输入信号时在电容器两端建立的所述共模电压。
17.根据权利要求15所述的方法，其中所述数据的所述下降边沿指示包结束指示符即EOP指示符的接收结束，并且其中在所述数据的所述下降边沿之后，所述差分输入信号进入空闲状态。
18.根据权利要求17所述的方法，其中将所述电路的所述输出保持在所述数据的所述最终逻辑值以及在将所述电路的所述输出保持在所述数据的所述最终逻辑值的同时停用所述电路的发射器均响应于检测到所述数据中的所述下降边沿，并且防止由所述发射器传输由于所述差分输入信号处于所述空闲状态所引起的噪声作为所述电路的所述输出。
19.根据权利要求15所述的方法，其中在根据通用串行总线规范即USB规范由可允许的传输涓滴限制的预定时间段内，将所述电路的所述输出保持在所述数据的所述最终逻辑值。
20.根据权利要求19所述的方法，其中将所述电路的所述输出保持在所述数据的所述最终逻辑值包括：响应于检测到所述数据中的所述下降边沿，将所述电路的所述输出所源自的节点耦合到电压源，所述电压源被配置为提供电压以将所述电路的所述输出保持在所述数据的所述最终逻辑值。
CN201980062912.2A 2018-07-30 2019-07-25 嵌入式通用串行总线2中继器 Active CN112753027B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201862711824P 2018-07-30 2018-07-30
US62/711,824 2018-07-30
US201862714250P 2018-08-03 2018-08-03
US62/714,250 2018-08-03
US201862715326P 2018-08-07 2018-08-07
US62/715,326 2018-08-07
US16/404,433 US10657089B2 (en) 2018-07-30 2019-05-06 Embedded universal serial bus 2 repeater
US16/404,433 2019-05-06
PCT/US2019/043334 WO2020046499A2 (en) 2018-07-30 2019-07-25 Embedded universal serial bus 2 repeater

Publications (2)

Publication Number Publication Date
CN112753027A true CN112753027A (zh) 2021-05-04
CN112753027B CN112753027B (zh) 2024-06-25

Family

ID=69178460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980062912.2A Active CN112753027B (zh) 2018-07-30 2019-07-25 嵌入式通用串行总线2中继器

Country Status (4)

Country Link
US (4) US10657089B2 (zh)
EP (1) EP3830706B1 (zh)
CN (1) CN112753027B (zh)
WO (1) WO2020046499A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112597444A (zh) * 2020-12-29 2021-04-02 芯启源电子科技有限公司 基于usb协议的usb设备ip侵权识别方法及其终端

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11029750B2 (en) * 2017-06-29 2021-06-08 Intel Corporation Apparatus for universal serial bus 2.0 (USB2) combined high speed squelch and disconnect detection
US10802566B1 (en) * 2017-07-06 2020-10-13 Synopsys, Inc. Two-part interface PHY for system-on-chip devices
US10657089B2 (en) * 2018-07-30 2020-05-19 Texas Instruments Incorporated Embedded universal serial bus 2 repeater
US11386036B2 (en) 2018-08-06 2022-07-12 Texas Instruments Incorporated Embedded universal serial bus 2 repeater
TWI746083B (zh) * 2020-07-24 2021-11-11 聯陽半導體股份有限公司 訊號中繼系統
US11528095B2 (en) * 2020-12-11 2022-12-13 Cypress Semiconductor Corporation Methods to remove dribble introduced and regenerate sync bits lost due to squelch delays in USB high speed packet repeating
US11874718B2 (en) 2020-12-30 2024-01-16 Texas Instruments Incorporated Frame-based, low power interfaces between devices with different I/O signals
US11630797B2 (en) * 2021-06-07 2023-04-18 Texas Instruments Incorporated Detection of a power state change in a serial bus repeater
US11563462B1 (en) 2021-07-22 2023-01-24 Texas Instruments Incorporated Rejection of end-of-packet dribble in high speed universal serial bus repeaters
US11671289B2 (en) * 2021-09-14 2023-06-06 Nxp Usa, Inc. End of packet detection

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443211B2 (en) * 2005-12-16 2008-10-28 Via Technologies Inc. Transmitter and transmission circuit
CN102419740A (zh) * 2010-09-28 2012-04-18 瑞萨电子株式会社 Usb通信装置和降低其功耗量的方法
US20140006664A1 (en) * 2012-06-30 2014-01-02 Huimin Chen Low power universal serial bus
CN104321757A (zh) * 2012-06-30 2015-01-28 英特尔公司 设备连接检测
CN104350720A (zh) * 2012-06-26 2015-02-11 英特尔公司 提供用于双向串行互连的串行协议
US20150067209A1 (en) * 2013-08-29 2015-03-05 Advanced Micro Devices, Inc. Method and circuit for detecting usb 3.0 lfps signal
CN104834621A (zh) * 2014-02-10 2015-08-12 英特尔公司 嵌入式通用串行总线解决方案
US20160380747A1 (en) * 2015-06-27 2016-12-29 Chia How Low Flexible interconnect architecture

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6819145B2 (en) 2002-06-28 2004-11-16 Intel Corporation High speed differential pre-driver using common mode pre-charge
US7400173B1 (en) 2003-09-19 2008-07-15 Cypress Semicondductor Corp. Differential receiver with wide input common mode range and low duty cycle distortion
US7461192B2 (en) 2004-12-15 2008-12-02 Rambus Inc. Interface for bridging out-of-band information and preventing false presence detection of terminating devices
TWI275246B (en) 2005-09-26 2007-03-01 Univ Tsinghua Transmitting circuit applied to input output interface
US7586336B2 (en) 2006-01-23 2009-09-08 Seiko Epson Corporation Method and circuit for squelch detection in serial communications
JP4414974B2 (ja) 2006-02-28 2010-02-17 パナソニック株式会社 データ受信装置
EP2243140B1 (en) 2007-12-15 2018-06-06 QUALCOMM Incorporated Improving memory read stability using selective precharge of bit line sections
JP2011010053A (ja) 2009-06-26 2011-01-13 Hitachi-Lg Data Storage Inc 情報検出装置及び方法
JP2011010244A (ja) 2009-06-29 2011-01-13 Hitachi-Lg Data Storage Inc 情報検出装置及び方法
US7999595B2 (en) 2009-09-16 2011-08-16 Advanced Micro Devices, Inc. Rectifying and level shifting circuit
US8824987B2 (en) 2011-07-27 2014-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Squelch detector circuit and method
US9130817B2 (en) * 2011-12-15 2015-09-08 Intel Corporation Low power transmitter for generating pulse modulated signals
US9087158B2 (en) * 2012-06-30 2015-07-21 Intel Corporation Explicit control message signaling
US9727514B2 (en) 2014-12-09 2017-08-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated circuits with universal serial bus 2.0 and embedded universal serial bus 2 connectivity
US9836420B2 (en) 2014-12-09 2017-12-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated systems with universal serial Bus 2.0 and embedded universal serial Bus 2 connectivity
DE102016123400B3 (de) * 2016-01-19 2017-04-06 Elmos Semiconductor Aktiengesellschaft Eindrahtlichtsteuerbus mit mehreren Pegeln
US10120436B2 (en) 2016-03-23 2018-11-06 Intel Corporation Apparatuses, systems, and methods for USB high-speed chirp detection
US20180173666A1 (en) 2016-12-16 2018-06-21 Intel Corporation APPARATUSES AND METHODS TO COUPLE AN EMBEDDED UNIVERSAL SERIAL BUS (eUSB) CIRCUIT TO A UNIVERSAL SERIAL BUS (USB) TRANSCEIVER INTERFACE CIRCUIT
US10425124B1 (en) * 2018-03-14 2019-09-24 Pericom Semiconductor Corporation Repeaters with fast transitions from low-power standby to low-frequency signal transmission
US10333473B1 (en) * 2018-04-26 2019-06-25 Synaptics Incorporated Stabilizing high performance audio amplifiers
US10657089B2 (en) * 2018-07-30 2020-05-19 Texas Instruments Incorporated Embedded universal serial bus 2 repeater

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443211B2 (en) * 2005-12-16 2008-10-28 Via Technologies Inc. Transmitter and transmission circuit
CN102419740A (zh) * 2010-09-28 2012-04-18 瑞萨电子株式会社 Usb通信装置和降低其功耗量的方法
CN104350720A (zh) * 2012-06-26 2015-02-11 英特尔公司 提供用于双向串行互连的串行协议
US20140006664A1 (en) * 2012-06-30 2014-01-02 Huimin Chen Low power universal serial bus
CN104321757A (zh) * 2012-06-30 2015-01-28 英特尔公司 设备连接检测
US20150067209A1 (en) * 2013-08-29 2015-03-05 Advanced Micro Devices, Inc. Method and circuit for detecting usb 3.0 lfps signal
CN104834621A (zh) * 2014-02-10 2015-08-12 英特尔公司 嵌入式通用串行总线解决方案
US20160380747A1 (en) * 2015-06-27 2016-12-29 Chia How Low Flexible interconnect architecture
CN107710180A (zh) * 2015-06-27 2018-02-16 英特尔公司 柔性互连架构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112597444A (zh) * 2020-12-29 2021-04-02 芯启源电子科技有限公司 基于usb协议的usb设备ip侵权识别方法及其终端
CN112597444B (zh) * 2020-12-29 2024-01-09 芯启源(上海)半导体科技有限公司 基于usb协议的usb设备ip侵权识别方法及其终端

Also Published As

Publication number Publication date
EP3830706B1 (en) 2023-06-28
US20200272590A1 (en) 2020-08-27
US11010319B2 (en) 2021-05-18
EP3830706A2 (en) 2021-06-09
US10657089B2 (en) 2020-05-19
CN112753027B (zh) 2024-06-25
US10657090B2 (en) 2020-05-19
EP3830706A4 (en) 2021-10-06
US11436173B2 (en) 2022-09-06
WO2020046499A2 (en) 2020-03-05
US20210240648A1 (en) 2021-08-05
US20200125517A1 (en) 2020-04-23
WO2020046499A3 (en) 2020-04-09
US20200034323A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
CN112753027B (zh) 嵌入式通用串行总线2中继器
CN112789605B (zh) 嵌入式通用串行总线2中继器
US8558577B1 (en) Systems and methods for bidirectional signal separation
US10938385B2 (en) Loss of signal detection circuit
US10922255B2 (en) Embedded universal serial bus 2 repeater
US7936180B2 (en) Serial link transmitter
US11133802B2 (en) Repeater for an open-drain communication system using a current detector and a control logic circuit
US11355946B2 (en) Communication architecture between ear bud device and charging device based on fewer pins
US7281151B2 (en) Method of stopping data communication of a communication apparatus based on a detection of a power supply voltage drop

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant