CN112750682B - 存储器件的制造方法及沉积半导体材料于基板的方法 - Google Patents

存储器件的制造方法及沉积半导体材料于基板的方法 Download PDF

Info

Publication number
CN112750682B
CN112750682B CN201911043139.3A CN201911043139A CN112750682B CN 112750682 B CN112750682 B CN 112750682B CN 201911043139 A CN201911043139 A CN 201911043139A CN 112750682 B CN112750682 B CN 112750682B
Authority
CN
China
Prior art keywords
temperature
semiconductor material
substrate
semiconductor
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911043139.3A
Other languages
English (en)
Other versions
CN112750682A (zh
Inventor
崔钟武
金成基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xia Tai Xin Semiconductor Qing Dao Ltd
Original Assignee
Xia Tai Xin Semiconductor Qing Dao Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xia Tai Xin Semiconductor Qing Dao Ltd filed Critical Xia Tai Xin Semiconductor Qing Dao Ltd
Priority to CN201911043139.3A priority Critical patent/CN112750682B/zh
Publication of CN112750682A publication Critical patent/CN112750682A/zh
Application granted granted Critical
Publication of CN112750682B publication Critical patent/CN112750682B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种存储器件的制造方法，包括提供半导体基板，在将温度由第一温度逐渐升温至第二温度的过程中沉积第一半导体材料；在维持所述第二温度的过程中，继续沉积所述第一半导体材料，两次沉积第一半导体材料形成位线接触点；并以相同的方法沉积第二半导体材料形成存储节点。本发明还提供一种沉积半导体材料于基板的方法。本发明的存储器件的制造方法不仅可以改善半导体层的孔洞和间隙，还可以节省制程的时间，提高制造效率。

Description

存储器件的制造方法及沉积半导体材料于基板的方法
技术领域
本发明涉及一种存储器件的制造方法及一种沉积半导体材料于基板的方法。
背景技术
现如今，半导体元器件已广泛地得到使用。半导体元器件的制备是在基础的硅晶圆基底上进行，经过一系列选择性蚀刻与薄膜沉积，从而在晶圆上形成极小的结构，实现电路设计的功能。动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每一存储单元主要由一个晶体管与一个由晶体管操控的电容器构成，且存储单元会排列成阵列形式，每一存储单元通过字线与位线彼此电性连接。
存储器件中的位线接触点和存储节点可由多晶硅材料沉积形成。在高温的环境下沉积形成所述位线接触点和存储节点时，多晶硅层容易出现空洞和间隙，影响存储器件的性能。
发明内容
鉴于此，本发明提供一种能够在沉积多晶硅层时改善孔洞和间隙产生的存储器件的制造方法。
一种存储器件的制造方法，包括：
提供半导体基板；
将所述半导体基板所在的环境温度调节到第一温度后维持在第一温度预设时长，然后由第一温度逐渐升温至第二温度；
在所述第一温度逐渐升温至所述第二温度的过程中沉积第一半导体材料于所述半导体基板上；
将所述环境温度维持在所述第二温度预设时长后，继续在所述第二温度的环境下沉积所述第一半导体材料，两次沉积的第一半导体材料形成位线接触点；
形成与所述位线接触点连接的位线；
将所述半导体基板所在的环境温度调节至所述第一温度，然后由所述第一温度逐渐升温至所述第二温度；
在所述第一温度逐渐升温至所述第二温度的过程中沉积第二半导体材料于所述半导体基板上；
将所述环境温度维持在所述第二温度，继续沉积所述第二半导体材料，两次沉积的第二半导体材料形成存储节点。
本发明还提供一种沉积半导体材料于基板的方法。
一种沉积半导体材料于基板的方法，包括:
提供基板；
将基板所在的环境温度调节至第一温度后维持在第一温度预设时长，然后由第一温度逐渐升温至第二温度；
在所述第一温度逐渐升温至所述第二温度的过程中沉积第一半导体材料于所述基板上；
将所述环境温度维持在所述第二温度预设时长后，继续在所述第二温度的环境下沉积所述第一半导体材料。
相较于现有技术，本发明的存储器件的制造方法在由第一温度升温至第二温度的过程中，一边升温一边沉积第一半导体材料，之后维持第二温度，再继续沉积第一半导体材料，不仅可以改善半导体层的孔洞和间隙，还可以节省制程的时间，提高制造效率。
附图说明
图1是本发明一较佳实施例的存储器件的制造流程图。
图2～6是制造本发明一较佳实施例的存储器件的剖面结构示意图。
图7是沉积半导体材料时的温度控制图。
图8是本发明一较佳实施例的存储器件的平面示意图。
图9是本发明一较佳实施例的沉积半导体材料于基板的流程图。
图10是本发明一较佳实施例的沉积半导体材料于基板的剖面示意图。
图11是比较实施例的沉积半导体材料时的温度控制图。
主要元件符号说明
存储器件 100
半导体基板 1
沟槽隔离 2
栅极 31
栅极凹槽 32
栅极氧化层 33
第一绝缘层 41
第二绝缘层 42
第三绝缘层 43
第一通孔 51
第二通孔 52
位线接触点 6
位线 71
字线 72
存储节点 8
基板 201
第一半导体层 202
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请一并参考图1～6，图1是本发明一较佳实施例的存储器件100的制造流程图。在本实施例中，该存储器件可以为动态随机存取存储器(Dynamic Random Access Memory，DRAM)。图2～6是制造本发明一较佳实施例的存储器件100的剖面结构示意图。本发明的存储器件100的制造流程包括如下步骤：
步骤S101：如图2所示，提供半导体基板1。
在本实施例中，半导体基板1可以为硅基底。
在本实施例中，存储器件100的制造方法还包括在半导体基板1上形成多个间隔设置的沟槽隔离2。
步骤S102：如图3所示，在半导体基板1中形成多个栅极31。
在本实施例中，半导体基板1形成有多个栅极凹槽32，每一个栅极31形成于对应的栅极凹槽32中，栅极凹槽32的底部和侧壁形成有栅极氧化层33。
可以理解的，栅极31可以不限于形成于半导体基板1中，在其他实施例中，栅极31可以形成于半导体基板1上。
如图3所示，相邻的两个沟槽隔离2之间形成有两个栅极31。
步骤S103：如图4所示，形成覆盖半导体基板1及栅极31的第一绝缘层41，蚀刻第一绝缘层41形成第一通孔51使半导体基板1暴露。
在本实施例中，第一通孔51位于相邻的两个栅极31之间。
步骤S104：请一并参考图4和图7，将半导体基板1的环境温度由第一温度逐渐升温至第二温度，升温的过程中，沉积第一半导体材料于第一通孔51中；将所述环境温度维持在所述第二温度，在维持所述第二温度的过程中，继续沉积所述第一半导体材料直至第一通孔51被填满，两次沉积的第一半导体材料形成位线接触点6。
在本实施例中，所述第一温度为380℃。本步骤中，当半导体基板1最初的环境温度为室温时，需要先将半导体基板1的环境温度先从室温升温到第一温度，然后再从第一温度升温到第二温度。可以理解的，在其他实施例中，所述第一温度可以为380±20℃，即所述第一温度的范围可以为360～400℃。在本实施例中，所述第二温度为550℃。可以理解的，在其他实施例中，所述第二温度为550±20℃，即所述第二温度的范围可以为530～570℃。
如图7所示，具体地，在沉积所述第一半导体材料时，温度的控制可以包括P1～P6共六个阶段。
在P1阶段，环境温度从室温逐渐升温至所述第一温度(T1)，在P1阶段可以以5～10℃/min升温，P1阶段的时长可以为15～30min，但不限于此。P1阶段的升温速度和时长可以根据实际需要设定。
在环境温度到达所述第一温度之后，在P2阶段，维持所述第一温度，使环境温度稳定在所述第一温度，以使半导体基板1及第一绝缘层41的温度更均匀。P2阶段的时长可以为5～10min。P1和P2阶段均不沉积所述第一半导体材料。
在所述环境温度稳定在所述第一温度之后，在P3阶段，所述环境温度由第一温度逐渐升温至所述第二温度(T2)，并沉积所述第一半导体材料于所述第一通孔51中，在所述P3阶段，温度大致以3～8℃/min上升(温度范围允许±1℃的变化)。在本实施例中，P3阶段的时长可以为20～60min，但不限于此，可以理解的，P3阶段的时长取决于所需要的半导体层的厚度。
在P3阶段内沉积完成指定的半导体层厚度之后，在P4阶段，维持所述第二温度，使所述环境温度稳定在所述第二温度，以使半导体基板1与第一绝缘层41的温度更均匀。P4阶段的时长可以为5～10min，P4阶段不沉积所述第一半导体材料。
所述环境温度稳定在所述第二温度之后，进入P5阶段，开始继续沉积所述第一半导体材料于所述第一通孔51中，直至第一通孔51被填满。可以理解的，P5阶段的时长取决于所需要沉积的半导体层的厚度。
所述第一半导体层的沉积完成后，进入P6阶段，开始降温。
请参考图11，在比较实施例中，沉积所述第一半导体材料时，温度的控制可以包括P1’～P4’共四个阶段。
在P1’阶段，环境温度从室温逐渐升温至所述第二温度(T2)，在P1’阶段可以以5～10℃/min升温，P1’阶段的时长可以为15～30min，但不限于此。P1’阶段的升温速度和时长可以根据实际需要设定。P1’阶段不沉积所述第一半导体材料。所述第二温度的范围可以为530～570℃。
在P2’阶段，维持所述第二温度，使所述环境温度稳定在所述第二温度。P2’阶段的时长可以为5～10min，P2’阶段不沉积所述第一半导体材料。
所述环境温度稳定在所述第二温度之后，进入P3’阶段，开始沉积所述第一半导体材料于所述第一通孔51中，直至第一通孔51被填满。可以理解的，P3’阶段的时长取决于所需要沉积的半导体层的厚度。
所述第一半导体层的沉积完成后，进入P4’阶段，开始降温。
相较于比较实施例，在所述第一温度升温至第二温度的过程中沉积所述第一半导体材料，沉积的温度较低有利于填充半导体层中的孔洞和间隙，使第一半导体层不容易出现孔洞和间隙；并且在升温过程中沉积，而不是等到升温至特定的固定温度再沉积，节约了制造所需要的时间，提高产品制造的效率。当维持在第二温度下继续沉积所述第一半导体材料时，较高的沉积温度则能够加快沉积速度，有利于更快地使半导体层的成型。并且，在第二次升温(即P3阶段)的前后分别设置一恒温阶段(即P2与P4)，使沉积发生在整个半导体基板1的温度在更均匀地情况下，也令孔洞和间隙不易产生。
所述第一半导体材料可以为多晶硅。在本实施例中，所述第一半导体材料为N型掺杂的多晶硅。
步骤S105：如图5所述，沉积导电层形成于分别于多个位线接触点6电性连接的位线(Bit Line)71。
步骤S106：如图6所述，在位线71远离半导体基板1的一侧形成第二绝缘层42，蚀刻第二绝缘层42形成第二通孔52使半导体基板1暴露。
在本实施例中，第二通孔52可以位于沟槽隔离2和栅极31之间。
步骤S107：请一并参考6和图7，将半导体基板1的环境温度由所述第一温度逐渐升温至所述第二温度，升温的过程中，沉积第二半导体层材料于第二通孔52中；将环境温度维持在所述第二温度，在维持所述第二温度的过程中，继续沉积所述第二半导体材料直至填满第二通孔52，两次沉积的第二半导体材料形成存储节点8。
本步骤中，当半导体基板1最初的环境温度为室温时，需要先将半导体基板1的环境温度先从室温升温到第一温度，然后再从第一温度升温到第二温度。
在本实施例中，沉积第二半导体材料的方法与沉积第二半导体材料的方法类似，以此沉积的第二半导体材料也可以避免孔洞和间隙的形成，在此不再赘述。
所述第二半导体材料可以为多晶硅。在本实施例中，所述第二半导体材料为N型掺杂的多晶硅。
步骤S108：如图6所示，形成存储节点8之后，形成覆盖存储节点8的第三绝缘层43。
在本实施例中，在步骤S104与步骤S105之间还包括通过化学机械研磨制程(Chemical Mechanical Polish，CMP)将未沉积于所述第一通孔51中的所述第一半导体材料移除的步骤；在步骤S107与步骤S108之间还包括通过化学机械研磨制程将未沉积于所述第二通孔52中的所述第二半导体材料移除的步骤。
如图8所示，在本实施例中，存储器件100的制造方法还包括形成于栅极31连接的字线72。
请参考图9和图10，本发明还提供一种沉积半导体材料于基板的方法，包括如下步骤：
步骤S901：提供基板201。
步骤S902：在基板201所在的环境温度由第一温度逐渐升温至第二温度的过程中，沉积第一半导体材料于基板201，其中第一温度小于第二温度；将所述环境温度维持在所述第二温度，在维持所述第二温度的过程中，继续沉积所述第一半导体材料，形成第一半导体层202。
具体地，请参考图7，在沉积所述第一半导体材料时，温度的控制可以包括如上所述的P1～P6共六个阶段，在此不再赘述。
所述第一半导体材料可以为多晶硅。在本实施例中，所述第一半导体材料为N型掺杂的多晶硅。
以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims (10)

1.一种存储器件的制造方法，其特征在于，包括：
提供半导体基板；
将所述半导体基板所在的环境温度调节到第一温度后维持在第一温度预设时长，然后由第一温度逐渐升温至第二温度；
在所述第一温度逐渐升温至所述第二温度的过程中沉积第一半导体材料于所述半导体基板上；
将所述环境温度维持在第二温度预设时长后，继续在所述第二温度的环境下沉积所述第一半导体材料，两次沉积的第一半导体材料形成位线接触点；
形成与所述位线接触点连接的位线；
将所述半导体基板所在的环境温度调节至所述第一温度，然后由所述第一温度逐渐升温至所述第二温度；
在所述第一温度逐渐升温至所述第二温度的过程中沉积第二半导体材料于所述半导体基板上；
将所述环境温度维持在所述第二温度，继续沉积所述第二半导体材料，两次沉积的第二半导体材料形成存储节点。
2.如权利要求1所述的存储器件的制造方法，其特征在于，所述第一温度为360～400℃，所述第二温度为530～570℃。
3.如权利要求1所述的存储器件的制造方法，其特征在于，所述第一温度逐渐升温至所述第二温度的过程中，温度每分钟升高3～8℃。
4.如权利要求1所述的存储器件的制造方法，其特征在于，由所述第一温度逐渐升温至所述第二温度的时长为20～60分钟。
5.如权利要求1所述的存储器件的制造方法，其特征在于，所述第一半导体材料和所述第二半导体材料均为多晶硅。
6.如权利要求1所述的存储器件的制造方法，其特征在于，在沉积第一半导体材料之前，在所述半导体基板中设置栅极；形成覆盖所述半导体基板和所述栅极的第一绝缘层，图案化所述第一绝缘层形成多个位于相邻栅极之间的第一通孔，所述第一半导体材料沉积于所述第一通孔之中；在形成所述位线之后，形成覆盖所述位线和所述第一绝缘层的第二绝缘层，图案化所述第一绝缘层和所述第二绝缘层形成多个暴露所述半导体基板的第二通孔，所述第二半导体材料沉积于所述第二通孔之中。
7.一种沉积半导体材料于基板的方法，其特征在于，包括:
提供基板；
将基板所在的环境温度调节至第一温度后维持在第一温度预设时长，然后由第一温度逐渐升温至第二温度；
在所述第一温度逐渐升温至所述第二温度的过程中沉积第一半导体材料于所述基板上；
将所述环境温度维持在第二温度预设时长后，继续在所述第二温度的环境下沉积所述第一半导体材料，两次沉积的所述第一半导体材料形成第一半导体层。
8.如权利要求7所述的沉积半导体材料于基板的方法，其特征在于，所述第一温度为360～400℃，所述第二温度为530～570℃。
9.如权利要求7所述的沉积半导体材料于基板的方法，其特征在于，所述第一温度逐渐升温至所述第二温度的过程中，温度每分钟升高3～8℃。
10.如权利要求7所述的沉积半导体材料于基板的方法，其特征在于，所述第一半导体材料为多晶硅。
CN201911043139.3A 2019-10-30 2019-10-30 存储器件的制造方法及沉积半导体材料于基板的方法 Active CN112750682B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911043139.3A CN112750682B (zh) 2019-10-30 2019-10-30 存储器件的制造方法及沉积半导体材料于基板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911043139.3A CN112750682B (zh) 2019-10-30 2019-10-30 存储器件的制造方法及沉积半导体材料于基板的方法

Publications (2)

Publication Number Publication Date
CN112750682A CN112750682A (zh) 2021-05-04
CN112750682B true CN112750682B (zh) 2022-12-30

Family

ID=75640372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911043139.3A Active CN112750682B (zh) 2019-10-30 2019-10-30 存储器件的制造方法及沉积半导体材料于基板的方法

Country Status (1)

Country Link
CN (1) CN112750682B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141892A (en) * 1990-07-16 1992-08-25 Applied Materials, Inc. Process for depositing highly doped polysilicon layer on stepped surface of semiconductor wafer resulting in enhanced step coverage
US6096626A (en) * 1998-09-03 2000-08-01 Micron Technology, Inc. Semiconductor structures and semiconductor processing methods of forming silicon layers
US6191011B1 (en) * 1998-09-28 2001-02-20 Ag Associates (Israel) Ltd. Selective hemispherical grain silicon deposition
US6235563B1 (en) * 1989-02-14 2001-05-22 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
US6509263B1 (en) * 1999-11-15 2003-01-21 Samsung Electronics Co., Ltd. Method for fabricating a semiconductor memory device having polysilicon with an enhanced surface concentration and reduced contact resistance

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7157327B2 (en) * 2004-07-01 2007-01-02 Infineon Technologies Ag Void free, silicon filled trenches in semiconductors
US7943463B2 (en) * 2009-04-02 2011-05-17 Micron Technology, Inc. Methods of semiconductor processing involving forming doped polysilicon on undoped polysilicon
US10460932B2 (en) * 2017-03-31 2019-10-29 Asm Ip Holding B.V. Semiconductor device with amorphous silicon filled gaps and methods for forming

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235563B1 (en) * 1989-02-14 2001-05-22 Seiko Epson Corporation Semiconductor device and method of manufacturing the same
US5141892A (en) * 1990-07-16 1992-08-25 Applied Materials, Inc. Process for depositing highly doped polysilicon layer on stepped surface of semiconductor wafer resulting in enhanced step coverage
US6096626A (en) * 1998-09-03 2000-08-01 Micron Technology, Inc. Semiconductor structures and semiconductor processing methods of forming silicon layers
US6191011B1 (en) * 1998-09-28 2001-02-20 Ag Associates (Israel) Ltd. Selective hemispherical grain silicon deposition
US6509263B1 (en) * 1999-11-15 2003-01-21 Samsung Electronics Co., Ltd. Method for fabricating a semiconductor memory device having polysilicon with an enhanced surface concentration and reduced contact resistance

Also Published As

Publication number Publication date
CN112750682A (zh) 2021-05-04

Similar Documents

Publication Publication Date Title
KR100404829B1 (ko) 다중의 단일화된 플러그에서 개선된 정렬 톨러런스를 위한방법 및 구조
US20210233767A1 (en) Formation of Stacked Lateral Semiconductor Devices and the Resulting Structures
CN115424983A (zh) 半导体结构及其制备方法
US6204115B1 (en) Manufacture of high-density pillar memory cell arrangement
CN112750682B (zh) 存储器件的制造方法及沉积半导体材料于基板的方法
CN110707036B (zh) 半导体元件的制作方法
CN107369648B (zh) 一种双栅氧化层制造方法
KR100393147B1 (ko) 반도체 기억 장치 및 이를 제조하기 위한 방법
KR100398567B1 (ko) 반도체장치의 제조방법
US9385161B2 (en) Semiconductor integrated circuit device having reservoir capacitor and method of manufacturing the same
CN112802852B (zh) 三维存储器及其制备方法
KR100434334B1 (ko) 듀얼 마스크를 이용한 반도체 소자의 커패시터 제조 방법
KR100444612B1 (ko) 반도체 메모리 소자의 제조 방법
US20230389268A1 (en) Semiconductor structure and manufacturing method thereof
CN108281423A (zh) 制作半导体元件的方法
CN110391233B (zh) 半导体元件及其制作方法
KR100849077B1 (ko) 시스템 온 칩 소자의 제조방법
US6204121B1 (en) Method for bottom electrode of capacitor
KR100268939B1 (ko) 반도체 장치의 제조방법
KR960005565B1 (ko) 반도체 기억 장치 및 제조방법
KR0124640B1 (ko) 반도체 메모리 장치의 커패시터 제조방법
JP2024520948A (ja) メモリ及びその製造方法
TW591758B (en) Method of improving the top plate electrode stress inducing voids for 1T SRAM process
TW202349672A (zh) 半導體結構及其製作方法
KR100226754B1 (ko) 커패시터의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant