CN112736127B - 一种氮化镓基hemt射频器件及其制作方法 - Google Patents
一种氮化镓基hemt射频器件及其制作方法 Download PDFInfo
- Publication number
- CN112736127B CN112736127B CN202011635494.2A CN202011635494A CN112736127B CN 112736127 B CN112736127 B CN 112736127B CN 202011635494 A CN202011635494 A CN 202011635494A CN 112736127 B CN112736127 B CN 112736127B
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- grid
- electrode
- frequency device
- gallium nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 68
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims abstract description 95
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 230000001788 irregular Effects 0.000 claims description 5
- 238000011161 development Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种氮化镓基HEMT射频器件及其制作方法，所述器件包含从下至上层叠设置的半导体衬底、沟道层、势垒层；还包括相对设置在势垒层上方有源区处的源极和漏极，以及栅极，于有源区处的源极与漏极之间栅极区域处的势垒层设置台阶状凹槽，所述栅极设置在势垒层台阶状凹槽上，所述栅极的高度大于势垒层的上表面，源极、漏极、栅极之间设置有介质层，该台阶面沿着栅宽方向台阶面高度依次下降或上升，不同的台阶面的高度不同。本发明器件的通过半导体制造工艺，形成不同高度的栅极构成不同区域栅极，不同区域栅极具有不同关断电压，从而实现跨导gm呈现平整形貌，提高氮化镓基HEMT射频器件的线性度，控制关断电压，提高射频器件线性度。
Description
技术领域
本发明涉及半导体器件领域，特别涉及氮化镓基HEMT射频器件及其制作方法。
背景技术
5G通信技术是最新一代蜂窝移动通信技术，是4G(LTE-A、WiMax)、3G(UMTS、LTE)和2G(GSM)***后的延伸。5G通信技术将广泛用于智慧家庭、远程医疗、远程教育、工业制造和物联网领域，具体包括千兆级移动宽带数据接入、3D视频、高清视频、云服务、增强现实(AR)、虚拟现实(VR)、工业制造自动化、紧急救援、自动驾驶、现代物流等典型业务应用。其中，高清视频、AR、VR、远程医疗、工业制造自动化、现代物流管理等主要发生在建筑物室内场景。
GaN材料的研究与应用是目前全球半导体研究的前沿和热点，是研制微电子器件、光电子器件的新型半导体材料，并与SIC、金刚石等半导体材料一起，被誉为是继第一代Ge、Si半导体材料、第二代GaAs、InP化合物半导体材料之后的第三代半导体材料。氮化镓(GaN)具有宽禁带宽度，高击穿电场，高热导率，高电子饱和速率以及更高的抗辐射能力等优点，在高温、高频和微波大功率半导体器件中有着十分广阔的应用前景。低欧姆接触电阻对于输出功率，高效率，高频和噪声性能起到至关重要的作用。近年来，GaN凭借高频下更高的功率输出和更小的占位面积，被射频行业大量应用。
GaN射频器件在应用中，GaN HEMT器件为横向平面器件，如附图1所示，GaN HEMT器件的跨导(gm)随栅电压(Vgs)变化曲线，随着栅极输入电压增加，跨导gm下降，对应增益降低；跨导gm是指输出端电流的变化值与输入端电压的变化值之间的比值其PA的非线性导致显著的带边泄露、输出功率过早饱和、信号失真等，影响***的特性及增加了***设计的复杂度。
发明内容
本发明的目的在于针对现有技术问题，提供一种具有高线性的GaN HEMT射频器件及其制作方法。
为了实现以上目的，本发明提供了一种氮化镓基HEMT射频器件，所述器件包含从下至上层叠设置的半导体衬底、沟道层、势垒层；还包括相对设置在势垒层上方有源区处的源极和漏极，以及栅极，于有源区处的源极与漏极之间栅极区域处的势垒层设置台阶状凹槽，所述栅极设置在势垒层台阶状凹槽上，所述栅极的高度大于势垒层的上表面，源极、漏极、栅极之间设置有介质层，该台阶面沿着栅宽方向台阶面高度依次下降或上升，不同的台阶面的高度不同，即于有源区处的源极与漏极之间处的势垒层的表面沿着栅宽方向依次开设若干凹槽，若干凹槽的深度依次变深或依次变浅。
进一步的，所述势垒层的厚度范围为3nm-50nm。
优选地，任意两个凹槽之间的深度差大于等于1nm，凹槽深度取值范围为0至势垒层厚度。
优选地，所述源极与漏极之间栅极区域处的势垒层的表面沿着栅宽方向依次开设不少于两个凹槽；所述凹槽完全被栅极金属覆盖。
优选地，所述栅极为T型栅结构。
进一步的，相邻台阶面之间连接有衔接面，所述衔接面为垂直面、或呈一定角度的坡面、或弧形面、或非规则形状的面。
相应的，本发明实施例还提供了一种氮化镓基HEMT射频器件的制作方法，包括如下步骤：
步骤一，在半导体衬底上依次形成沟道层、势垒层；
步骤二，在势垒层上沉积介质层；
步骤三，在刻蚀介质层，在势垒层上方的源极区域和漏极区域相应形成源极区域窗口、漏极区域窗口；
步骤四，在源极区域窗口、漏极区域窗口上形成欧姆接触金属，并高温退火形成源极和漏极；
步骤五，采用一次或若干次光刻蚀刻工艺在有源区处的源极与漏极之间栅极区域的势垒层形成台阶状凹槽；有源区处的势垒层台阶状凹槽至少包含两个台阶面，该台阶面沿着栅宽方向台阶面高度依次下降或依次上升，即不同的台阶面的高度不同；
步骤六，通过光刻工艺在得到栅极区域窗口，在栅极区域窗口上形成肖特基接触金属，形成栅极，所述栅极设置在势垒层台阶状凹槽上。
进一步的，上述制作方法，所述栅极为T型栅结构，任意两个凹槽之间的深度差大于等于1nm，凹槽深度取值范围为0至势垒层厚度。
进一步的，上述制作方法，步骤(5)中，采用一次光刻蚀刻工艺在在有源区处的源极与漏极之间栅极区域的势垒层形成台阶状凹槽，具体包括，通过一次曝光显影的方式，在有源区处的源极与漏极之间栅极区域处的势垒层的表面沿着栅宽方向形成厚度依次递减或依次递增的光刻胶层；通过一次干法刻蚀的方式，刻蚀在有源区处的源极与漏极之间处的势垒层形成依次下降或依次上升的台阶状凹槽。
进一步的，上述制作方法，相邻台阶面之间连接有衔接面，所述衔接面为垂直面、或呈一定角度的坡面、或弧形面、或非规则形状的面。
与现有技术相比，本发明氮化镓基HEMT射频器件的通过半导体制造工艺，实现同一器件的栅极区域下方沿着栅宽方向的势垒层的处形成不同凹槽深度，并在不同的凹槽深度形成台阶状的栅极，形成不同高度的栅极构成不同区域栅极，不同区域栅极具有不同关断电压，从而实现跨导gm呈现平整形貌，提高氮化镓基HEMT射频器件的线性度，控制关断电压，提高氮化镓基HEMT射频器件线性度。
附图说明
图1为现有GaN HEMT器件的跨导随栅电压变化曲线图；
图2为本发明的实施例一GaN HEMT射频器件的示意图一；
图3-图7分别为本发明的实施例一GaN HEMT射频器件的示意图一的沿着A1～A5方向的局部剖面示意图；
图8为本发明的实施例一GaN HEMT射频器件的示意图一的沿着B方向的局部剖面示意图；
图9为本发明的实施例一GaN HEMT射频器件的另一实施例的示意图；
图10为本发明的实施例二GaN HEMT射频器件的示意图。
具体实施方式
以下结合附图和具体实施例对本发明做进一步解释。
在本发明的描述中，需要说明的是，术语“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
实施例一
参考附图2-图7，本发明的氮化镓基HEMT射频器件，包含从下至上层叠设置的半导体衬底、沟道层、势垒层；还包括相对设置在势垒层上方有源区处100的源极5和漏极6，以及栅极7，于有源区处的源极5与漏极6之间栅极区域处的势垒层设置台阶状凹槽，所述栅极7设置在势垒层台阶状凹槽上，所述栅极7的高度大于势垒层的上表面，源极5、漏极6、栅极7之间设置有介质层8，栅长方向用于指示所述场效应晶体管中载流子的输运方向，即源极到漏极的方向，与栅长方向垂直的方向，定义为栅宽方向；有源区处的势垒层的台阶状凹槽至少包含两个台阶面，该台阶面沿着栅宽方向台阶面高度依次下降，不同的台阶面的高度不同，即于有源区处的源极5与漏极6之间栅极区域处的势垒层的表面沿着栅宽方向依次开设若干凹槽，若干凹槽的深度依次变深，所述凹槽完全被栅极金属覆盖。
需要说明的是有源区处的源极5与漏极6之间栅极区域处的势垒层设置台阶状凹槽，其中台阶状凹槽包含依次设置的第一至第N个台阶面，可以为第一台阶面或第N个台阶面可以为势垒层的表面，即凹槽深度为0，即有源区处的源极5与漏极6之间的势垒层设置台阶状凹槽的最低台阶面的凹槽深度可以为零(h＝0)，也可以不为零(h＞0)，最大凹槽深度为势垒层厚度h。
进一步的，所述栅极7为T型栅结构；
相邻台阶面之间连接有衔接面，所述衔接面为垂直面、或呈一定角度的坡面、或弧形面、或非规则形状的面。
所述半导体衬底为1可以为硅(Si)、碳化硅(SiC)、蓝宝石(Saphhire)，半导体衬底的厚度在50μm至100μm之间。
所述沟道层可以为GaN，势垒层厚度范围为10nm～200nm；
在该氮化物HEMT器件中，沟道层和势垒层之间能够形成异质结沟道，使得两者的接触界面处能够形成二维电子气。示例地，沟道层可以为氮化镓材料而势垒层为铝镓氮材料。当然，在本发明实施例中，构成异质结结构的沟道层和势垒层还可以分别为氮化镓材料和铟镓氮材料等，此处对于沟道层和势垒层的具体材料不做限制，只要能够构成异质结结构即可。所述势垒层可以为AlGaN、氮化铝、铝铟氮化物、铝镓氮化物、铟镓氮化物或铝铟镓氮化物等，势垒层厚度范围为3nm～50nm。
在具体实施实施例中，所述半导体衬底1为蓝宝石厚度为60μm；缓冲层2为GaN层；所述沟道层3为GaN层，厚度为50nm；所述势垒层4为AlGaN层，势垒层厚度标记为h，具体为30nm；所述缓冲层包含GaN材料，所述半导体衬底和氮化物沟道层之间设有氮化物成核层(未图示)和氮化物缓冲层。参考附图2，有源区处的源极5与漏极6之间栅极区域处的势垒层设置台阶状凹槽包含5个台阶面，该台阶面沿着栅宽方向台阶面依次下降，如附图3-图7所示，包括第一至第五台阶面，
在A1方向的GaN HEMT射频器件剖面示意图，第一台阶面71的凹槽深度h1；
在A2方向的GaN HEMT射频器件剖面示意图，第二台阶面72的凹槽深度h2；
在A3方向的GaN HEMT射频器件剖面示意图，第三台阶面73的凹槽深度h3；
在A4方向的GaN HEMT射频器件剖面示意图，第三台阶面74的凹槽深度h4；
在A5方向的GaN HEMT射频器件剖面示意图，第三台阶面75的凹槽深度h5；
如附图8所示，该台阶面沿着栅宽方向台阶面高度依次下降，即0≤h1＜h2＜h3＜h4＜h5，相邻台阶面之间连接有衔接面，所述衔接面为垂直面，同时为了保证GaN HEMT射频器件的二维电子流通通道，h-h5≥0nm。
上述实施例，势垒层的台阶状凹槽处包含5个台阶面，需要说明的是，有源区处的源极5与漏极6之间栅极区域处的势垒层设置台阶状凹槽包含至少两个台阶面，例如势垒层的台阶状凹槽处2个、3个台阶面……
作为进一步的优选，至少包含两个以上凹槽深度大于等于0，同时不同凹槽之间的深度差大于等于1nm.
需要说明的是，在以上实施例中，源极5和漏极6可以部分深入到势垒层中，也可以源极5和漏极6可以设置在势垒层上，如附图9所示。相应的，本发明也列举了某一实施例的GaN HEMT射频器件的制作方法，具体包括如下步骤：
(1)在蓝宝石衬底1上，利用金属有机化学气相沉积工艺生长GaN缓冲层2；
(2)在GaN缓冲层2上，生长GaN沟道层3，厚度为20nm；
(3)在GaN沟道层3上，生长AlGaN势垒层4，厚度为20nm
(4)在AlGaN势垒层(4)上，采用原子层沉积工艺沉积Si3N4介质薄膜介质层8，厚度为100nm；
(5)通过光刻工艺在源、漏区域形成刻蚀所需的窗口，采用反应离子刻蚀工艺去除源、漏极区域的Si3N4薄膜介质层8，形成源、漏极区域窗口
(6)采用电子束蒸发工艺，在源、漏极区域窗口上蒸发欧姆接触金属(例如Ti/Al/Ni/Au)，并高温退火形成源极5和漏极6；
(7)采用一次或若干次光刻蚀刻工艺在有源区处的源极与漏极之间栅极区域的势垒层形成台阶状凹槽；有源区处的势垒层台阶状凹槽至少包含两个台阶面，该台阶面沿着栅宽方向台阶面高度依次下降，即不同的台阶面的高度不同；
(8)通过光刻工艺在得到栅极区域窗口，在栅极区域窗口上蒸发肖特基接触金属，形成栅极7，所述Ni/Au金属叠层。当然，所述肖特基接触金属也可以为(铝)镓氮形成肖特基接触的任意金属或金属叠层组合，所述栅极设置在势垒层台阶状凹槽上。
进一步的，采用一次光刻蚀刻工艺在有源区处的源极与漏极之间栅极区域的势垒层形成台阶状凹槽，具体包括，
通过一次曝光显影的方式，在有源区处的源极与漏极之间栅极区域处的势垒层的表面沿着栅宽方向形成厚度依次递减的光刻胶层；即，在有源区处的源极与漏极之间栅极区域处的势垒层表面的光刻胶层沿着栅宽方向其高度依次下降。
通过一次干法刻蚀的方式，刻蚀在有源区处的源极与漏极之间处的势垒层形成依次下降的台阶状凹槽，从而形成有源区处的源极与漏极之间处的势垒层的表面沿着栅宽方向依次开设若干凹槽，若干凹槽的深度依次变深。
实施例二
本发明的氮化镓基HEMT射频器件，包含从下至上层叠设置的半导体衬底、沟道层、势垒层；还包括相对设置在势垒层上方有源区处100的源极5和漏极6，以及栅极，于有源区处的源极5与漏极6之间栅极区域处的势垒层设置台阶状凹槽，所述栅极7设置在势垒层台阶状凹槽上，所述栅极7的高度大于势垒层的上表面，源极5、漏极6、栅极7之间设置有介质层8，栅长方向用于指示所述场效应晶体管中载流子的输运方向，即源极到漏极的方向，与栅长方向垂直的方向，定义为栅宽方向；有源区处的势垒层的台阶状凹槽至少包含两个台阶面，参考附图10，该台阶面沿着栅宽方向台阶面高度依次上升，不同的台阶面的高度不同，即于有源区处的源极5与漏极6之间栅极区域处的势垒层的表面沿着栅宽方向依次开设若干凹槽，若干凹槽的深度依次变浅，所述凹槽完全被栅极金属覆盖。
在具体实施实施例中，所述半导体衬底1为蓝宝石厚度为50μm；缓冲层2为GaN层；所述沟道层3为GaN层，厚度为80nm；所述势垒层4为AlGaN层，势垒层厚度标记为h，具体为30nm；所述缓冲层包含GaN材料，所述半导体衬底和氮化物沟道层之间设有氮化物成核层(未图示)和氮化物缓冲层。有源区处的源极5与漏极6之间栅极区域处的势垒层设置台阶状凹槽包含5个台阶面，该台阶面沿着栅宽方向台阶面依次上升，如附图10所示，包括第一至第五台阶面，
在A1方向的氮化镓基HEMT射频器件剖面示意图，第一台阶面的凹槽深度h1，具体为20nm；
在A2方向的氮化镓基HEMT射频器件剖面示意图，第二台阶面的凹槽深度h2，具体为15nm；
在A3方向的氮化镓基HEMT射频器件剖面示意图，第三台阶面的凹槽深度h3，具体为10nm；
在A4方向的氮化镓基HEMT射频器件剖面示意图，第三台阶面的凹槽深度h4，具体为5nm；；
在A5方向的氮化镓基HEMT射频器件剖面示意图，第三台阶面的凹槽深度h5，具体为0nm；
该台阶面沿着栅宽方向台阶面高度依次上升，h＝h1＞h2＞h3＞h4＞h5＝0。
另，本实施例的氮化镓基HEMT射频器件相应的制作方法，与实施例1相似，本实施例在此不再赘述，不同之处在于步骤(7)，
步骤(7)采用一次或若干次光刻蚀刻工艺在有源区处的源极与漏极之间栅极区域的势垒层形成台阶状凹槽；有源区处的势垒层台阶状凹槽至少包含两个台阶面，该台阶面沿着栅宽方向台阶面高度依次上升，即不同的台阶面的高度不同；
通过一次干法刻蚀的方式，刻蚀在有源区处的源极与漏极之间处的势垒层形成依次上升的台阶状凹槽，从而形成有源区处的源极与漏极之间处的势垒层的表面沿着栅宽方向依次开设若干凹槽，若干凹槽的深度依次变浅。
进一步的，采用一次光刻蚀刻工艺在有源区处的源极与漏极之间栅极区域的势垒层形成台阶状凹槽，具体包括，
通过一次曝光显影的方式，在有源区处的源极与漏极之间栅极区域处的势垒层的表面沿着栅宽方向形成厚度依次递增的光刻胶层；即，在有源区处的源极与漏极之间栅极区域处的势垒层表面的光刻胶层沿着栅宽方向其高度依次上升。
通过一次干法刻蚀的方式，刻蚀在有源区处的源极与漏极之间处的势垒层形成依次上升的台阶状凹槽，从而形成有源区处的源极与漏极之间处的势垒层的表面沿着栅宽方向依次开设若干凹槽，若干凹槽的深度依次变浅。
本发明氮化镓基HEMT射频器件的通过半导体制造工艺实现同一器件的栅极区域下方沿着栅宽方向的势垒层的处形成不同凹槽深度，并在不同的凹槽深度形成台阶状的栅极，形成不同高度的栅极构成不同区域栅极，不同区域栅极具有不同关断电压，从而实现跨导gm呈现平整形貌，提高氮化镓基HEMT射频器件的线性度，控制关断电压，提高氮化镓基HEMT射频器件线性度。
上述实施例仅用来进一步说明本发明氮化镓基HEMT射频器件以及制作方法，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。
Claims (10)
1.一种氮化镓基HEMT射频器件，所述器件包含从下至上层叠设置的半导体衬底、沟道层、势垒层；还包括相对设置在势垒层上方有源区处的源极和漏极，以及栅极，其特征在于，
于有源区处的源极与漏极之间栅极区域处的势垒层设置台阶状凹槽，所述栅极设置在势垒层台阶状凹槽上，所述栅极的高度大于势垒层的上表面，源极、漏极、栅极之间设置有介质层，台阶面沿着栅宽方向台阶面高度依次下降或上升，不同的台阶面的高度不同，即于有源区处的源极与漏极之间处的势垒层的表面沿着栅宽方向依次开设若干凹槽，若干凹槽的深度依次变深或依次变浅，凹槽深度取值范围为0至势垒层厚度，所述凹槽完全被栅极金属覆盖；形成沿着栅宽方向的栅极，栅极根部距沟道层的距离依次变长或变短，栅极厚度相同。
2.根据权利要求1所述的氮化镓基HEMT射频器件，其特征在于，
所述势垒层的厚度范围为3nm-50nm。
3.根据权利要求1所述的氮化镓基HEMT射频器件，其特征在于，
任意两个凹槽之间的深度差大于等于1nm。
4.根据权利要求1所述的氮化镓基HEMT射频器件，其特征在于，
所述源极与漏极之间栅极区域处的势垒层的表面沿着栅宽方向依次开设不少于两个凹槽。
5.根据权利要求1所述的氮化镓基HEMT射频器件，其特征在于，
所述栅极为T型栅结构。
6.根据权利要求1所述的氮化镓基HEMT射频器件，其特征在于
相邻台阶面之间连接有衔接面，所述衔接面为垂直面、或呈一定角度的坡面、或弧形面、或非规则形状的面。
7.一种氮化镓基HEMT射频器件的制作方法，其特征在于，包括如下步骤：
步骤一，在半导体衬底上依次形成沟道层、势垒层；
步骤二，在势垒层上沉积介质层；
步骤三，刻蚀介质层，在势垒层上方的源极区域和漏极区域相应形成源极区域窗口、漏极区域窗口；
步骤四，在源极区域窗口、漏极区域窗口上形成欧姆接触金属，并高温退火形成源极和漏极；
步骤五，采用至少一次光刻蚀刻工艺在有源区处的源极与漏极之间栅极区域的势垒层形成台阶状凹槽；有源区处的势垒层台阶状凹槽至少包含两个台阶面，该台阶面沿着栅宽方向台阶面高度依次下降或依次上升，即不同的台阶面的高度不同；
步骤六，通过光刻工艺得到栅极区域窗口，在栅极区域窗口上形成肖特基接触金属，形成栅极；
凹槽深度取值范围为0至势垒层厚度，所述凹槽完全被栅极金属覆盖；形成沿着栅宽方向的栅极，栅极根部距沟道层的距离依次变长或变短，栅极厚度相同。
8.根据权利要求7所述的氮化镓基HEMT射频器件的制作方法，其特征在于，
所述栅极为T型栅结构，任意两个凹槽之间的深度差大于等于1nm。
9.根据权利要求7所述的氮化镓基HEMT射频器件的制作方法，其特征在于，
采用一次光刻蚀刻工艺在有源区处的源极与漏极之间栅极区域的势垒层形成台阶状凹槽，具体包括，
通过一次曝光显影的方式，在有源区处的源极与漏极之间栅极区域处的势垒层的表面沿着栅宽方向形成厚度依次递减或依次递增的光刻胶层；
通过一次干法刻蚀的方式，刻蚀在有源区处的源极与漏极之间处的势垒层形成依次下降或依次上升的台阶状凹槽。
10.根据权利要求7所述的氮化镓基HEMT射频器件的制作方法，其特征在于，
相邻台阶面之间连接有衔接面，所述衔接面为垂直面、或呈一定角度的坡面、或弧形面、或非规则形状的面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011635494.2A CN112736127B (zh) | 2020-12-31 | 2020-12-31 | 一种氮化镓基hemt射频器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011635494.2A CN112736127B (zh) | 2020-12-31 | 2020-12-31 | 一种氮化镓基hemt射频器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112736127A CN112736127A (zh) | 2021-04-30 |
| CN112736127B true CN112736127B (zh) | 2022-10-21 |
Family
ID=75608600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011635494.2A Active CN112736127B (zh) | 2020-12-31 | 2020-12-31 | 一种氮化镓基hemt射频器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112736127B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113437146B (zh) * | 2021-06-22 | 2022-07-15 | 中国科学技术大学 | 基于斜切角衬底的晶体管及其制备方法和气体传感器 |
| CN113555430B (zh) * | 2021-07-07 | 2023-01-24 | 西安电子科技大学 | 一种通过渐变栅实现多阈值调制技术的hemt器件及制备方法 |
| CN114927056B (zh) * | 2022-05-26 | 2023-11-10 | 昆山国显光电有限公司 | 显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105895686A (zh) * | 2016-01-21 | 2016-08-24 | 苏州能讯高能半导体有限公司 | 高电子迁移率晶体管器件及其制造方法 |
| US10439059B2 (en) * | 2016-12-20 | 2019-10-08 | Massachusetts Institute Of Technology | High-linearity transistors |
| US10418474B2 (en) * | 2017-10-17 | 2019-09-17 | Mitsubishi Electric Research Laboratories, Inc. | High electron mobility transistor with varying semiconductor layer |
| CN111430456B (zh) * | 2020-03-13 | 2021-09-14 | 西安电子科技大学 | 基于跨导补偿法的类Fin侧墙调制的HEMT器件及其制备方法 |
-
2020
- 2020-12-31 CN CN202011635494.2A patent/CN112736127B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112736127A (zh) | 2021-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112736127B (zh) | 一种氮化镓基hemt射频器件及其制作方法 | |
| EP3008760B1 (en) | Recessed field plate transistor structures | |
| US20140361343A1 (en) | CASCODE STRUCTURES WITH GaN CAP LAYERS | |
| KR20120027987A (ko) | 질화갈륨계 반도체소자 및 그 제조방법 | |
| KR20070032701A (ko) | 재성장된 오믹 콘택 영역을 갖는 질화물계 트랜지스터의제조방법 및 재성장된 오믹 콘택 영역을 갖는 질화물계트랜지스터 | |
| US8937002B2 (en) | Nitride electronic device and method for manufacturing the same | |
| CN112420850B (zh) | 一种半导体器件及其制备方法 | |
| US20230361186A1 (en) | High electron mobility transistor device and method of making the same | |
| CN107799590A (zh) | 一种大栅宽的GaN基微波功率器件及其制造方法 | |
| CN113257890B (zh) | 一种高线性度氮化镓射频器件及其制作方法 | |
| TW201926718A (zh) | 半導體裝置 | |
| CN112053954A (zh) | 高电子迁移率晶体管及其制造方法 | |
| CN107170800A (zh) | 一种复合钝化层栅场板GaN HEMT元胞结构及器件 | |
| CN113113313A (zh) | 一种hemt器件及其制作方法 | |
| CN207611772U (zh) | 一种大栅宽的GaN基微波功率器件 | |
| CN215403077U (zh) | 一种氮化物hemt器件 | |
| CN112736129B (zh) | 一种氮化物hemt射频器件及其制作方法 | |
| CN215418188U (zh) | 一种氮化镓基高电子迁移率晶体管 | |
| CN113257891B (zh) | 一种高电子迁移率晶体管及其制作方法 | |
| CN109560135B (zh) | 一种半导体结构及其形成方法 | |
| CN112885899A (zh) | 一种自对准低欧姆接触电阻GaN HEMT器件及其制造方法 | |
| CN207068859U (zh) | 一种复合钝化层栅场板GaNHEMT元胞结构及器件 | |
| CN112825330A (zh) | 一种高线性度复合栅结构的GaN晶体管器件及其制备方法 | |
| CN111048584B (zh) | 一种高线性氮化镓hbt射频功率器件及其制备方法 | |
| CN110875384A (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |