CN112736035B - 半导体器件的制作方法 - Google Patents

半导体器件的制作方法 Download PDF

Info

Publication number
CN112736035B
CN112736035B CN201910971630.6A CN201910971630A CN112736035B CN 112736035 B CN112736035 B CN 112736035B CN 201910971630 A CN201910971630 A CN 201910971630A CN 112736035 B CN112736035 B CN 112736035B
Authority
CN
China
Prior art keywords
pattern
layer
peripheral circuit
contact hole
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910971630.6A
Other languages
English (en)
Other versions
CN112736035A (zh
Inventor
孙正庆
徐朋辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201910971630.6A priority Critical patent/CN112736035B/zh
Publication of CN112736035A publication Critical patent/CN112736035A/zh
Application granted granted Critical
Publication of CN112736035B publication Critical patent/CN112736035B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体器件的制作方法。该方法包括在存储单元阵列区和周边电路区中的第一绝缘介质层中定义出源/漏接触孔隔离沟槽；形成与第一绝缘介质层表面齐平的第二绝缘介质层；在存储单元阵列区和周边电路区表面形成图案转移层分步图形化存储单元阵列区的图案转移层和周边电路区的图案转移层，形成存储单元阵列区待转移图形和周边电路区待转移图形，且存储单元阵列区待转移图形和周边电路区待转移图形之间存在正高度差；以存储单元阵列区待转移图形和周边电路区待转移图形为窗口，去除相邻源/漏接触孔隔离沟槽之间的以及周边电路区中的第一绝缘介质层，在存储单元阵列区形成源/漏接触孔图形，并在周边电路区形成源/漏接触孔图形。

Description

半导体器件的制作方法
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种半导体器件的制作方法。
背景技术
随着半导体存储器关键尺寸在不断的缩小，器件结构的集成度随之越来越高，尤其在关键尺寸小于20nm的DRAM(Dynamic Random Access Memory，即动态随机存取存储器)制造过程中，对源/漏接触孔尺寸以及制程工艺要求也越来越高。源/漏接触孔填充的多晶硅与有源区的良好接触，能够大幅降低电容连接线的阻值，提高器件的性能。
目前工艺中，是通过在周边区盖一层光阻，然后利用酸洗的方法将存储区的牺牲氧化材料去除，从而形成源/漏接触孔。但是，通过酸洗的方法除去牺牲氧化材料的过程中，由于酸具有较强的化学性，会与周边区的光阻发生反应，生成的副产物掉落在形成的源/漏接触孔内，导致填入的多晶硅与有源区发生接触不良，增大电容连接导线的阻值，影响器件的性能。
发明内容
本发明提供了一种半导体器件的制作方法，以解决目前半导体器件中电容连接线与有源区接触不良的问题。
本发明实施例提供了一种半导体器件的制作方法，包括：
提供衬底，所述衬底具有存储单元阵列区和周边电路区；
在所述存储单元阵列区和所述周边电路区中形成第一绝缘介质层，并图形化所述存储单元阵列区中的所述第一绝缘介质层，定义出源/漏接触孔隔离沟槽；
形成第二绝缘介质层，所述第二绝缘介质层填充所述源/漏接触孔隔离图沟槽，且与所述第一绝缘介质层表面齐平；
在所述存储单元阵列区和所述周边电路区表面形成图案转移层；
分步图形化所述存储单元阵列区的所述图案转移层和所述周边电路区的所述图案转移层，形成存储单元阵列区待转移图形和周边电路区待转移图形，且所述存储单元阵列区待转移图形和所述周边电路区待转移图形之间存在正高度差；
以所述存储单元阵列区待转移图形和所述周边电路区待转移图形为窗口，去除相邻所述源/漏接触孔隔离沟槽之间的所述第一绝缘介质层和所述周边电路区中的所述第一绝缘介质层，以在所述存储单元阵列区形成源/漏接触孔图形，并在所述周边电路区形成源/漏接触孔图形。
在其中一个实施例中，所述图形转移层包括硬掩膜层和抗反射涂层，所述抗反射涂层位于所述硬掩膜层之上。
在其中一个实施例中，分步图形化所述存储单元阵列区的所述图案转移层和所述周边电路区的所述图案转移层，形成存储单元阵列区待转移图形和周边电路区待转移图形，包括：
在所述抗反射涂层上形成第一光刻胶层，进行第一次光刻工艺，图形化所述抗反射涂层，使得所述存储单元阵列区和所述周边电路区中形成抗反射涂层图形；
形成第二光刻胶层，并进行第二次光刻工艺，图形化刻蚀所述第二光刻胶层以暴露出所述周边电路区内的所述抗反射涂层图形；
蚀刻所述周边电路区中的所述硬掩膜层，以将所述周边电路区内的所述抗反射涂层图形转移到所述硬掩膜层中，形成所述周边电路区待转移图形；
去除所述第二光刻胶层，暴露出所述存储单元阵列区的所述抗反射涂层图形，形成所述存储单元阵列区待转移图形。
在其中一个实施例中，所述第二光刻胶层中的图形与所述周边电路区内的所述抗反射涂层图形完全重叠。
在其中一个实施例中，蚀刻所述周边电路区中的所述硬掩膜层，包括：
以所述抗反射涂层图形为掩膜，利用干法刻蚀工艺对所述周边电路区中的所述硬掩膜层进行刻蚀。
在其中一个实施例中，所述第一绝缘介质层和所述第二绝缘介质层刻蚀选择比的范围为1：1至1：10。
在其中一个实施例中，所述第一绝缘介质层包括由两种绝缘介质组成的叠层结构。
在其中一个实施例中在所述存储单元阵列区和所述周边电路区的所述源/漏接触孔图形内形成导电层，形成源/漏接触孔导线。
在其中一个实施例中，在所述源/漏接触孔图形内形成导电层，形成所述源/漏接触孔导线，包括：
在所述源/漏接触孔图形内填充非金属导电层，回蚀刻所述非金属导电层，使得所述非金属导电层顶表面低于所述源/漏接触孔图形的顶表面；
在所述源/漏接触孔图形内填充金属导电层，所述金属导电层位于所述非金属导电层顶表面上，所述金属导电层与所述非金属导电层共同构成源/漏接触孔导线。
在其中一个实施例中，所述源/漏接触孔图形包括电容接触孔图形。
综上，本发明提供的半导体器件的制作方法中，在所述存储单元阵列区内的所述第一绝缘介质层中定义出源/漏接触孔隔离沟槽，并形成填充所述源/漏接触孔隔离沟槽的第二绝缘介质层，然后在所述存储单元阵列区和所述周边电路区表面形成图案转移层，并分步图形化所述存储单元阵列区的所述图案转移层和所述周边电路区的所述图案转移层，形成存储单元阵列区待转移图形和周边电路区待转移图形，且所述存储单元阵列区待转移图形和所述周边电路区待转移图形之间存在正高度差，最后以所述存储单元阵列区待转移图形和所述周边电路区待转移图形为窗口，去除相邻所述源/漏接触孔隔离沟槽之间的所述第一绝缘介质层和所述周边电路区中的所述第一绝缘介质层，以在所述存储单元阵列区形成源/漏接触孔图形，并在所述周边电路区形成源/漏接触孔图形。本发明中，分步形成存储单元阵列区待转移图形和周边电路区待转移图形，然后同步在所述存储单元阵列区形成源/漏接触孔图形，以及在所述周边电路区形成源/漏接触孔图形，避免了源/漏接触孔图形内部存在因酸洗造成的PR残留物脱落的情况，保证了填入的导电层能够很好的与有源区接触，降低了源/漏接触孔导线的阻值，同时避免了酸洗对周边电路区范围内第一绝缘介质层造成损伤的问题。此外，本发明利用光刻工艺一同定义出存储单元阵列区和周边电路区中源/漏接触孔图形的掩膜图形，简化了制作半导体器件的工艺流程。
附图说明
图1为本发明实施例提供的一种半导体器件的制作方法流程图；
图2为本发明实施例提供的另一种半导体器件的制作方法流程图；
图3为利用传统工艺形成的源/漏接触孔图形时存在的缺陷的示意图；
图4为本发明实施例提供的填充源/漏接触孔隔离沟槽后的结构示意图；
图5为本发明实施例提供的一种形成图案转移层的方法流程图；
图6为本发明实施例提供的形成源/漏接触孔导线的方法流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
请参见图1和图2，本发明实施例提供了一种半导体器件的制作方法，包括：
步骤S110，提供衬底100，所述衬底100具有存储单元阵列区A1和周边电路区A2；
步骤S120，在所述存储单元阵列区A1和所述周边电路区A2中形成第一绝缘介质层300，并图形化所述存储单元阵列区A1中的所述第一绝缘介质层300，定义出源/漏接触孔隔离沟槽GL；
步骤S130，形成第二绝缘介质层400，所述第二绝缘介质层400填充所述源/漏接触孔隔离沟槽，且与所述第一绝缘介质层300表面齐平；
步骤S140，在所述存储单元阵列区A1和所述周边电路区A2表面形成图案转移层500；
步骤S150，分步图形化所述存储单元阵列区A1的所述图案转移层500和所述周边电路区A2的所述图案转移层500，形成存储单元阵列区待转移图形和周边电路区待转移图形，且所述存储单元阵列区待转移图形和所述周边电路区待转移图形之间存在正高度差；
步骤S160，以所述存储单元阵列区待转移图形和所述周边电路区待转移图形为窗口，去除相邻所述源/漏接触孔隔离沟槽GL之间的所述第一绝缘介质层300和所述周边电路区中的所述第一绝缘介质层300，以在所述存储单元阵列区形成源/漏接触孔图形T1，并在所述周边电路区形成源/漏接触孔图形T2。
请参见图3，目前半导体工艺中是通过在周边电路区A2覆盖一层光阻810，然后利用酸洗的方法将存储单元阵列区A1的牺牲氧化材料820去除，从而形成源/漏接触孔图形T1。然后，再通过后续工艺在周边电路区A2形成源/漏接触孔图形T2。可以理解，通过酸洗的方法除去牺牲氧化材料的过程中，由于酸具有较强的化学性，会与周边电路区A2的光阻发生反应，生成类似于球状的副产物830掉落在形成的源/漏接触孔图形T1内，导致填入的多晶硅与有源区发生接触不良，增大电容连接导线的阻值，影响器件的性能。同时由于光阻810的抗酸性较差，导致酸会通过光阻与下层材质的界面渗透到周边电路区A2，造成下层的牺牲氧化材料820损伤。
而本实施例中，首先在所述存储单元阵列区A1和所述周边电路区A2表面形成图案转移层，然后分步形成存储单元阵列区待转移图形和周边电路区待转移图形，在所述存储单元阵列区形成源/漏接触孔图形T1，以及在所述周边电路区形成源/漏接触孔图形T2，避免了源/漏接触孔图形T1内部存在因酸洗造成的PR残留物脱落的情况，保证了填入的导电层能够很好的与有源区接触，降低了电容接触导线的阻值，同时避免了酸洗对周边电路区A2范围内第一绝缘介质层300造成损伤的问题。此外，本实施例利用同一刻蚀工序同时在所述存储单元阵列区A1和所述周边电路区A2中形成源/漏接触孔图形T1和T2，简化了器件的工艺流程。
此外，所述衬底100可为硅基底、外延硅基底、硅锗基底、碳化硅基底或硅覆绝缘基底，但不以此为限。
在其中一个实施例中，所述第一绝缘介质层300包括由两种绝缘介质组成的叠层结构。
本实施例中，通过在衬底100上依次沉积两种绝缘材料，形成第一绝缘层310和第二绝缘层320，所述第一绝缘层310和所述第二绝缘层320叠层设置，共同构成所述第一绝缘介质层300；其中，所述第一绝缘层310设置在所述第二绝缘层320和所述衬底100之间。所述绝缘材料可以包括氧化硅、氧氮化硅、氮化硅等本实施例中，采用氮化硅形成所述第一绝缘层310，采用氧化硅形成所述第二绝缘层320。用于形成第一绝缘介质层300的工艺可以包括适用于要沉积的材料的沉积工艺。例如，形成工艺可以包括化学气相沉积(CVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)、原子层沉积(ALD)以及等离子体增强ALD(PEALD)。
在其中一个实施例中，所述第一绝缘介质层300和所述第二绝缘介质层400刻蚀选择比的范围为1：1至1：10。
本实施例中，所述第一绝缘介质层300和所述第二绝缘介质层400刻蚀选择比的范围为1：5至1：10，利用所述第一绝缘介质层300和所述第二绝缘介质层400的刻蚀选择比自对准的去除部分所述第一绝缘介质层，形成源/漏接触孔图形。可以理解，当所述第一绝缘介质层300和所述第二绝缘介质层400具有刻蚀选择比的材料形成时，可通过选用合适的刻蚀气体，利用干法刻蚀对所述第一绝缘介质层300进行快速的刻蚀，以及对第二绝缘介质层400的刻蚀速度较慢，第二绝缘介质层400甚至几乎不受刻蚀的影响，利用干法刻蚀的方法代替湿法clean的方式除去第二绝缘介质层400，可以有效地避免因湿法造成的源/漏接触孔内部缺陷问题，并利用光刻工艺一同定义出存储单元阵列区A1和所述周边电路区A2中的源/漏接触孔图形的掩膜图形，进一步简化了工艺流程。
在其中一个实施例中，采用氧化硅制作所述第二绝缘层320，采用氮化硅制作所述第一绝缘层310所述第二绝缘介质层400。此外，还可以选用氮氧化硅材料等相对氧化硅具有刻蚀比的其它绝缘材料制作所述第二绝缘介质层400。可以理解，氧化硅材料、氮化硅材料和氮氧化硅材料是形成电介质层常用的材料。在刻蚀工艺中，通过在氟基刻蚀气体中掺入少量氢气，提高对氧化硅材料的刻蚀速率，使得氧化硅材料相对于氮化硅材料/氮氧化硅材料具有较高的刻蚀速率，并且，氟基刻蚀气体具有良好的各向异性，纵向上的刻蚀速率远大于横向上的刻蚀速率，因此在刻蚀第一绝缘层310时也几乎不会刻蚀第二绝缘介质层400，从而保证第二绝缘介质层400几乎没有损伤，进而防止产生漏电现象。
请一并参见图2和图4，在其中一个实施例中，形成所述第二绝缘介质层400的步骤包括：
沉积绝缘材料以形成用于填充所述源/漏接触孔隔离沟槽GL的所述第二绝缘介质层400；
通过回刻蚀或化学机械研磨所述第二绝缘介质层400露出所述第一绝缘介质层300的顶部，且所述第一绝缘介质层300的顶面与所述第二绝缘介质层400齐平。
本实施例中，先在所述源/漏接触孔隔离沟槽GL内沉积绝缘材料，形成填充所述源/漏接触孔隔离沟槽GL的所述第二绝缘介质层400，然后通过刻蚀或化学机械研磨工艺对所述第二绝缘介质层400进行平坦化处理，直至暴露出所述第一绝缘介质层300的顶部，且所述第一绝缘介质层300的顶面与所述第二绝缘介质层400齐平。用于形成所述第二绝缘介质层400的工艺可以包括适用于要沉积的材料的沉积工艺。例如，形成工艺可以包括化学气相沉积(CVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)、原子层沉积(ALD)以及等离子体增强ALD(PEALD)等。
在其中一个实施例中，所述图形转移层500包括硬掩膜层510和抗反射涂层520，所述抗反射涂层520位于所述硬掩膜层510之上。
本实施例中，采用硬掩膜层510和抗反射涂层520共同构成所述图形转移层500时，后续可通过分层刻蚀，形成存在正高度差的所述存储单元阵列区待转移图形和所述周边电路区待转移图形。
在其中一个实施例中，采用碳材料形成硬掩膜层510，采用掺硅抗反射材料形成抗反射涂层520。可以理解，采用掺硅抗反射材料形成抗反射涂层520时，抗反射涂层520同时具有抗反射层和掩膜层的作用，控制光刻胶表面的反射，以使在光刻工艺中掩膜层的图案在高保真度下实现转移。本实施例中，所述抗反射涂层520的主要成分是能交联的树脂、热致酸发生剂、表面活性剂以及溶剂。同时，采用碳材料形成所述硬掩膜层510也可以起到抗反射的作用，其主要成分是高碳含量的有机聚合物。
请一并参见图2和图5，在其中一个实施例中，分步图形化所述存储单元阵列区的所述图案转移层和所述周边电路区的所述图案转移层，形成存储单元阵列区待转移图形和周边电路区待转移图形，包括：
在所述抗反射涂层520上形成第一光刻胶层530a，进行第一次光刻工艺，图形化所述抗反射涂层520，使得所述存储单元阵列区A1和所述周边电路区A2中形成抗反射涂层图形；
形成第二光刻胶层530b，并进行第二次光刻工艺，图形化刻蚀所述第二光刻胶层530b以暴露出所述周边电路区内的所述抗反射涂层图形；
蚀刻所述周边电路区中的所述硬掩膜层510，以将所述周边电路区内的所述抗反射涂层图形转移到所述硬掩膜层510中，形成所述周边电路区待转移图形；
去除所述第二光刻胶层530b，暴露出所述存储单元阵列区的所述抗反射涂层图形，形成所述存储单元阵列区待转移图形。
本实施例中，在所述抗反射涂层520表面形成第一光刻胶层530a，然后利用激光器通过光罩照射所述第一光刻胶层530a，引起曝光区域的光刻胶发生化学反应；再通过显影技术溶解去除曝光区域或未曝光区域的光刻胶(前者称正性光刻胶，后者称负性光刻胶)，将光罩上的图案转移到所述第一光刻胶层530a中，然后以所述第一光刻胶层530a为掩膜对所述抗反射涂层520进行刻蚀，在存储单元阵列区A1和周边电路区A2中形成抗反射涂层图形。类似的，在所述抗反射层520表面形成第二光刻胶层530b，并进行第二次光刻工艺，图形化刻蚀所述第二光刻胶层530b以暴露出所述周边电路区内的所述抗反射涂层图形，具体过程不再赘述。
在其中一个实施例中，所述第二光刻胶层530b中的图形与所述周边电路区A2内的所述抗反射涂层图形完全重叠。
可以理解，存储单元阵列区A1中的源/漏接触孔图形T1和周边电路区A2中的源/漏接触孔图形T2具有一定的高度差，即可通过第二次光刻工艺在第二光刻胶层530b中形成与周边电路区A2内的抗反射涂层图形完全重叠的第二掩膜图案，然后以第二光刻胶层530b为掩膜对硬掩膜层510进行刻蚀，将所述周边电路区A2内的所述抗反射涂层图形转移到所述硬掩膜层510中，减小所述周边电路区A2内的所述抗反射涂层图形对应区域内的膜层厚度，最终使得周边电路区A2中的源/漏接触孔图形T2的深度与所述存储单元阵列区A1中的源/漏接触孔图形T1的深度存在差异。而用于形成源/漏接触孔图形T1和源/漏接触孔图形T2的干法刻蚀(或简称为干刻)工艺在各处纵向上的刻蚀速度是相同的，从而使得刻蚀过程中周边电路区A2内的第一绝缘介质层300先于存储单元阵列区A1的第一绝缘介质层300先刻蚀完毕后，继续对衬底100进行刻蚀，进而形成具有不同深度的源/漏接触孔图形T1和源/漏接触孔图形T2，简化了器件的制作工艺。
在其中一个实施例中，蚀刻所述周边电路区A2中的硬掩膜层510，包括：
以抗反射涂层图形为掩膜，利用干法刻蚀工艺对所述周边电路区中的所述硬掩膜层进行刻蚀。
可以理解，干法刻蚀工艺的刻蚀剂是等离子体，是利用等离子体和表面薄膜反应，形成挥发性物质，或直接轰击薄膜表面使之被腐蚀的工艺，能够实现各向异性刻蚀，因此本实施例中利用干法刻蚀工艺对所述周边电路区中的所述硬掩膜层进行刻蚀，可保证所述周边电路区内的所述抗反射涂层图形转移到所述硬掩膜层的保真性。
在其中一个实施例中，采用碳化物材料形成所述硬掩膜510，采用掺硅抗反射材料形成所述抗反射涂层520。可以理解，采用掺硅抗反射材料形成所述抗反射涂层520时，抗反射涂层520同时具有抗反射层和掩膜层的作用，控制光刻胶表面的反射，以使在光刻工艺中掩膜层的图案在高保真度下实现转移。本实施例中，所述抗反射涂层520的主要成分是能交联的树脂、热致酸发生剂、表面活性剂以及溶剂。同时，采用碳化物材料形成所述硬掩膜510也可以起到抗反射的作用，其主要成分是高碳含量的有机聚合物。
请参见图6，在其中一个实施例中，所述制作方法还包括：
在所述存储单元阵列区A1和所述周边电路区A2的所述源/漏接触孔图形内形成导电层，形成源/漏接触孔导线900。
具体的，在所述源/漏接触孔图形内形成非金属导电层910，回蚀刻所述非金属导电层910，使得所述非金属导电层910顶表面低于所述源/漏接触孔图形的顶表面；
在所述源/漏接触孔图形内填充金属导电层920，所述金属导电层920位于所述非金属导电层910顶表面上，所述金属导电层920与所述非金属导电层910共同构成源/漏接触孔导线900。
可以理解，源/漏接触孔导线900包括采用非金属导电层910和金属导电层920。本实施例中为简化工艺流程，采用相同的非金属导电材料，利用同一工艺过程制作所述存储单元阵列区A1和所述周边电路区A2内的源/漏接触孔导线的非金属导电层910。具体可采用多晶硅、非晶硅或其他含硅或不含硅的非金属导电材料。以及，采用相同的金属导电材料，利用同一工艺过程制作所述存储单元阵列区A1和所述周边电路区A2内的源/漏接触孔导线的金属导电层920，金属导电层920具体可采用铝、钨、铜、钛铝合金或其他适合的低电阻金属导电材料制作。本实施例中，采用多晶硅制作所述非金属导电层910，采用钨制作所述金属导电层920。
在其中一个实施例中，所述源/漏接触孔图形包括电容接触孔图形。
综上，本发明实施例提供的半导体器件的制作方法中，在所述存储单元阵列区A1内的所述第一绝缘介质层300中定义出源/漏接触孔隔离沟槽GL，并形成填充所述源/漏接触孔隔离沟槽的第二绝缘介质层400，然后在所述存储单元阵列区A1和所述周边电路区A2表面形成图案转移层500，并分步图形化所述存储单元阵列区的所述图案转移层和所述周边电路区的所述图案转移层500，形成存储单元阵列区待转移图形和周边电路区待转移图形，且所述存储单元阵列区待转移图形和所述周边电路区待转移图形之间存在正高度差，最后以所述存储单元阵列区待转移图形和所述周边电路区待转移图形为窗口，去除相邻所述源/漏接触孔隔离沟槽GL之间的所述第一绝缘介质层300和所述周边电路区中的所述第一绝缘介质层300，以在所述存储单元阵列区形成源/漏接触孔图形T1，并在所述周边电路区形成源/漏接触孔图形T2。本发明实施例中，分步形成存储单元阵列区待转移图形和周边电路区待转移图形，然后同步在所述存储单元阵列区形成源/漏接触孔图形，以及在所述周边电路区形成源/漏接触孔图形，避免了源/漏接触孔图形内部存在因酸洗造成的PR残留物脱落的情况，保证了填入的多晶硅能够很好的与有源区接触，降低了源/漏接触孔导线的阻值，同时避免了酸洗对周边电路区A2范围内第一绝缘介质层300造成损伤的问题。此外，本发明实施例利用光刻工艺一同定义出存储单元阵列区和周边电路区中源/漏接触孔图形的掩膜图形，简化了制作器件的工艺流程。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种半导体器件的制作方法，其特征在于，包括：
提供衬底，所述衬底具有存储单元阵列区和周边电路区；
在所述存储单元阵列区和所述周边电路区中形成第一绝缘介质层，并图形化所述存储单元阵列区中的所述第一绝缘介质层，定义出源/漏接触孔隔离沟槽；
形成第二绝缘介质层，所述第二绝缘介质层填充所述源/漏接触孔隔离沟槽，且与所述第一绝缘介质层表面齐平；
在所述存储单元阵列区和所述周边电路区表面形成图案转移层；所述图案转移层包括硬掩膜层和抗反射涂层，所述抗反射涂层位于所述硬掩膜层之上；
分步图形化所述存储单元阵列区的所述图案转移层和所述周边电路区的所述图案转移层，形成存储单元阵列区待转移图形和周边电路区待转移图形，且所述存储单元阵列区待转移图形的高度小于所述周边电路区待转移图形的高度；
以所述存储单元阵列区待转移图形和所述周边电路区待转移图形为窗口，去除相邻所述源/漏接触孔隔离沟槽之间的所述第一绝缘介质层和所述周边电路区中的所述第一绝缘介质层，以在所述存储单元阵列区形成源/漏接触孔图形，并在所述周边电路区形成源/漏接触孔图形；所述存储单元阵列区中形成的源/漏接触孔图形和所述周边电路区中形成的源/漏接触孔图形基于同一刻蚀工序同时形成；
其中，分步图形化所述存储单元阵列区的所述图案转移层和所述周边电路区的所述图案转移层，形成存储单元阵列区待转移图形和周边电路区待转移图形，包括：
在所述抗反射涂层上形成第一光刻胶层，进行第一次光刻工艺，图形化所述抗反射涂层，使得所述存储单元阵列区和所述周边电路区中形成抗反射涂层图形；
形成第二光刻胶层，并进行第二次光刻工艺，图形化刻蚀所述第二光刻胶层以暴露出所述周边电路区内的所述抗反射涂层图形；
蚀刻所述周边电路区中的所述硬掩膜层，以将所述周边电路区内的所述抗反射涂层图形转移到所述硬掩膜层中，形成所述周边电路区待转移图形；
去除所述第二光刻胶层，暴露出所述存储单元阵列区的所述抗反射涂层图形，形成所述存储单元阵列区待转移图形。
2.如权利要求1所述的制作方法，其特征在于，所述第二光刻胶层中的图形与所述周边电路区内的所述抗反射涂层图形完全重叠。
3.如权利要求1所述的制作方法，其特征在于，蚀刻所述周边电路区中的所述硬掩膜层，包括：
以所述抗反射涂层图形为掩膜，利用干法刻蚀工艺对所述周边电路区中的所述硬掩膜层进行刻蚀。
4.如权利要求1所述的制作方法，其特征在于，所述第一绝缘介质层和所述第二绝缘介质层刻蚀选择比的范围为1：1至1：10。
5.如权利要求1所述的制作方法，其特征在于，所述第一绝缘介质层包括由两种绝缘介质组成的叠层结构。
6.如权利要求1所述的制作方法，其特征在于，还包括：
在所述存储单元阵列区和所述周边电路区的所述源/漏接触孔图形内形成导电层，形成源/漏接触孔导线。
7.如权利要求6所述的制作方法，其特征在于，在所述源/漏接触孔图形内形成导电层，形成所述源/漏接触孔导线，包括：
在所述源/漏接触孔图形内填充非金属导电层，回蚀刻所述非金属导电层，使得所述非金属导电层顶表面低于所述源/漏接触孔图形的顶表面；
在所述源/漏接触孔图形内填充金属导电层，所述金属导电层位于所述非金属导电层顶表面上，所述金属导电层与所述非金属导电层共同构成源/漏接触孔导线。
8.如权利要求1至7任一所述制作方法，其特征在于，所述源/漏接触孔图形包括电容接触孔图形。
CN201910971630.6A 2019-10-14 2019-10-14 半导体器件的制作方法 Active CN112736035B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910971630.6A CN112736035B (zh) 2019-10-14 2019-10-14 半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910971630.6A CN112736035B (zh) 2019-10-14 2019-10-14 半导体器件的制作方法

Publications (2)

Publication Number Publication Date
CN112736035A CN112736035A (zh) 2021-04-30
CN112736035B true CN112736035B (zh) 2022-05-06

Family

ID=75588356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910971630.6A Active CN112736035B (zh) 2019-10-14 2019-10-14 半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN112736035B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506772B (zh) * 2021-07-08 2023-10-24 长鑫存储技术有限公司 电容阵列的形成方法及半导体结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071772A (en) * 1996-08-16 2000-06-06 United Microelectronics Corp. Method of fabricating a semiconductor memory device having a tree-type capacitor
US6215197B1 (en) * 1997-08-25 2001-04-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a trench isolation structure and an alignment mark area
KR20010056084A (ko) * 1999-12-14 2001-07-04 박종섭 메모리셀 커패시터 제조방법
CN103489831A (zh) * 2012-06-11 2014-01-01 爱思开海力士有限公司 具有多层式存储节点的半导体器件及其制造方法
CN108074932A (zh) * 2016-11-08 2018-05-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100416608B1 (ko) * 2002-01-16 2004-02-05 삼성전자주식회사 반도체 메모리 장치 및 그의 제조방법
JP2014011384A (ja) * 2012-07-02 2014-01-20 Toshiba Corp 半導体装置および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071772A (en) * 1996-08-16 2000-06-06 United Microelectronics Corp. Method of fabricating a semiconductor memory device having a tree-type capacitor
US6215197B1 (en) * 1997-08-25 2001-04-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a trench isolation structure and an alignment mark area
KR20010056084A (ko) * 1999-12-14 2001-07-04 박종섭 메모리셀 커패시터 제조방법
CN103489831A (zh) * 2012-06-11 2014-01-01 爱思开海力士有限公司 具有多层式存储节点的半导体器件及其制造方法
CN108074932A (zh) * 2016-11-08 2018-05-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置

Also Published As

Publication number Publication date
CN112736035A (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
US7053435B2 (en) Electronic devices including electrodes with insulating spacers thereon
CN108257919B (zh) 随机动态处理存储器元件的形成方法
CN109216359B (zh) 存储器装置及其制造方法
CN111223860A (zh) 半导体器件及其制备方法
US20140159131A1 (en) Reservoir capacitor of semiconductor device and method for fabricating the same
TW201027626A (en) Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures
CN113675146A (zh) 半导体结构及其形成方法和存储器
KR101087880B1 (ko) 반도체 소자의 제조방법
TWI481012B (zh) 基於導電奈米通道板之靜態隨機存取記憶體單元
CN112736035B (zh) 半导体器件的制作方法
CN112652623B (zh) 半导体器件的制作方法
CN114203701A (zh) 半导体结构及其制作方法
US11856758B2 (en) Method for manufacturing memory and same
CN110459507B (zh) 一种半导体存储装置的形成方法
KR100403329B1 (ko) 반도체소자의 비트라인 형성방법
US6218308B1 (en) Method of manufacturing a contact for a capacitor of high density DRAMs
CN114242659A (zh) 存储器的制造方法和存储器
KR100953022B1 (ko) 반도체 소자의 콘택 플러그 형성방법
US6790740B2 (en) Process for filling polysilicon seam
US20090221126A1 (en) Method of Fabricating Capacitor of Semiconductor Device
CN114078780B (zh) 半导体结构及其制作方法
CN114256155B (zh) 存储器的制造方法和存储器
KR100955678B1 (ko) 반도체소자의 워드라인 형성방법
KR20090070691A (ko) 반도체 소자의 형성 방법
CN115346926A (zh) 存储器的制作方法以及存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant