CN112735500A - 步进编程脉冲操作中决定快速通过写入操作的方法与*** - Google Patents

步进编程脉冲操作中决定快速通过写入操作的方法与*** Download PDF

Info

Publication number
CN112735500A
CN112735500A CN201911066384.6A CN201911066384A CN112735500A CN 112735500 A CN112735500 A CN 112735500A CN 201911066384 A CN201911066384 A CN 201911066384A CN 112735500 A CN112735500 A CN 112735500A
Authority
CN
China
Prior art keywords
voltage
bit line
program
estimating
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911066384.6A
Other languages
English (en)
Inventor
黄昱闳
程政宪
古绍泓
陈映仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN112735500A publication Critical patent/CN112735500A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5622—Concurrent multilevel programming of more than one cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了步进编程脉冲操作中决定快速通过写入操作的方法与***。快速通过写入操作是在步进编程脉冲操作中同时施加一位线电压。此方法包括：依照变化在第一范围内的多个位线电压以及变化在第二范围内相对验证电压的多个电压差值，估计在该位线电压与该电压差值下所得到阈值电压分布宽度的缩减量，得到缩减量地形图。依照多个该位线电压以及多个该电压差值，估计施加该步进编程脉冲操作达到该编程验证电压所需要的编程枪数，得到编程枪数地形图。将缩减量地形图与编程枪数地形图叠置后，决定由该位线电压的施加范围以及该电压差值的施加范围所构成的操作区域。

Description

步进编程脉冲操作中决定快速通过写入操作的方法与***
技术领域
本发明是有关于一种存储器操作技术，且特别是有关于在步进编程脉冲(Increment Step Pulse Programming，ISPP)操作中决定快速通过写入(Quick PassWrite，QPW)操作的方法与***。
背景技术
因应各种电子产品的广泛应用，快闪存储器在市场上是稳定地持续成长。为了提升存储容量，存储单元的结构也已发展成可存储多个位的存储单元，其例如是多阶存储单元(multi-level-cell,MLC)，其利用存储晶体管的阈值电压的不同阶次(level)来对应所储的数据，如此达到多位的存储。快闪存储器更例如是NAND型的快闪存储器，但是不限于此。
由于存储器的多个晶体管的阈值电压不会完全一致，因此这些晶体管的每一个阶次的阈值电压实际上是一个封包的分布。当存储单元是多阶存储单元(MLC)的结构时，其会有多个封包分散在0V到编程验证(program-verify，PV)电压之间。如果封包的分布的宽度较大，其相邻两个封包的尾端很可能重叠。如果读取的数据所应的阈值电压落在重叠区域，则可能会造成数据判错误，其需要后续一些复杂的程序来进行错误码的修正。
如果能缩减阈值电压封包的分布的宽度，其可以预期减少重叠区域。这是在多阶存储单元的操作上所需要继续研发的课题其一。
发明内容
本发明提供一种在步进编程脉冲操作中决定快速通过写入操作的方法与***。本发明在步进编程脉冲操作中可以决定引入快速通过写入操作的时间点，其中快速通过写入操作的位线电压也可以配合设定，如此可以估计出位线电压与快速通过写入操作的时间点两者构成的最优化(optimized)的操作区域。
于一实施例，本发明提供一种在步进编程脉冲操作中决定快速通过写入操作的方法。该步进编程脉冲操作是先对存储单元阵列的多个存储单元施加，该快速通过写入操作是栅极电压达到比一编程验证电压小的一预先编程验证电压后开始采用快速通过写入操作。由该预先编程验证电压到该编程验证电压有一电压差值，该快速通过写入操作是在步进编程脉冲操作中同时施加一位线电压。该决定快速通过写入操作的方法包括依照变化在第一范围内的多个该位线电压以及变化在第二范围内的多个该电压差值，估计在该位线电压与该电压差值下所得到阈值电压分布宽度的缩减量，得到缩减量地形图。再者，依照多个该位线电压以及多个该电压差值，估计施加该步进编程脉冲操作达到该编程验证电压所需要的编程枪数，得到编程枪数地形图。将缩减量地形图与编程枪数地形图叠置后，决定由该位线电压的施加范围以及该电压差值的施加范围所构成的操作区域。
于一实施例，对于所述决定快速通过写入操作的方法，该阈值电压分布宽度的该缩减量是针对每一个该位线电压在一步进电压下进行估计，其包括在对应该位线电压及该步进电压下估计不同的该电压差值的阈值电压相对栅极电压的变化曲线。依照该变化曲线估计在该电压差值下位于该编程验证电压的斜率。依照该斜率及该步进电压估计相对该位线电压是0V的该缩减量。该位线电压是由0V到一预定值的多个分离分析值。
于一实施例，对于所述决定快速通过写入操作的方法，该操作区域包括三角形，该三角形的底部是该位线电压的范围。
于一实施例，对于所述决定快速通过写入操作的方法，该缩减量地形图是根据该位线电压的高度决定第一选取区域，该编程枪数地形图是根据该编程枪数的高度决定第二选取区域，该第一选取区域与该第二选取区域重叠区域的至少一部分设定为操作区域。
于一实施例，对于所述决定快速通过写入操作的方法，该阈值电压分布宽度的该缩减量的估计包括根据预定样本的该位线电压、该电压差值及该步进电压与实验数据进行模型比对，以确定模型的正确性。
于一实施例，本发明再提供一种在步进编程脉冲操作中决定快速通过写入操作的***。该步进编程脉冲操作是先对存储单元阵列的多个存储单元施加，该快速通过写入操作是栅极电压达到比一编程验证电压小的一预先编程验证电压后开始采用快速通过写入操作。由该预先编程验证电压到该编程验证电压有一电压差值。该快速通过写入操作是在步进编程脉冲操作中同时施加一位线电压。该决定快速通过写入操作的***包括一分析电路与一分析程序存储单元，其中该分析电路被配置成从该分析程序存储单元取得分析程序对该存储单元阵列进行操作，以执行以下步骤包括依照变化在第一范围内的多个该位线电压以及变化在第二范围内的多个该电压差值，估计在该位线电压与该电压差值下所得到阈值电压分布宽度的缩减量，得到缩减量地形图。依照多个该位线电压以及多个该电压差值，估计施加该步进编程脉冲操作达到该编程验证电压所需要的编程枪数，得到编程枪数地形图。将缩减量地形图与编程枪数地形图叠置后，决定由该位线电压的施加范围以及该电压差值的施加范围所构成的操作区域。
于一实施例，对于所述决定快速通过写入操作的***，该阈值电压分布宽度的该缩减量是针对每一个该位线电压在一步进电压下进行估计，包括在对应该位线电压及该步进电压下，估计不同的该电压差值的阈值电压相对栅极电压的变化曲线。依照该变化曲线，估计在该电压差值下位于该编程验证电压的斜率。依照该斜率及该步进电压估计相对该位线电压是0V的该缩减量。该位线电压是由0V到一预定值的多个分离分析值。
于一实施例，对于所述决定快速通过写入操作的***，该操作区域包括三角形，该三角形的底部是该位线电压的范围。
于一实施例，对于所述决定快速通过写入操作的***，该缩减量地形图是根据该位线电压的高度决定第一选取区域。该编程枪数地形图是根据该编程枪数的高度决定第二选取区域。该第一选取区域与该第二选取区域重叠区域的至少一部分设定为操作区域。
于一实施例，对于所述决定快速通过写入操作的***，该阈值电压分布宽度的该缩减量的估计包括根据预定样本的该位线电压、该电压差值及该步进电压与实验数据进行模型比对，以确定模型的正确性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1是依照本发明的一实施例，存储器装置中的多个MLC存储单元对应多阶的阈值电压分布示意图。
图2是依照本发明的一实施例，存储单元的阈值电压(Vt)相对栅极电压(Vg)所测量的变化曲线示意图。
图3是依照本发明的一实施例，根据图2的数据转换成有效电流密度(Jpgm)相对有效栅极电压(Vgeff)的倒数的变化曲线示意图。
图4是依照本发明的一实施例，在Vt对Vg的线性区域，进行步进编程脉冲(ISPP)操作配合快速通过写入(QPW)操作的机制示意图。
图5是依照本发明的一实施例，依照预先编程验证电压到编程验证电压的一电压差值(ΔPV)的变化，根据图2的曲线在编程验证电压处的曲线斜率示意图。
图6是依照本发明的一实施例，依照预先编程验证电压到编程验证电压的一电压差值(ΔPV)的变化，实际测量下存储单元的累积率示意图。
图7是依照本发明的一实施例，依照预先编程验证电压到编程验证电压的一电压差值(ΔPV)的变化，针对阈值电压封包分布的宽度缩减量的仿真数据与测量数据的比对示意图。
图8是依照本发明的一实施例，缩减量地形图与编程枪数地形图示意图。
图9是依照本发明的一实施例，缩减量地形图与编程枪数地形图重叠后所决定的快速通过写入(QPW)操作的操作区域示意图。
图10是依照本发明的一实施例，决定快速通过写入操作的***的架构示意图。
【符号说明】
10:缩减量
100:缩减量地形图
102、104:区域
110:编程枪数地形图
112、114:区域
200:分析电路
202:存储单元阵列
204:存储单元
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明在步进编程脉冲操作中可以决定引入快速通过写入操作的时间点，其中快速通过写入(QPW)操作的位线电压也可以配合设定，如此可以估计出位线电压与快速通过写入操作的时间点两者构成的最优化的操作区域。根据本发明所建立的缩减量地形图与编程枪数地形图的模型，经过二者交***对后可以决定出引入快速通过写入(QPW)操作的时机以及可所施加的位线电压范围。
以下举一些实施例来说明本发明，但是本发明不限于所举的实施例。
图1是依照本发明的一实施例，存储器装置中的多个MLC存储单元对应多阶的阈值电压分布示意图。参阅图1，在上部的阈值电压分布是一般可能的情形。例如以二位的存储单元，其有四种阈值电压对四种存储状态。对应各阶的阈值电压分布，其尾端区域可能会重叠。例如，存储单元读出的阈值电压值落在重叠区域，会有困难决定所属的封包，甚至可能造成数据错误，其后需要繁杂的错误码修正的处理。
继续参阅如图1的下部，如果能够将阈值电压分布的宽度可以适当缩减，则各阶的阈值电压可以经清楚区分，以减少错误数据的发生机率。
本发明采用在ISPP操作下，适当引入QPW操作，可以将阈值电压分布封包的后缘内缩，如此至少可以减少与下一个封包的重叠区域。
在估计出QPW操作的模式前，本发明先对ISPP操作与QPW操作对应一些操作参数的变化进行详细探究与验证，其后可以决定出QPW操作的条件。
图2是依照本发明的一实施例，存储单元的阈值电压(Vt)相对栅极电压(Vg)所测量的变化曲线示意图。参阅图2，对存储单元阵列的存储单元进行阈值电压的实际测量。在存储晶体管的栅极施加栅极电压(Vg)。栅极电压(Vg)例如从10V变化到20V。栅极电压(Vg)的波形是脉冲，脉冲时间宽度例如是以1微秒、2微秒及3微秒为例，在ISPP操作下可以测量出阈值电压随着栅极电压(Vg)的变化。
图3是依照本发明的一实施例，根据图2的数据转换成有效电流密度(Jpgm)相对有效栅极电压(Vgeff)的倒数的变化曲线示意图。参阅图3，根据图2的数据，其可以根据以下式(1)与式(2)的转换得到电流密度(Jpgm)相对有效栅极电压(Vgeff)的倒数的变化，其用以验证其关系是线性的关系，其斜率是β。如此确保图2的栅极电压(Vg)可以用来取得电流密度。
Vgeff＝Vg-VBL-Vt＝Vg*-Vt (1)
Jpgm＝Cpp×ΔVt/tpgm (2)
其中VBL是位线电压，Cpp是电容常数，tpgm是脉冲宽度。
经过图3的验证，在ISPP的操作时，如果同时施加位线电压(VBL)，其电流密度在ISPP的操作是可以预测。ISPP操作是的栅极电压(Vg)以步进的方式，逐渐增加栅极电压(Vg)的脉冲高度。此时如果位线电压(VBL)是0V，此操作就是一般的ISPP操作。QPW操作是指在ISPP操作时，同时施加位线电压(VBL)，其会使得在通道上的电压上升，而导致减弱写入电场强度，使编程速变慢，其预期会缩减阈值电压分布的宽度。
以下根据根据式(1)与式(2)的关系，进一步在ISPP操作配合位线电压(VBL)进行阈值电压的行为的预测。式(3)到式(5)是加入ISPP操作以及QPW操作(取决于位线电压(VBL)的值)，可以估计在ISPP操作下对应编程枪数(i)的电压差值(ΔVt_i)。
Figure BDA0002259484590000061
Figure BDA0002259484590000062
ΔVt_i＝Jpgm_i×tpgm/Cpp (5)
图4是依照本发明的一实施例，在Vt对Vg的线性区域，进行步进编程脉冲(ISPP)操作配合快速通过写入(QPW)操作的机制示意图。参阅图4，取图2的线性区域，即是栅极电压(Vg)大于16V的范围。在ISPP操作中，栅极电压(Vg)会步进增加。如果VBL＝0，这就是全程都是ISPP操作。当要QPW操作时，在本实施例，对于编程验证电压(PV)的目标值，其要选定起始加入QPW操作的电压值，称为预先编程验证电压(Vpre-PV)，其相对目标的编程验证电压(VPV)有一电压差值(ΔPV)。电压差值(ΔPV)定义为:
ΔPV＝VPV-Vpre-PV (6)
在栅极电压的编程脉冲达到预先编程验证电压(pre-PV)后，会开始施加位线电压(VBL)。一旦施加非零的位线电压(VBL)时，其就进入QPW操作模式，其阈值电压(Vt)会由于位线电压(VBL)产生偏折，也就是其斜率会下降。在栅极电压(Vg)到达编程验证电压(PV)时，阈值电压(Vt)相对栅极电压(Vg)的斜率(SQPW)也因此会随着位线电压(VBL)的值而变化。图4的位线电压(VBL)以0V、0.4V、0.8V及1.2V为例，可以观察到QPW操作所产生的效应。
图5是依照本发明的一实施例，依照预先编程验证电压到编程验证电压的一电压差值(ΔPV)的变化，根据图2的曲线在编程验证电压处的曲线斜率示意图。参阅图5，根据前述斜率(SQPW)在QPW操作的变化行为，针对每一个位线电压(VBL)，可以仿真出斜率(SQPW)相对电压差值(ΔPV)的变化曲线。图5例如是VBL＝0.2V，而对应ISPP的栅极电压的步进电压是0.4V的情形。相似地，其它的条件例如不同的位线电压(VBL)也有对应的斜率曲线。斜率最低点的电压差值(ΔPV)，是对应进入QPW操作的电压值。由于编程验证电压(PV)是固定值，电压差值(ΔPV)是对应预先编程验证电压(pre-PV)。预先编程验证电压(pre-PV)是决定进入QPW操作的参考值。根据斜率(SQPW)以及步进电压，其例如可相乘而估计出阈值电压分布宽度的缩减量(shrinkage quantity)。于此，图5的行为是根据本发明的模型(model)所仿真出的结果，以利于由***快速分析。然而，本发明也需要藉由实验数据来确认上述模型(model)的正确性。
图6是依照本发明的一实施例，依照预先编程验证电压到编程验证电压的一电压差值(ΔPV)的变化，实际测量下存储单元的累积率示意图。参阅图6，依照位线电压(VBL)与步进电压(VISPP)的施加，对多个存储单元的阈值电压Vt测量而进行统计，其中例如VBL＝0.2V且VISPP＝0.4V，而电压差值(ΔPV)是多个值的变化。方形点是VBL＝0V，即是没有QPW操作的情形，其当作参考值。当施加QPW操作时，阈值电压Vt会内缩，可以估出测量的缩减量10。
图7是依照本发明的一实施例，依照预先编程验证电压到编程验证电压的一电压差值(ΔPV)的变化，针对阈值电压封包分布的宽度缩减量的仿真数据与测量数据的比对示意图。参阅图7，根据图5经由仿真所估计的阈值电压封包分布的宽度缩减量是以圆点表示。根据图6经由测量所估计的阈值电压封包分布的宽度缩减量10是以方形点表示。模拟与测量的结果在一个程度内可以视为吻合。如此，本发明的仿真的模型可以合理反映出阈值电压封包分布的宽度缩减量。
图8是依照本发明的一实施例，缩减量地形图与编程枪数地形图示意图。参阅图8，其根据图5依照变化在一范围内例如0.1V到0.35V的多个位线电压(VBL)以及变化在一范围例如0.1V到0.4V内的多个电压差值(ΔPV)，估计在位线电压(VBL)与电压差值(ΔPV)下所得到阈值电压分布宽度的缩减量，得到缩减量地形图100。缩减量是地形图的高度，例如灰阶来呈现。从缩减量地形图100可以依照缩减量的高度区分选择出所要的区域102以及以外的区域104。
另外，类似地依照多个位线电压(VBL)以及多个电压差值(ΔPV)的地图，估计施加步进编程脉冲(ISPP)操作达到编程验证电压(VPV)所需要的编程枪数，其统计为高度而得到编程枪数地形图110。根据操作时间成本的考虑也决定出接受的区域112以及以外的区域114。
于此可以注意到，由于本发明的模型已确认具有正确性，图8的数据可以根据模型做大量仿真以利于估计，其不需要实际测量，或是仅需要简单的测量确认即可。
图9是依照本发明的一实施例，缩减量地形图与编程枪数地形图重叠后所决定的快速通过写入(QPW)操作的操作区域示意图。参阅图9，将图8的缩减量地形图100与编程枪数地形图110相叠置，区域102与区域112重叠的区域可以决定出位线电压(VBL)的施加范围以及电压差值(ΔPV)的施加范围所构成的操作区域。此所取的操作区域会因不同类型的存储单元结构而不同，但是估计的机制是相似。
从图9的结果，本发明可以将位线电压(VBL)及电压差值(ΔPV)做优化(optimization)的估计，可以缩阈值电压分布宽度，且维持合理的操作时间。
再从硬件的***来看，图10是依照本发明的一实施例，决定快速通过写入操作的***的架构示意图。参阅图10，决定快速通过写入操作的***例如包括一分析电路200与一分析程序存储单元204，其中分析电路200被配置成从分析程序存储单元204取得分析程序对存储单元阵列202的存储单元进行操作，以执行如前述得到缩减量地形图100与编程枪数地形图110的步骤。
具体而言，决定快速通过写入操作的***被配置成执行多个步骤包括依照变化在第一范围内的多个该位线电压以及变化在第二范围内的多个该电压差值，估计在该位线电压与该电压差值下所得到阈值电压分布宽度的缩减量，得到缩减量地形图。依照多个该位线电压以及多个该电压差值，估计施加该步进编程脉冲操作达到该编程验证电压所需要的编程枪数，得到编程枪数地形图。将缩减量地形图与编程枪数地形图叠置后，决定由该位线电压的施加范围以及该电压差值的施加范围所构成的操作区域。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种在步进编程脉冲操作中决定快速通过写入操作的方法，该步进编程脉冲操作是先对存储单元阵列的多个存储单元施加，该快速通过写入操作是栅极电压达到比一编程验证电压小的一预先编程验证电压后开始采用快速通过写入操作，其中由该预先编程验证电压到该编程验证电压有一电压差值，该快速通过写入操作是在步进编程脉冲操作中同时施加一位线电压，该决定快速通过写入操作的方法包括：
依照变化在第一范围内的多个该位线电压以及变化在第二范围内的多个该电压差值，估计在该位线电压与该电压差值下所得到阈值电压分布宽度的缩减量，得到缩减量地形图；
依照多个该位线电压以及多个该电压差值，估计施加该步进编程脉冲操作达到该编程验证电压所需要的编程枪数，得到编程枪数地形图；以及
将缩减量地形图与编程枪数地形图叠置后，决定由该位线电压的施加范围以及该电压差值的施加范围所构成的操作区域。
2.根据权利要求1所述的决定快速通过写入操作的方法，其中该阈值电压分布宽度的该缩减量是针对每一个该位线电压在一步进电压下进行估计，包括:
在对应该位线电压及该步进电压下，估计不同的该电压差值的阈值电压相对栅极电压的变化曲线；
依照该变化曲线，估计在该电压差值下位于该编程验证电压的斜率；以及
依照该斜率及该步进电压估计相对该位线电压是0V的该缩减量，
其中该位线电压是由0V到一预定值的多个分离分析值。
3.根据权利要求1所述的决定快速通过写入操作的方法，其中该操作区域包括三角形，该三角形的底部是该位线电压的范围。
4.根据权利要求1所述的决定快速通过写入操作的方法，其中该缩减量地形图是根据该位线电压的高度决定第一选取区域，该编程枪数地形图是根据该编程枪数的高度决定第二选取区域，该第一选取区域与该第二选取区域重叠区域的至少一部分设定为操作区域。
5.根据权利要求1所述的决定快速通过写入操作的方法，其中该阈值电压分布宽度的该缩减量的估计包括根据预定样本的该位线电压、该电压差值及该步进电压与实验数据进行模型比对，以确定模型的正确性。
6.一种在步进编程脉冲操作中决定快速通过写入操作的***，该步进编程脉冲操作是先对存储单元阵列的多个存储单元施加，该快速通过写入操作是栅极电压达到比一编程验证电压小的一预先编程验证电压后开始采用快速通过写入操作，其中由该预先编程验证电压到该编程验证电压有一电压差值，该快速通过写入操作是在步进编程脉冲操作中同时施加一位线电压，
该决定快速通过写入操作的***包括一分析电路与一分析程序存储单元，其中该分析电路被配置成从该分析程序存储单元取得分析程序对该存储单元阵列进行操作，以执行以下步骤:
依照变化在第一范围内的多个该位线电压以及变化在第二范围内的多个该电压差值，估计在该位线电压与该电压差值下所得到阈值电压分布宽度的缩减量，得到缩减量地形图；
依照多个该位线电压以及多个该电压差值，估计施加该步进编程脉冲操作达到该编程验证电压所需要的编程枪数，得到编程枪数地形图；以及
将缩减量地形图与编程枪数地形图叠置后，决定由该位线电压的施加范围以及该电压差值的施加范围所构成的操作区域。
7.根据权利要求6所述的决定快速通过写入操作的***，其中该阈值电压分布宽度的该缩减量是针对每一个该位线电压在一步进电压下进行估计，包括:
在对应该位线电压及该步进电压下，估计不同的该电压差值的阈值电压相对栅极电压的变化曲线；
依照该变化曲线，估计在该电压差值下位于该编程验证电压的斜率；以及
依照该斜率及该步进电压估计相对该位线电压是0V的该缩减量，
其中该位线电压是由0V到一预定值的多个分离分析值。
8.根据权利要求6所述的决定快速通过写入操作的***，其中该操作区域包括三角形，该三角形的底部是该位线电压的范围。
9.根据权利要求6所述的决定快速通过写入操作的***，其中该缩减量地形图是根据该位线电压的高度决定第一选取区域，该编程枪数地形图是根据该编程枪数的高度决定第二选取区域，该第一选取区域与该第二选取区域重叠区域的至少一部分设定为操作区域。
10.根据权利要求6所述的决定快速通过写入操作的***，其中该阈值电压分布宽度的该缩减量的估计包括根据预定样本的该位线电压、该电压差值及该步进电压与实验数据进行模型比对，以确定模型的正确性。
CN201911066384.6A 2019-10-29 2019-11-04 步进编程脉冲操作中决定快速通过写入操作的方法与*** Pending CN112735500A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/667,653 US10796753B1 (en) 2019-10-29 2019-10-29 Method and system to determine quick pass write operation in increment step pulse programming operation
US16/667,653 2019-10-29

Publications (1)

Publication Number Publication Date
CN112735500A true CN112735500A (zh) 2021-04-30

Family

ID=72664017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911066384.6A Pending CN112735500A (zh) 2019-10-29 2019-11-04 步进编程脉冲操作中决定快速通过写入操作的方法与***

Country Status (2)

Country Link
US (1) US10796753B1 (zh)
CN (1) CN112735500A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101616097B1 (ko) * 2009-11-11 2016-04-28 삼성전자주식회사 불휘발성 메모리 장치의 프로그램 방법
KR20160052277A (ko) * 2014-11-04 2016-05-12 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
JP2020038738A (ja) * 2018-09-03 2020-03-12 キオクシア株式会社 不揮発性メモリ及びメモリシステム

Also Published As

Publication number Publication date
US10796753B1 (en) 2020-10-06

Similar Documents

Publication Publication Date Title
US11416173B2 (en) Memory system with dynamic calibration using a variable adjustment mechanism
KR100953045B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR100824203B1 (ko) 플래시 메모리 소자의 프로그램 방법
US8897075B2 (en) Semiconductor memory device and method of programming the same
US20190354312A1 (en) Memory system with a variable sampling rate mechanism
JP2009032386A (ja) 不揮発性メモリセルプログラミング方法
US8493796B2 (en) Nonvolatile semiconductor memory device
CN112530497B (zh) 对多级单元nand闪存器件和mlc nand闪存器件进行编程的方法
JP7399174B2 (ja) 不揮発性メモリデバイスおよび複数のビット線バイアス電圧を印加することによる不揮発性メモリデバイスにおけるプログラミングのための方法
KR101635695B1 (ko) 아날로그 메모리 셀들을 위한 적응적 프로그래밍 및 소거 기법들
CN110431633B (zh) 非易失性存储器器件和用于通过施加多个位线偏置电压在非易失性存储器器件中编程的方法
CN112735500A (zh) 步进编程脉冲操作中决定快速通过写入操作的方法与***
US11783871B2 (en) Continuous sensing to determine read points
TWI699772B (zh) 在步進編程脈衝操作中決定快速通過寫入操作的方法與系統
US20130033919A1 (en) Nonvolatile memory system and program method thereof
US20230238058A1 (en) Method of programming mlc memory device and related mlc memory device
US9384842B1 (en) Method and system to improve soft-programming time in non-volatile memory
US20220068393A1 (en) Semiconductor memory apparatus and programming method thereof
KR20090096862A (ko) 불휘발성 메모리 장치의 프로그램 방법
CN110827904A (zh) 存储器装置及其编程方法
KR20100013961A (ko) 플래시 소자의 소거 및 프로그램 동작 방법
KR20090068667A (ko) 불휘발성 메모리 장치의 프로그램 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination