CN112711295A - 时序产生器、时序产生方法以及控制芯片 - Google Patents

时序产生器、时序产生方法以及控制芯片 Download PDF

Info

Publication number
CN112711295A
CN112711295A CN201911025951.3A CN201911025951A CN112711295A CN 112711295 A CN112711295 A CN 112711295A CN 201911025951 A CN201911025951 A CN 201911025951A CN 112711295 A CN112711295 A CN 112711295A
Authority
CN
China
Prior art keywords
circuit
timing
specific
signal
timing generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911025951.3A
Other languages
English (en)
Inventor
宋良梁
李明瑞
杨相柱
王俊凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201911025951.3A priority Critical patent/CN112711295A/zh
Priority to TW108148290A priority patent/TWI743638B/zh
Priority to US16/865,413 priority patent/US11599142B2/en
Publication of CN112711295A publication Critical patent/CN112711295A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/025—Digital function generators for functions having two-valued amplitude, e.g. Walsh functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Dram (AREA)

Abstract

本发明提供一种时序产生器、时序产生方法以及控制芯片，其中该时序产生器包含一接收电路、耦接至该接收电路的一传送电路、以及分别耦接至该接收电路以及该传送电路的一控制单元。该接收电路可用来自一储存装置接收一时序数据组；该传送电路可用来依据该时序数据组选择多个信号类型中的一特定信号类型，并且以一特定时间长度输出具有该特定信号类型的一输出信号，其中该时序数据组指出该特定信号类型以及该特定时间长度；以及该控制单元可用来控制该接收电路以及该传送电路的运行。

Description

时序产生器、时序产生方法以及控制芯片
技术领域
本发明涉及时序信号的产生，尤涉及一种时序产生器、时序产生方法以及控制芯片，其能产生任意的数字信号波形。
背景技术
目前能产生数字信号波形的方法有很多种，例如通过控制通用型输入输出(General-purpose input/output,GPIO)、通过通用异步收发传输器(UniversalAsynchronous Receiver/Transmitter,UART)等。然而，这些方法都存在各自的缺点。例如：通用型输入输出受限于硬件本身的精度，无法达到奈秒(nanosecond)级别的精度；此外，若有高精度的要求时，需要在禁用中断的情况下通过某类型的循环(例如特定指令诸如while等所控制的循环)不断切换状态，而这会大量地占用中央处理单元(central processingunit,CPU)的运算资源。又例如：通过通用异步收发传输器也有占用中央处理单元的运算资源的问题；此外，由于通用异步收发传输器本身的协议特性，其无法产生任意的数字信号波形。
因此，需要一种新颖的时序产生器以及时序产生方法，以在没有副作用或较不会带来副作用的情况下，解决相关技术的问题。
发明内容
本发明的一目的在于提供一种时序产生器、时序产生方法以及控制芯片，以在不需占用大量运算资源的情况下产生任意的数字信号波形。
本发明至少一实施例提供一种时序产生器，其中该时序产生器包含一接收电路、耦接至该接收电路的一传送电路、以及分别耦接至该接收电路以及该传送电路的一控制单元。该接收电路可用来自一储存装置接收一个或多个时序数据组；该传送电路可用来依据该一个或多个时序数据组中的一个时序数据组选择多个信号类型中的一特定信号类型，并且以一特定时间长度输出具有该特定信号类型的一输出信号，其中该时序数据组指出该特定信号类型以及该特定时间长度；以及该控制单元可用来控制该接收电路以及该传送电路的运行。
本发明至少一实施例提供一种时序产生方法，其中该时序产生方法包含：利用一接收电路自一储存装置接收一个或多个时序数据组；以及利用一传送电路依据该一个或多个时序数据组中的一个时序数据组选择多个信号类型中的一特定信号类型，并且以一特定时间长度输出具有该特定信号类型的一输出信号，其中该时序数据组指出该特定信号类型以及该特定时间长度。另外，该接收电路以及该传送电路的运行是藉由利用一控制单元来控制。
本发明至少一实施例提供一种控制芯片，其中该控制芯片包含一储存装置、耦接至该储存装置的一时序产生器、以及耦接至该时序产生器的一处理电路。具体来说，该时序控制器可包含一接收电路、耦接至该接收电路的一传送电路、以及分别耦接至该接收电路以及该传送电路的一控制单元。在该控制芯片的运行中，该储存装置可用来储存一个或多个时序数据组(例如一系列时序数据组)，而该处理电路可用来传送至少一指令至该控制单元以控制该时序产生器的运行。在该时序产生器的运行中，该接收电路可用来自该储存装置接收该一个或多个时序数据组；该传送电路可用来依据该一个或多个时序数据组中的一个时序数据组选择多个信号类型中的一特定信号类型，并且以一特定时间长度输出具有该特定信号类型的一输出信号，其中该时序数据组指出该特定信号类型以及该特定时间长度；以及该控制单元可用来控制该接收电路以及该传送电路的运行。
本发明能自一储存装置读取一个或多个时序数据组(例如一系列时序数据组)，再依据该一个或多个时序数据组中的一个时序数据组产生对应的数字信号。由于该数字信号是基于可任意编辑的该时序数据组来产生，因此本发明能通过修改该时序数据组来产生任意的数字信号波形，而不会大量地占用中央处理单元的运算资源。
附图说明
图1为依据本发明一实施例的一控制芯片的示意图。
图2为依据本发明一实施例的一时序数据组的示意图。
图3为依据本发明一实施例的图1所示的控制芯片的某些实施细节。
图4为依据本发明一实施例的一种时序产生方法的工作流程。
图5为依据本发明一实施例的因应一系列时序数据组产生的输出信号的示意图。
具体实施方式
图1为依据本发明一实施例的一控制芯片10的示意图。控制芯片10可包含一储存装置20、耦接至储存装置20的一时序产生器100、以及耦接至时序产生器100的一处理电路50，其中储存装置20可由使用双倍数据率(Double Data Rate,DDR)技术的存储器诸如双倍数据率同步动态随机存取存储器(Synchronous Dynamic Random Access Memory,SDRAM)来实施，而处理电路50可由一中央处理单元(central processing unit,CPU)来实施，但本发明不限于此。在本实施例中，时序产生器100可包含一接收电路120、耦接至接收电路120的一传送电路140、以及分别耦接至接收电路120以及传送电路140的一控制单元160。另外，时序产生器100可还包含耦接于接收电路120与传送电路140之间的一缓冲器180(例如，传送电路140是通过缓冲器180耦接至接收电路120)以缓冲自接收电路120传送至传送电路140的数据，其中缓冲器180可包含一先进先出(first input first output,FIFO)存储器，但本发明不限于此。
在控制芯片10的运行中，储存装置20可用来储存一个或多个时序数据组(例如一系列时序数据组)，而处理电路50可用来传送至少一指令至控制单元160以控制时序产生器100的运行。在时序产生器100的运行中，接收电路120可用来自储存装置20接收该一个或多个时序数据组(例如该系列时序数据组)，例如，缓冲器180可自接收电路120接收该系列时序数据组，并且将该系列时序数据组中的每一时序数据组依序地传送至传送电路140；传送电路140可用来依据该一个或多个时序数据组(例如该系列时序数据组)中的一个时序数据组(例如该系列时序数据组中的每一时序数据组)选择多个信号类型中的一特定信号类型，并且以一特定时间长度输出具有该特定信号类型的一输出信号VOUT，其中该时序数据组指出该特定信号类型以及该特定时间长度；以及控制单元160可用来控制接收电路120以及传送电路140的运行。
在本实施例中，该多个信号类型可至少包含脉冲宽度调制(pulse widthmodulation,PWM)、一第一固定电平、以及异于该第一固定电平的一第二固定电平中的一个或多者。另外，控制单元160可依据处理电路50传送的指令控制该脉冲宽度调制的一频率以及一工作周期(duty cycle)等设定，其中该脉冲宽度调制的该频率以及该工作周期可载有(carry)某些信息或依据某些设计需求来决定。
图2为依据本发明一实施例的一时序数据组200的示意图，其中时序数据组200可作为该时序数据组的一个例子，且时序数据组200可由32位的数据诸如数据{BIT31,…,BIT2,BIT1,BIT0}组成，但本发明不限于此。在本实施例中，时序数据组200可包含第一局部数据(例如数据{BIT1,BIT0})以及第二局部数据(例如数据{BIT31,…,BIT2})，而该第一局部数据以及该第二局部数据分别对应于该特定信号类型以及该特定时间长度。
图3为依据本发明一实施例的控制芯片10的某些实施细节。在本实施例中，传送电路140可包含多个信号源、耦接至该多个信号源的一传送控制电路142、以及耦接至该传送控制电路的一选择电路144(例如一多任务器(multiplexer))。该多个信号源可分别用来产生具有该多个信号类型的多个信号，例如用来产生脉冲宽度调制信号的脉冲宽度调制产生器146、用来产生具有该第一固定电平诸如电压电平VH的信号源(未显示)、以及用来产生具有该第二固定电平诸如电压电平VL的信号源(未显示)。传送控制电路142可用来以特定时间长度输出该多个信号的至少一者(例如依据图2所示的时序数据组200中的数据{BIT31,…,BIT2}产生具有对应的信号时间长度的信号)，而选择电路144可用来依据该时序数据组选择该多个信号类型中的该特定信号类型(例如依据图2所示的时序数据组200中的数据{BIT1,BIT0}来决定输出哪一个信号源产生的信号)。
在本实施例中，当数据{BIT1,BIT0}为{0,0}(可表示为数值0)时，选择电路144可输出具有电压电平VL的信号；当数据{BIT1,BIT0}为{0,1}(可表示为数值1)时，选择电路144可输出具有电压电平VH的信号；而当数据{BIT1,BIT0}为{1,0}(可表示为数值2)时，选择电路144可输出脉冲宽度调制产生器146产生的信号。需注意的是，传送电路140的实施方式不限于图3所示的架构，凡是能依据自缓冲器180取得的时序数据组输出具有一特定时间长度及一特定信号类型的信号者，均隶属于本发明的范畴。例如，传送控制电路142可依据数据{BIT1,BIT0}(例如数据BIT0)决定将具有电压电平VL与电压电平VH的其中一者的信号以一特定时间长度传送给选择电路144，而选择电路144再接着依据数据{BIT1,BIT0}(例如数据BIT1)选择输出来自传送控制电路142的信号(例如具有电压电平VH及电压电平VL其中一者的信号)或来自脉冲宽度调制产生器146的信号；又例如，传送控制电路142可一并将具有电压电平VH及电压电平VL的信号分别以该特定时间长度传送至选择电路144，而选择电路144再接着依据数据{BIT1,BIT0}选择具有该特定时间长度及电压电平VH的信号、具有该特定时间长度及电压电平VL的信号、及脉冲宽度调制产生器146的信号的其中一者以供输出。
图4为依据本发明一实施例的一种时序产生方法的工作流程，其中该时序产生方法可应用于(applicable to)图1(或图3)所示的控制芯片10。若整体工作流程能得到相同或类似的结果，图4所示的工作流程中的一个或多个步骤的执行顺序可予以变化，或者，该工作流程中的一个或多个步骤可被新增、删除、或修改。
在步骤410中，处理电路50通过控制单元160设定脉冲宽度调制产生器146的频率以及工作周期。
在步骤420中，处理电路50通过控制单元160设定时序数据组的实体地址与长度(例如一系列时序数据组中的时序数据组的数量)。
在步骤430中，处理电路通过控制单元160启用(enable)时序产生器100以开始产生信号。
在步骤440中，接收电路120自储存装置20中的该实体地址读取/接收一系列时序数据组，并且将该系列时序数据组传送至缓冲器180，此时i＝1。
在步骤450中，传送控制电路142自缓冲器180读取/接收该系列时序数据组中的第i个时序数据组，其中该第i个时序数据组中的第一局部数据以及第二局部数据分别对应于一信号类型以及一时间长度。
在步骤460中，选择电路144可依据该第i个时序数据组中的该第一局部数据选择多个信号类型中的一特定信号类型，并且输出具有该特定信号类型的信号。例如，当图2所示的{BIT1,BIT0}为数值0时，选择电路144输出传送控制电路142产生的具有电压电平VL的信号；当图2所示的{BIT1,BIT0}为数值1时，选择电路144输出传送控制电路142产生的具有电压电平VH的信号；而当图2所示的{BIT1,BIT0}为数值2时，选择电路144输出脉冲宽度调制产生器146产生的信号。
在步骤470中，传送控制电路142可通过其内的一定时器开始计时，在输出信号的时间长度达到该第i个时序数据组中的第二局部数据所对应的时间长度时进入步骤480。
在步骤480中，传送控制电路142可判断信号是否已全部产生完毕(例如，该系列时序数据组中的全部的时序数据组所对应的信号是否均已产生完毕)。若是，进入步骤490；否则，i的数值增加1并且进入步骤450。
在步骤490中，控制单元160传送中断信号给处理电路50，流程结束。
在图4所示的实施例中，由于传送控制电路142可依据各个时序数据组中的第二局部数据所对应的时间长度决定下一个时序数据组的读取时间，因此可实现以特定时间长度(各个时序数据组中的第二局部数据所对应的时间长度)传送具有特定信号类型(各个时序数据组中的第一局部数据所对应的信号类型)的信号。
在某些实施例中，图1(或图3)所示的控制芯片10(例如其内的时序产生器)可应用于一红外线信号传送器，其中该特定信号类型在一时期内所占的一特定时间比例(例如，在一时期内时序产生器100可依序产生脉冲宽度调制信号以及具有固定电压电平诸如电压电平VL的信号，而该特定时间比例可由输出这个脉冲宽度调制信号的时间长度与输出这个具有电压电平VL的信号之间的比例推算得到)代表该红外线信号传送器在该时期所传送的编码后数据。以图5为例，该红外线信号传送器可依据一预定通信协议将逻辑值1编码为脉冲宽度调制信号在一时期内所占的一第一时间比例，例如在2.25毫秒(millisecond，简称为ms)中占有560微秒(microsecond，简称为μs)；或者依据该预定通信协议将逻辑值0编码为脉冲宽度调制信号在一时期内所占的一第二时间比例，例如在1.12毫秒中占有560微秒。
总结来说，本发明利用读取一系列的可任意编辑的时序数据，以分别产生具有不同时间长度以及不同信号类型的输出信号，据以达到产生任意信号波形的目的。另外，相较于相关技术，本发明的实施例不会占用大量的中央处理单元的运算资源。因此，本发明能在没有副作用或较不会带来副作用的情况下解决相关技术的问题。
以上所述仅为本发明的优选实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
【符号说明】
10 控制芯片
20 储存装置
50 处理电路
100 时序产生器
120 接收电路
140 传送电路
142 传送控制电路
144 选择电路
146 脉冲宽度调制产生器
160 控制单元
180 缓冲器
200 时序数据组
VOUT 输出信号
BIT0、BIT1、BIT2、…、BIT31 数据
410、420、430、440、450、460、470、480、490 步骤。

Claims (10)

1.一种时序产生器，包含：
一接收电路，用来自一储存装置接收一个或多个时序数据组；
一传送电路，耦接至该接收电路，用来依据该一个或多个时序数据组中的一个时序数据组选择多个信号类型中的一特定信号类型，并且以一特定时间长度输出具有该特定信号类型的一输出信号，其中该时序数据组指出该特定信号类型以及该特定时间长度；以及
一控制单元，分别耦接至该接收电路以及该传送电路，用来控制该接收电路以及该传送电路的运行。
2.根据权利要求1所述的时序产生器，其中，该时序数据组包含第一局部数据以及第二局部数据，以及该第一局部数据以及该第二局部数据分别对应于该特定信号类型以及该特定时间长度。
3.根据权利要求1所述的时序产生器，其中，该多个信号类型至少包含脉冲宽度调制。
4.根据权利要求3所述的时序产生器，其中，该控制单元依据耦接至该时序产生器的一处理电路传送的指令控制该脉冲宽度调制的一频率以及一工作周期。
5.根据权利要求1所述的时序产生器，其中，该多个信号类型至少包含一第一固定电平以及异于该第一固定电平的一第二固定电平。
6.根据权利要求1所述的时序产生器，其中，该传送电路包含：
多个信号源，分别用来产生具有该多个信号类型的多个信号；
一传送控制电路，耦接至该多个信号源，用来以一特定时间长度输出该多个信号的至少一者；以及
一选择电路，耦接至该传送控制电路，用来依据该时序数据组选择该多个信号类型中的该特定信号类型。
7.根据权利要求1所述的时序产生器，还包含耦接于该接收电路以及该传送电路之间的一缓冲器，其中：
该一个或多个时序数据组包含一系列时序数据组，且该系列时序数据组包含该时序数据组；以及
该缓冲器自该接收电路接收该系列时序数据组，并且将该系列时序数据组中的每一时序数据组依序地传送至该传送电路。
8.根据权利要求1所述的时序产生器，能应用于一红外线信号传送器，其中该特定信号类型在一时期内所占的一特定时间比例代表该红外线信号传送器在该时期所传送的编码后数据。
9.一种时序产生方法，包含：
利用一接收电路自一储存装置接收一个或多个时序数据组；以及
利用一传送电路依据该一个或多个时序数据组中的一个时序数据组选择多个信号类型中的一特定信号类型，并且以一特定时间长度输出具有该特定信号类型的一输出信号，其中该时序数据组指出该特定信号类型以及该特定时间长度；
其中该接收电路以及该传送电路的运行是藉由利用一控制单元来控制。
10.一种控制芯片，包含：
一储存装置，用来储存一个或多个时序数据组；
一时序产生器，耦接至该储存装置，其中该时序产生器包含：一接收电路，用来自该储存装置接收该一个或多个时序数据组；
一传送电路，耦接至该接收电路，用来依据该一个或多个时序数据组中的一个时序数据组选择多个信号类型中的一特定信号类型，并且以一特定时间长度输出具有该特定信号类型的一输出信号，其中该时序数据组指出该特定信号类型以及该特定时间长度；以及
一控制单元，分别耦接至该接收电路以及该传送电路，用来控制该接收电路以及该传送电路的运行；以及
一处理电路，耦接至该时序产生器，用来传送至少一指令至该控制单元以控制该时序产生器的运行。
CN201911025951.3A 2019-10-25 2019-10-25 时序产生器、时序产生方法以及控制芯片 Pending CN112711295A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911025951.3A CN112711295A (zh) 2019-10-25 2019-10-25 时序产生器、时序产生方法以及控制芯片
TW108148290A TWI743638B (zh) 2019-10-25 2019-12-30 時序產生器、時序產生方法以及控制晶片
US16/865,413 US11599142B2 (en) 2019-10-25 2020-05-03 Timing generator, timing generating method, and associated control chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911025951.3A CN112711295A (zh) 2019-10-25 2019-10-25 时序产生器、时序产生方法以及控制芯片

Publications (1)

Publication Number Publication Date
CN112711295A true CN112711295A (zh) 2021-04-27

Family

ID=75540979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911025951.3A Pending CN112711295A (zh) 2019-10-25 2019-10-25 时序产生器、时序产生方法以及控制芯片

Country Status (3)

Country Link
US (1) US11599142B2 (zh)
CN (1) CN112711295A (zh)
TW (1) TWI743638B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5740123A (en) * 1996-08-29 1998-04-14 Fujitsu Limited Semiconductor integrated circuit for changing pulse width according to frequency of external signal
JP2001285705A (ja) * 2000-01-28 2001-10-12 Fuji Photo Film Co Ltd タイミング信号発生装置およびその発生方法
US20060056269A1 (en) * 2002-12-13 2006-03-16 Noriaki Chiba Timing generation circuit and semiconductor test device having the timing generation circuit
US20070086268A1 (en) * 2005-10-17 2007-04-19 Shaetfer Ian P Memory controller with staggered request signal output
US20130265835A1 (en) * 2012-04-04 2013-10-10 SK Hynix Inc. Semiconductor memory circuit and data processing system using the same
CN105846797A (zh) * 2016-03-21 2016-08-10 广州视源电子科技股份有限公司 一种生成pwm调制信号的方法及装置
CN106023910A (zh) * 2015-03-26 2016-10-12 奇景光电股份有限公司 信号传送与接收***及相关显示器的时序控制器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325513A (en) * 1987-02-23 1994-06-28 Kabushiki Kaisha Toshiba Apparatus for selectively accessing different memory types by storing memory correlation information in preprocessing mode and using the information in processing mode
JP2585602B2 (ja) * 1987-06-10 1997-02-26 株式会社日立製作所 半導体記憶装置
JP2590741Y2 (ja) * 1993-10-18 1999-02-17 株式会社アドバンテスト 半導体試験装置用タイミング発生器
JP3524967B2 (ja) * 1994-09-22 2004-05-10 株式会社アドバンテスト 複数基準発振器用タイミング発生器
JP3574696B2 (ja) * 1995-05-26 2004-10-06 株式会社アドバンテスト Ｉｃテスタのタイミング発生器
JP2976276B2 (ja) * 1996-05-31 1999-11-10 安藤電気株式会社 タイミング発生器
JP3068859B2 (ja) * 1997-08-06 2000-07-24 株式会社アドバンテスト タイミング発生器
JP3259679B2 (ja) * 1998-03-23 2002-02-25 日本電気株式会社 半導体メモリバーンインテスト回路
JPH11304888A (ja) * 1998-04-17 1999-11-05 Advantest Corp 半導体試験装置
JP2001290697A (ja) * 2000-04-06 2001-10-19 Hitachi Ltd 情報処理システム
JP3869699B2 (ja) * 2001-10-24 2007-01-17 株式会社アドバンテスト タイミング発生器、半導体試験装置、及びタイミング発生方法
JP2004166114A (ja) * 2002-11-15 2004-06-10 Renesas Technology Corp クロック生成回路
JP4806631B2 (ja) * 2004-06-09 2011-11-02 株式会社アドバンテスト タイミング発生器および半導体試験装置
KR100821573B1 (ko) * 2006-04-05 2008-04-15 주식회사 하이닉스반도체 반도체 메모리의 컬럼 선택신호 생성장치
KR102598735B1 (ko) * 2018-05-18 2023-11-07 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5740123A (en) * 1996-08-29 1998-04-14 Fujitsu Limited Semiconductor integrated circuit for changing pulse width according to frequency of external signal
JP2001285705A (ja) * 2000-01-28 2001-10-12 Fuji Photo Film Co Ltd タイミング信号発生装置およびその発生方法
US20060056269A1 (en) * 2002-12-13 2006-03-16 Noriaki Chiba Timing generation circuit and semiconductor test device having the timing generation circuit
US20070086268A1 (en) * 2005-10-17 2007-04-19 Shaetfer Ian P Memory controller with staggered request signal output
US20130265835A1 (en) * 2012-04-04 2013-10-10 SK Hynix Inc. Semiconductor memory circuit and data processing system using the same
CN106023910A (zh) * 2015-03-26 2016-10-12 奇景光电股份有限公司 信号传送与接收***及相关显示器的时序控制器
CN105846797A (zh) * 2016-03-21 2016-08-10 广州视源电子科技股份有限公司 一种生成pwm调制信号的方法及装置

Also Published As

Publication number Publication date
US20210124388A1 (en) 2021-04-29
TW202117484A (zh) 2021-05-01
TWI743638B (zh) 2021-10-21
US11599142B2 (en) 2023-03-07

Similar Documents

Publication Publication Date Title
JP2009004075A (ja) 温度センサー及びこれを用いる半導体メモリ装置
CN114242138B (zh) 一种延时控制器、内存控制器以及时序控制方法
CN111898737A (zh) 一种图像转脉冲的方法及装置
CN104282325A (zh) 具有读取定时信息的多数据速率存储器
KR20160148788A (ko) 반도체장치 및 반도체시스템
TW201742379A (zh) 使用正交時脈之高速序列轉換器
US20070038795A1 (en) Asynchronous bus interface and processing method thereof
CN109240130B (zh) 可程序化接脚位准的控制电路
CN108320765B (zh) 存储器、存储器控制器及相关训练方法
TWI478174B (zh) 降低電磁干擾的控制電路
CN112711295A (zh) 时序产生器、时序产生方法以及控制芯片
KR20170008062A (ko) 트레이닝 동작을 수행하는 메모리 장치 및 이를 이용하는 메모리 시스템
JP4241728B2 (ja) 試験装置
US7317294B2 (en) Pulse generator and method thereof
KR20090050378A (ko) 메모리 컨트롤러
CN115705876A (zh) 一种延迟校准电路、存储器和时钟信号校准方法
JP4632696B2 (ja) 電子装置試験用の試験パルス生成方法とシステム
US20030101366A1 (en) Timer apparatus which can simulatenously control a plurality of timers
KR100945815B1 (ko) 반도체 메모리 장치의 컬럼 선택 펄스 생성 회로
CN113986043B (zh) 触控与显示驱动集成芯片及其驱动方法、显示装置
JP5489871B2 (ja) 画像処理装置
US5870593A (en) Method and programmable device for generating variable width pulse trains
CN117636943A (zh) 应用于存储器的写调平电路、及其控制方法、控制装置
KR100994356B1 (ko) 통신 시스템 및 통신 방법
JPS63136814A (ja) デイジタル遅延回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination