发明内容
本发明的目的是为了克服上述背景技术的不足,提供一种芯片振动脱落的确定方法、***、存储介质及电子设备,通过对待测试产品进行振动分析,分析待测试产品的基板振动幅度最大的共振点处的芯片的振动力,提前预估芯片脱落的风险,很大概率避免芯片脱落,同时减少过剩设计,降低成本。
第一方面,提供一种芯片振动脱落的确定方法,包括以下步骤:
对待测试产品进行模态分析,得到所述待测试产品的共振模态信息,根据所述共振模态信息确定所述待测试产品的共振点,其中,所述共振点设有芯片;
对所述待测试产品进行响应分析,确定芯片所在的共振点的目标共振频率和所述芯片的***加速度放大倍数;
根据预设的功率谱密度和共振频率的对应关系,确定所述待测产品的所述目标共振频率对应的目标功率谱密度;
根据所述目标功率谱密度确定对应的初始加速度,根据所述初始加速度和所述***加速度放大倍数得到所述共振点上的芯片振动加速度;
获取所述芯片的质量,根据所述芯片的质量以及所述芯片振动加速度计算芯片所在的共振点的振动力;
若检测到所述芯片振动力大于等于预设焊接力,则判定所述共振点上的芯片具有脱落风险。
根据第一方面,在第一方面的第一种可能的实现方式中,所述“对所述待测试产品进行响应分析,确定芯片所在的共振点的目标共振频率和所述芯片的***加速度放大倍数”步骤,包括以下步骤:
对所述待测试产品进行响应分析,得到所述芯片所在的共振点的共振频率与加速度放大倍率之间的映射关系;其中,所述加速度放大倍率为相应共振频率下振动时的加速度与完全约束时加速度的放大比值;
根据所述映射关系,确定最大的加速度放大倍率,其中,所述最大的加速度放大倍率对应的共振频率为所述目标共振频率;
获取振动***传递函数,结合所述最大的加速度放大倍率确定所述***加速度放大倍数。
根据第一方面,在第一方面的第二种可能的实现方式中,所述“根据预设的功率谱密度和共振频率的对应关系,确定所述待测产品的所述目标共振频率对应的目标功率谱密度”步骤,包括以下步骤:
根据预设的功率谱密度和共振频率的对应关系,确定所述目标共振频率确定目标功率谱密度区间,其中,所述目标功率谱密度区间内,共振频率与其对应的功率谱密度具有函数关系;
基于所述函数关系,获取待测试产品的所述目标共振频率对应的所述目标功率谱密度。
根据第一方面,所述“获取所述芯片的质量,根据所述芯片的质量以及所述芯片振动加速度计算芯片所在的共振点的振动力”步骤之后,包括以下步骤:
若检测到所述芯片振动力小于预设焊接力,则判定所述待测试产品无脱落风险。
第二方面,提供一种芯片振动脱落的确定***,包括:
模态分析模块,用于对待测试产品进行模态分析,得到所述待测试产品的共振模态信息,根据所述共振模态信息确定所述待测试产品的共振点,其中,所述共振点设有芯片;
响应分析模块,与所述模态分析模块通信连接,用于对所述待测试产品进行响应分析,确定芯片所在的共振点的目标共振频率和所述芯片的***加速度放大倍数;
加速度分析模块,与所述响应分析模块通信连接,用于根据预设的功率谱密度和共振频率的对应关系,确定所述待测产品的所述目标共振频率对应的目标功率谱密度,并根据所述目标功率谱密度确定对应的初始加速度,根据所述初始加速度和所述***加速度放大倍数得到所述共振点上的芯片振动加速度;
振动力分析模块,与所述加速度分析模块通信连接,用于获取所述芯片的质量,根据所述芯片的质量以及所述芯片振动加速度计算芯片所在的共振点的振动力;以及,
风险分析模块,与所述振动力分析模块通信连接,用于若检测到所述芯片振动力大于等于预设焊接力,则判定所述共振点上的芯片具有脱落风险。
根据第二方面,在第二方面的第一种可能的实现方式中,所述响应分析模块包括:
响应分析单元,用于对所述待测试产品进行响应分析,得到所述芯片所在的共振点的共振频率与加速度放大倍率之间的映射关系;其中,所述加速度放大倍率为相应共振频率下振动时的加速度与完全约束时加速度的放大比值;
共振频率分析单元,与所述响应分析单元通信连接,用于根据所述映射关系,确定最大的加速度放大倍率,其中,所述最大的加速度放大倍率对应的共振频率为所述目标共振频率;
加速度倍数分析单元,与所述共振频率分析单元通信连接,用于获取振动***传递函数,结合所述最大的加速度放大倍率确定所述***加速度放大倍数。
根据第二方面,在第二方面的第二种可能的实现方式中,所述加速度分析模块包括:
频率区间分析单元,用于根据预设的功率谱密度和共振频率的对应关系,确定所述目标共振频率确定目标功率谱密度区间,其中,所述目标功率谱密度区间内,共振频率与其对应的功率谱密度具有函数关系;
功率谱密度分析单元,与所述频率区间分析单元通信连接,用于基于所述函数关系,获取待测试产品的所述目标共振频率对应的所述目标功率谱密度;
加速度分析单元,与所述功率谱密度分析单元通信连接,用于根据所述目标功率谱密度确定对应的初始加速度,根据所述初始加速度和所述***加速度放大倍数得到所述共振点上的芯片振动加速度。
根据第二方面,在第二方面的第三种可能的实现方式中,所述风险分析,若检测到所述芯片振动力小于预设焊接力,则判定所述待测试产品无脱落风险。
第三方面,提供一种存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现上述的固态硬盘代码的测试方法。
第四方面,提供一种电子设备,包括存储介质、处理器以及存储在所述存储介质中并可在所述处理器上运行的计算机程序,其特征在于,所述处理器运行所述计算机程序时实现上述的固态硬盘代码的测试方法。
与现有技术相比,本发明通过对待测试产品进行振动分析,分析待测试产品的基板振动幅度最大的共振点处的芯片的振动力,提前预估芯片脱落的风险,很大概率避免芯片脱落,同时减少过剩设计,降低成本。
具体实施方式
现在将详细参照本发明的具体实施例,在附图中例示了本发明的例子。尽管将结合具体实施例描述本发明,但将理解,不是想要将本发明限于所述的实施例。相反,想要覆盖由所附权利要求限定的在本发明的精神和范围内包括的变更、修改和等价物。应注意,这里描述的方法步骤都可以由任何功能块或功能布置来实现,且任何功能块或功能布置可被实现为物理实体或逻辑实体、或者两者的组合。
为了使本领域技术人员更好地理解本发明,下面结合附图和具体实施方式对本发明作进一步详细说明。
注意:接下来要介绍的示例仅是一个具体的例子,而不作为限制本发明的实施例必须为如下具体的步骤、数值、条件、数据、顺序等等。本领域技术人员可以通过阅读本说明书来运用本发明的构思来构造本说明书中未提到的更多实施例。
参见图1所示,本发明实施例提供一种芯片振动脱落的确定方法,包括以下步骤:
S100对待测试产品进行模态分析,得到所述待测试产品的共振模态信息,根据所述共振模态信息确定所述待测试产品的共振点,其中,所述共振点设有芯片;
S200对所述待测试产品进行响应分析,确定芯片所在的共振点的目标共振频率和所述芯片的***加速度放大倍数;
S300根据预设的功率谱密度和共振频率的对应关系,确定所述待测产品的所述目标共振频率对应的目标功率谱密度;
S400根据所述目标功率谱密度确定对应的初始加速度,根据所述初始加速度和所述***加速度放大倍数得到所述共振点上的芯片振动加速度;
S500获取所述芯片的质量,根据所述芯片的质量以及所述芯片振动加速度计算芯片所在的共振点的振动力;
S600若检测到所述芯片振动力大于等于预设焊接力,则判定所述共振点上的芯片具有脱落风险。
具体的,产品DV(设计验证)、PV(小批过程验证)阶段会对应随机振动试验,对于这种试验条件,整个试验过程采用的是一种概率统计学的方法,是对随机变量均方值的量度,但在汽车使用过程中,无法预测汽车所处的实际环境,不排除某些极其恶劣的环境或者一直处于这种环境之下工作的情况发生,所以要提供一个最恶值来进行评估,这样可以保证产品顺利的通过各种验证试验并量产,提高可靠度,缩短试验周期,减少成本,同时避免实车发生脱落问题及客户投诉事件,提升产品品质和信赖度。
本实施例中,首先获取待测试产品的三维数据以及基于三维数据的相关参数数据,其中,所述相关参数数据包括共振模态信息。具体来说,待测试产品为设有多个芯片的基板,对待测试产品进行模态分析,获取产品的应力模态分析数据,得到共振模态信息,其中,模态是结构***的固有振动特性,共振模态信息包括共振频率及模态振型等模态分析相关数据,主要是获得芯片所处待测试产品内基板的状态,得到基板的共振点以及共振频率。其中,模态分析为振动领域常见的分析手段。例如,如图2所示,通过NX I-deas分析软件进行分析,利用模拟完的热应力结果,在振动分析中设定参数(材料特性(弹性模量,密度,泊松比)、重量、厚度、部件之间固定连接、车机和汽车之间的连接、***阻尼比等),该分析软件即可仿真得出共振频率、共振点以及模态振型。
若发生共振时,分析得到的待测试产品的共振点处,基板变形较大,在振动耐久过程中,增加了芯片脱落的风险,因此对待测试产品的共振点进行进一步的分析。其中,共振点为待测试产品最可能存在振落风险的位置处,因此首先对其进行分析,如果共振点处的芯片无振落风险,则其余位置均可以认为无振落风险,如果共振点处的芯片有振落风险,则后续采取防脱落操作之后再次进行评估。因此,这里对设有芯片的待测试产品的共振点进行后续分析,如果待测试产品的共振点没有设置芯片,则无需进行后续的评估。
当共振点设有芯片时,则对待测试产品进行响应分析,确定芯片所在的共振点的目标共振频率和芯片所在共振点处的***加速度放大倍数,***加速度放大倍数为在当前的振动***对芯片所在的共振点的加速度的放大倍数,目标共振频率为芯片所在的共振点发生共振时的频率。
获取预设的功率谱密度和共振频率的对应关系,该对应关系为当前分析设定的试验条件,即一个共振频率对应一个功率谱密度,因此,可以根据目标共振频率确定目标功率谱密度。根据目标功率谱密度确定对应的初始加速度,根据预设的功率谱密度和共振频率的对应关系,以共振频率为X轴,功率谱密度为Y轴绘制曲线图,那么曲线与X轴围成的面积(积分)为初始加速度的平方值,其中初始加速度为没有基于振动***的特性产生共振导致振动加大、加速度放大之前的加速度,根据初始加速度和***加速度放大倍数得到共振点上的芯片振动加速度。
然后获取芯片的质量,根据芯片的质量以及芯片振动加速度计算出芯片振动力。将计算得到的芯片振动力与预设焊接力进行对比,如果芯片振动力大于等于预设焊接力,说明芯片存在振动脱落的风险。因此可以选择对芯片执行防脱落操作,例如涂胶或者更换芯片等。如果检测到芯片振动力小于预设焊接力,则判定待测试产品没有脱落风险,则无需执行额外的操作。其中,预设焊接力是基于实际的焊接力进行设置的,振动耐久是一个疲劳耐久的过程,可以预留10倍的安全系数,即预设焊接力为实际的焊接力/10,也就是将10倍的芯片振动力与实际的焊接力进行比较,若10倍的芯片振动力小于实际的焊接力,芯片理论上不会发生脱落,反之,有振动脱落的风险。
本申请通过对待测试产品进行振动分析,分析待测试产品的基板振动幅度最大的共振点处的芯片的振动力,提前预估芯片脱落的风险,很大概率避免芯片脱落,同时减少过剩设计,降低成本。
可选地,在本申请另外的实施例中,S200对所述待测试产品进行响应分析,确定芯片所在的共振点的目标共振频率和所述芯片的***加速度放大倍数,包括以下步骤:
S210对所述待测试产品进行响应分析,得到所述芯片所在的共振点的共振频率与加速度放大倍率之间的映射关系;其中,所述加速度放大倍率为相应共振频率下振动时的加速度与完全约束时加速度的放大比值;
S220根据所述芯片所在的共振点的共振频率与加速度放大倍率之间的所述映射关系,确定最大的加速度放大倍率,其中,所述最大的加速度放大倍率对应的共振频率为所述目标共振频率;
S230获取振动***传递函数,结合所述最大的加速度放大倍率确定所述***加速度放大倍数。
具体地,本实施例中,由于弹性体有无数个共振频率,待测试产品的基板作为弹性体会有不同的共振频率,但是不同共振频率发生共振时,相对于完全约束条件下,基板上的芯片的加速度最大倍率不同。因此,如果共振点设有芯片,则对待测试产品进行响应分析,得到芯片的共振频率与加速度放大倍率之间的映射关系;其中,加速度放大倍率为相应共振频率下振动时的加速度与完全约束时加速度的放大比值。
根据该芯片所在的共振点的共振频率与加速度放大倍率之间的映射关系中的数据相互之间进行比较,确定其中最大的加速度放大倍率,进而确定加速度放大倍率最大时对应的共振频率为目标共振频率,即在该目标共振频率下芯片的加速度是最大的,为芯片可能脱落的最恶值,若该目标共振频率情况下芯片没有脱落风险则能确定其它共振频率下同样没有脱落风险。
获取振动***传递函数,结合最大的加速度放大倍率确定***加速度放大倍数。例如,如图3所示,根据芯片的共振频率与加速度放大倍率之间的映射关系,横轴为共振频率,纵轴为加速度放大倍率,确定在共振频率107Hz处,相比于不共振时放在共振台上(即芯片完全约束),芯片位置加速度放大倍率最大,为27.23dB,根据最大的加速度放大倍率计算***加速度放大倍数,即27.23dB=20lg(a输出/a输入),其中,该公式为振动***传递函数,是***本身的特性,进而得出:***加速度放大倍数=a输出/a输入≈23倍。
本申请基于芯片的共振频率与加速度放大倍率之间的映射关系,选取加速度放大倍率最大时的数据作为最恶值进行分析,以便确保分析结构在各个情况下可靠。
可选地,在本申请另外的实施例中,S300根据预设的功率谱密度和共振频率的对应关系,确定所述待测产品的所述目标共振频率对应的目标功率谱密度,包括以下步骤:
S310根据预设的功率谱密度和共振频率的对应关系,确定所述目标共振频率确定目标功率谱密度区间,其中,所述目标功率谱密度区间内,共振频率与其对应的功率谱密度具有函数关系;
S320基于所述函数关系,获取待测试产品的所述目标共振频率对应的所述目标功率谱密度。
具体地,本实施例中,获取预设的功率谱密度和共振频率的对应关系,根据目标共振频率确定目标功率谱密度区间,目标功率谱密度区间内,共振频率与其对应的功率谱密度具有函数关系。在不同的区间功率谱密度和共振频率之间的函数关系不同,基于函数关系,获取待测试产品的目标共振频率对应的目标功率谱密度。如果检测到目标功率谱密度区间内功率谱密度为常数,则获取该常数作为目标功率谱密度,如果检测到目标功率谱密度区间内功率谱密度和共振频率为双对数函数,则分析目标功率谱密度区间的函数关系,结合目标共振频率确定目标功率谱密度。
例如,如图4所示,横轴为共振频率,纵轴为功率谱密度,目标共振频率107Hz在目标功率谱密度区间55Hz~180Hz内,位于双对数函数区间,此区间内的两端点值为(556.5)(1800.25),(在共振频率107Hz处,产品本身在低频共振点易发生破坏,同时55Hz-180Hz函数曲线呈现下降状态,输入功率谱密度PSD也是逐渐变小的,所以在107Hz有一个很大的输入)(如果不好判断,每个共振点都可以计算下对比看输入加速度)。目标功率谱密度区间内采用双对数坐标,需要求出在函数曲线,由两点(556.5)(1800.25)求出55Hz~180Hz区间函数:lgY=-2.748lgX+5.5954,因此,当X=107Hz时,Y=1.043(m/s2)2/Hz。
根据目标功率谱密度确定对应的初始加速度,根据初始加速度和***加速度放大倍数得到共振点上的芯片振动加速度,具体过程为:首先根据预设的功率谱密度和共振频率的对应关系以共振频率为X轴,功率谱密度为Y轴绘制曲线图,那么曲线与X轴围成的面积(积分)为初始加速度的平方值。根据上述举例可得到,目标区间函数为lgY=-2.748lgX+5.5954,当X=107Hz时,Y=1.043(m/s2)2/Hz,对目标区间内的函数进行积分,得到:
取目标共振频率相邻的两点进行积分计算,以得到芯片初始加速度,为了减小计算误差,应当尽可能选择相近的两点。譬如,示例中选取目标共振频率107Hz相邻的两点106Hz和108Hz进行积分运算,得到初始加速度为:
然后根据***加速度放大倍数和芯片初始加速度计算共振点的芯片振动加速度为:a****加速度放大倍数=1.44*23=33.12m/s
2。
本申请中基于本身的试验条件功率谱密度和共振频率的对应关系,然后结合目标共振频率和***加速度放大倍数计算***加速度放大倍数,准确估算芯片振动力,以便后续进行芯片脱落风险评估。
参见图5所示,本发明实施例提供一种芯片振动脱落的确定***100:
模态分析模块110,用于对待测试产品进行模态分析,得到所述待测试产品的共振模态信息,根据所述共振模态信息确定所述待测试产品的共振点,其中,所述共振点设有芯片;
响应分析模块120,与所述模态分析模块110通信连接,用于对所述待测试产品进行响应分析,确定芯片所在的共振点的目标共振频率和所述芯片的***加速度放大倍数;
加速度分析模块130,与所述响应分析模块120通信连接,用于根据预设的功率谱密度和共振频率的对应关系,确定所述待测产品的所述目标共振频率对应的目标功率谱密度,并根据所述目标功率谱密度确定对应的初始加速度,根据所述初始加速度和所述***加速度放大倍数得到所述共振点上的芯片振动加速度;
振动力分析模块140,与所述加速度分析模块130通信连接,用于获取所述芯片的质量,根据所述芯片的质量以及所述芯片振动加速度计算芯片所在的共振点的振动力;以及,
风险分析模块150,与所述振动力分析模块140通信连接,用于若检测到所述芯片振动力大于等于预设焊接力,则判定所述共振点上的芯片具有脱落风险;若检测到所述芯片振动力小于预设焊接力,则判定所述待测试产品无脱落风险。
所述响应分析模块120包括:
响应分析单元121,用于对所述待测试产品进行响应分析,得到所述芯片所在的共振点的共振频率与加速度放大倍率之间的映射关系;其中,所述加速度放大倍率为相应共振频率下振动时的加速度与完全约束时加速度的放大比值;
共振频率分析单元122,与所述响应分析单元121通信连接,用于根据所述映射关系,确定最大的加速度放大倍率,其中,所述最大的加速度放大倍率对应的共振频率为所述目标共振频率;
加速度倍数分析单元123,与所述共振频率分析单元122通信连接,用于获取振动***传递函数,结合所述最大的加速度放大倍率确定所述***加速度放大倍数。
所述加速度分析模块130包括:
频率区间分析单元131,用于根据预设的功率谱密度和共振频率的对应关系,确定所述目标共振频率确定目标功率谱密度区间,其中,所述目标功率谱密度区间内,共振频率与其对应的功率谱密度具有函数关系;
功率谱密度分析单元132,与所述频率区间分析单元131通信连接,用于基于所述函数关系,获取待测试产品的所述目标共振频率对应的所述目标功率谱密度;
加速度分析单元133,与所述功率谱密度分析单元132通信连接,用于根据所述目标功率谱密度确定对应的初始加速度,根据所述初始加速度和所述***加速度放大倍数得到所述共振点上的芯片振动加速度。
具体的,本实施例中各个模块的功能在相应的方法实施例中已经进行详细说明,因此不再一一赘述。
基于同一发明构思,本申请实施例还提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现上述方法的所有方法步骤或部分方法步骤。
本发明实现上述方法中的全部或部分流程,也可以通过计算机程序来指令相关的硬件来完成,计算机程序可存储于一计算机可读存储介质中,该计算机程序在被处理器执行时,可实现上述各个方法实施例的步骤。其中,计算机程序包括计算机程序代码,计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。计算机可读介质可以包括:能够携带计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,RandomAccess Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是,计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减,例如在某些司法管辖区,根据立法和专利实践,计算机可读介质不包括电载波信号和电信信号。
基于同一发明构思,本申请实施例还提供一种电子设备,包括存储器和处理器,存储器上储存有在处理器上运行的计算机程序,处理器执行计算机程序时实现上述方法中的所有方法步骤或部分方法步骤。
所称处理器可以是中央处理单元(Central Processing Unit,CPU),还可以是其他通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现成可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等,处理器是计算机装置的控制中心,利用各种接口和线路连接整个计算机装置的各个部分。
存储器可用于存储计算机程序和/或模块,处理器通过运行或执行存储在存储器内的计算机程序和/或模块,以及调用存储在存储器内的数据,实现计算机装置的各种功能。存储器可主要包括存储程序区和存储数据区,其中,存储程序区可存储操作***、至少一个功能所需的应用程序(例如声音播放功能、图像播放功能等);存储数据区可存储根据手机的使用所创建的数据(例如音频数据、视频数据等)。此外,存储器可以包括高速随机存取存储器,还可以包括非易失性存储器,例如硬盘、内存、插接式硬盘,智能存储卡(SmartMedia Card,SMC),安全数字(Secure Digital,SD)卡,闪存卡(Flash Card)、至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。
本领域内的技术人员应明白,本发明的实施例可提供为方法、***、服务器或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(***)、服务器和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。