CN1126410A - 数字视频信号的并行解码装置 - Google Patents
数字视频信号的并行解码装置 Download PDFInfo
- Publication number
- CN1126410A CN1126410A CN 95101115 CN95101115A CN1126410A CN 1126410 A CN1126410 A CN 1126410A CN 95101115 CN95101115 CN 95101115 CN 95101115 A CN95101115 A CN 95101115A CN 1126410 A CN1126410 A CN 1126410A
- Authority
- CN
- China
- Prior art keywords
- signal
- video signal
- digital video
- sheet
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
一种对编码的数字视频信号进行解码的新的装置,不使用共用存储***,能实行并行处理。本装置包括:检测器,用于从编码的数字视频信号中检测片起始码并产生片起始检测信号;控制单元,用于对编码位流的片起始码的数目计数,并根据所计得的片起始码的数产生一控制信号;开关件,用于将视频帧数据分成二个子帧;二个先进先出(FIFO)缓存器,用于存储所分成的视频帧数据;图像处理装置,用于将编码的数字视频信号解除压缩并再现原来的视频图像信号;以及帧格式化器,用于连接所再现的原来的视频图像信号。
Description
本发明涉及视频图像***,特别是涉及具有两个解码组件用于并行地将输入的经压缩的视频图像数据解除压缩的改进的视频图像解码装置。
在各种电气/电子的用途中,如高清晰度电视及可视电话***,图像信号可能要求以数字化的方式发送。当图像信号用数字化方式表达时,势必要具有大量数字数据。然而,由于通常的传输通道可使用的频带宽度是有限的,要通过它传送图像信号,有必要使用图像信号编码装置,以压缩大量的数字数据。
因此,大多数图像信号编码装置采用各种压缩技术(或者编码方法),它是基于要利用或者减少在输入的图像信号中所固有的空间上和/或时间上的冗余。
在各种视频压缩技术中,所谓混合编码技术已知是最有效的,它将时间的和空间的压缩技术和统计编码技术结合起来。
多数混合编码技术采用运动补偿DPCM(差分脉冲码调制),二维DCT(离散余弦变换),DCT系数的量化,以及VLC(可变长度编码)。运动补偿DPCM是一个过程,它决定目标在当前帧和其前一帧之间的运动,并根据目标的运动流预测当前帧以便产生代表当前帧和其预测值之间差别的差值信号。此方法被描述于,例如,Staffan Ericsson的“Fixed and Adaptive Predictors for Hybrid Predictive/Transform Coding”,IEEE Transactions on Communications,COM-33,NO.12(December1985);以及Ninomiya和Ohtsuka的“A Motion Compensated Interframe CodingScheme for Television Pictures”,IEEE Transactions on Communications,COM-30,No.1(January 1982)。
二维DCT,它减少或消除象运动补偿DPCM数据这种图像数据之间的空间冗余,将一码块数字图像数据,譬如,一块8×8像素变换成一套变换系数数据。此技术被描述于Chen和Pratt的“SceneAdaptive Coder”,IEEE Transactions on Communications,COM-32,NO.3(March 1984)。经使用量化器、折线扫描器和VLC电路来处理这种变换系数数据,要传送的数据量可以被有效地压缩。
特别是,在运动补偿DPCM中,当前帧数据是在估计前帧和在先帧之间的运动的基础上,从在先帧数据来预测的。这种估计的运动可以通过代表了在先帧和当前帧之间像素的位移的二维运动矢量来描述。
为了用以上叙述的技术来压缩图像信号,使用能够实行高速处理的处理器变得有必要,这通常采用并行处理技术来达到。一般,在具有并行处理能力的图像信号解码装置中,一幅视频图像帧区域被分成若干个子帧,在视频图像帧区域中的图像数据以逐个帧为基础进行处理。
另一方面,要确定当前帧中检索码块的运动矢量,就要做当前帧的检索码块和在先帧中所包含的一般来说是较大的检索区内若干个等尺寸候选码块的每一个码块之间的相似性计算,其中,检索码块的尺寸典型地是在8×8和32×32像素之间。因此,包含了任何一个子帧的边缘部分的检索区也包含相邻子帧的边缘部分。所以,由各处理器实行的运动估计需要有多路随机存取能力的共用存储***。
本发明的首要目的是提供一种改进的视频图像解码装置,它能实行并行处理,不必使用有多路随机存取能力的共用存储***。
按照本发明,提供了一种对有编码位流的编码数字视频信号进行解码的装置,用于重现原始视频图像信号,其中编码数字视频信号包括多个视频帧数据,每个视频帧数据有若干个代表其中每个片的开始的片起始码,所述装置包括:从编码数字视频信号中检测片起始码并产生一个片起始检测信号的装置;控制装置,用于根据片起始检测信号对编码位流的片起始码的数目计数,并用于根据所计得的片起始码的数产生控制信号;一个装置,用于响应控制信号,将视频帧数据分成二个子帧;二个先进先出(FIFO)缓存器,用于存储分成的视频帧数据;图像处理装置,用于将编码的输入数据解除压缩并重现原始的视频图像信号;以及用于连接重现的原始视频图像信号的装置。图像处理装置包括二个解码器组件和一个帧存储部分,用于重现原始视频图像信号,其中每一个解码器组件重现二个子帧中的每一个,而存储部分包括二个用于存储所分成的视频帧数据的存储器组件;一个存储器组件选择控制器,用来产生第一和第二选择信号及第一和第二地址数据;以及选择控制,用来根据第一和第二选择信号产生存储在相应的存储器组件中的像素数据。
本发明的以上和其它目的及特点将由下面结合附图描述优选实施例而变得更清楚,其中:
图1是分成二个子帧的视频图像帧区域示意图;
图2是包括图像数据划分电路和图像处理装置的本发明解码装置的框图;
图3表示接到示于图2中图像数据划分电路的图像处理装置的更详细的框图;以及
图4A和4B绘出表示各子帧处理次序的时序图。
本发明提供从发射地到接收机群的高清晰度电视(HDTV)信号的通信。在通信链的“编码器”端的发射机处,电视画面的各连续帧数据视频信号被分成子帧以便用多级处理器来处理。所发明的解码装置包括二个解码器组件,其中每一个用于解码来自单独的子帧的视频数据。
参见图1,示出了被分成二个子帧的视频图像帧10。全部帧区拥有M个水平画面线,每一条画面线含有N个像素。例如,一幅HDTV帧包括960条画面线,每一画面线包括了1408个像素。换言之,一幅HDTV帧包括60个片,每片包括16条水平画面线。
按照本发明,视频图像帧区被分成二个子帧,例如,如图1所示的子帧13、16。
为了处理此二个子帧,处理器被选用于每一个子帧使在视频帧中子帧所限定的经压缩的数字数据解除压缩。在编码装置中,使用运动估计/补偿技术来减少当前视频帧和一个或几个其在先视频帧之间的数据冗佘。
参见图2,表示了所发明的并行图像解码装置的框图,它包括了图像数据划分电路30及图像处理装置40。
图像数据划分电路30包括片起始码(SSC)检测器31、控制单元32、开关件33及二个先进先出(FIFO)缓存器34、35被接到图像处理装置40,该电路用于将编了码的数字数据划分成二个子帧以便在逐个子帧进行处理的原则下进行处理。图像处理装置40包括二个解码器组件50、60,每一个解码器组件有可变长度解码(VLD)电路51、61,运动补偿器52、62,逆折线扫描器53、63,逆量化器(IQ)54、64,逆离散余弦变换(IDCT)电路55、65,及加法器56、66,解码器组件分别和帧存储部分70连接,将经压缩的输入数字数据解除压缩。
如图2中所示,从编码装置(未示出)接收的可变长度编码数字视频信号通过端子20被输入到SSC检测器31。编了码的数字视频信号包括多个视频帧数据,每一个所述的占有视频图像帧区的视频帧数据具有可变长度编码变换系数、运动矢量及若干SSC,其中每一个SSC代表被包括在编码位流中的片的开始。SSC检测器31从编了码的数字视频信号中检出片起始码并生片起始检测信号给控制单元32,它用来控制开关件33。控制单元32根据由SSC检测器31提供的片起始检测信号对SSC计数。当所计的SSC数达到预定的数,例如30,就由控制单元32产生控制信号,在S1和S2之间交替开关由SSC检测器31提供的编了码的数字视频信号,由此将输入的编了码的图像信号的每一帧分成二个子帧,并将它们存储在二个FIFO缓存器34、35中。FIFO缓存器将子帧数据输出到组合在图像处理装置40中的相应的解码器组件50、60,每一个所述解码器组件用于处理由单独的子帧限定的视频图像数据,它们实际上是互相相同的。图像处理装置40重建离散余弦变换(DCT)系数,在运动矢量基础上完成运动补偿,并构成当前帧中指定块所代表的图像数据。从图像处理装置40来的解了码的子帧数据被送到帧格式化器80并在这里组合形成单独一个代表原被视频图像信号的数据流,被例如显示在一个显示单元上(未示出)。
现在参见图3,那里示出接到示于图2的图像数据划分电路30的图像处理装置40的较详细的框图。包含在图像处理装置40中的解码器组件50及60由相同的元件制作成,各元件均起同样的作用。
如图3中所示,被一个单独的子帧限定的视频图像数据从图像数据划分电路30分别通过线501、601被提供到可变长度解码(VLD)电路51、61。各VLD电路处理由相应的子帧限定的视频图像数据。这就是,各VLD电路将可变长度编码的变换系数和运动矢量解码,将变换系数数据送到各自的逆折线扫描器53、63,将运动矢量数据送到组合在解码器组件中的各个运动补偿器52、62。VLD电路基本上是一张检查表:即,在VLD电路中提供有多套码来定义可变长度码及其行程码或运动矢量之间各自的关系。从各VLD电路的输出然后被分送到相应的处理器。每个处理器处理由相应子帧限定的视频图像数据。
由图1所示的第一子帧13限定的视频图像数据由VLD电路51通过线503提供给逆折线扫描器53。在逆折线扫描器53中,量化DCT系数被重建来提供量化DCT系数的原始码块。量化DCT系数的码块在逆量化器(IQ)54中被变换为DCT系数,并被馈送到逆离散余弦变换(IDCT)电路55,它将DCT系数变换成当前子帧码块和其在先子帧的相应码块之间的差异数据。来自IDCT电路55的差异数据然后被送给加法器56。
同时,来自VLD电路51的可变长度解码运动矢量通过线502和701被馈送给运动补偿器52及在帧存储部分70内的存储器组件选择控制器75。运动补偿器52根据运动矢量从存储在帧存储部分70中的在先子帧中提取相应的像素数据,并将相应的像素数据送到加法器56。从运动补偿器52取得的相应的像素数据及从IDCT电路55来的像素差异数据在加法器56中相加,构成当前的子帧指定码块的代表性图像数据并写在第一存储器组件71上,传输到帧格式化器80,如图2所示。
还有,解码器组件60在结构上和运行上相似于解码器组件50。换言之,由图1所示的第二子帧16限定的视频图像数据由VLD电路61通过线603提供给逆折线扫描器63,量化DCT系数在这里被重建。在IQ64中量化DCT系数被变换成DCT系数并馈送给IDCT电路65,然后将DCT系数变换成为当前子帧的码块和其在先帧的相应码块之间的差异数据。从IDCT电路65来的差异数据再被送到加法器66。
同时,来自VLD电路61的运动矢量通过线602及702被馈给运动补偿器62和存储器组件选择控制器75。运动补偿器62根据运动矢量从存储在帧存储部分70里的在先子帧中提取相应的像素数据并将此相应的像素数据提供给加法器66。从运动补偿器62取得的相应的像素数据及来自IDCT电路65的像素差异数据在加法器66中相加,构成在当前子帧中指定码块的代表性图像数据并写在第二存储器组件72上,传输到帧格式化器80,如图2所示。
按照本发明,一个视频图像帧区被分成二个子帧,每个子帧数据通过应用相应的解码器组件被处理。在此情况下,当要处理二个子帧之间边缘部分时,例如,片30或片31,如图1所示,运动补偿器52或62可以访问存储器组件71、72中的一个。即,假如从VLD电路51提供的第一个运动矢量在处理子帧13中的片30时被发现在子帧16中,运动补偿器52应当访问存储器组件72。相似地,假如从VLD电路61提供的第二运动矢量在处理片31时是在子帧13中,运动补偿器62应当访问存储器组件71。此时,由二个解码器组件中的每一个完成的运动补偿过程被控制得要阻止二个运动补偿器同时试图访问同一个存储器组件。换言之,二个存储器组件作成具有适当的闭锁使得二个运动补偿器不会同时访问同一个存储器组件。上述操作的详细叙述将参阅图4来提供。
如图3所示,对于这种互相排他性的存储器组件的访问,帧存储部分70包括二个存储器组件71、72,二个多路复用器电路73、74,及存储器组件选择控制器75。在存储器组件选择控制器75中检查是否运动矢量在相邻子帧处。
存储器组件选择控制器75通过线701及702从VLD电路51、61接收第一和第二运动矢量,并产生的第一和第二选择信号,通过线703,704给多复用器电路73、74。存储器组件选择控制器75同时也产生第一和第二地址数据,通过线705、706给存储器组件71、72。
当由VLD电路提供给存储器组件选择控制器75的各运动矢量是在相应的各子帧中,存储器组件选择控制器75产生第一和第二选择信号,例如,逻辑“低”,给多路复用器电路73、74。各多路复用器电路根据运动矢量、响应于以所述的逻辑“低”的第一和第二选择信号,输出从存储在相应的存储器组件中的在先子帧的相应的像素数据。即,当第一选择信号是逻辑“低”时,多路复用器电路73将从存储器组件71加给的像素数据提供给运动补偿器52。相似的,当第二选择信号是逻辑“低”时,多路复用器电路74将从存储器组件72加给的像素数据提供给运动补偿器62。
当各运动矢量是在其它相邻子帧中时,由存储器组件选择控制器75产生的第一和第二选择信号是逻辑“高”。在此场合,多路复用器电路73和74分别输出从存储器组件72和71来的像素数据。如以上所述,在二个存储器组件71、72间互间排他性的存储器访问操作是在存储器组件选择控制器75的控制下完成的。
现在参阅图4A和4B,那里表示了代表各子帧处理次序的时序图。
如图4指出,解码器组件50开始占有子帧13的视频图像数据的处理。待处理了包含在子帧13中的全部各片后,由解码器组件60开始子帧16的处理。此时,解码器50闭锁直到解码器组件60完成了在子帧16中片31的处理为止,这是为了防止示于图3中的二个运动补偿器52、62访问同一个存储器组件。当片31由解码器60进行处理时,解码器50开始处理下一个子帧数据,例如,在下一个视频图像帧区中的片1’。解码器组件60闭锁直到解码器组件50完成在下一个视频图像帧区中的片30’的处理。用这种方式,每个解码器组件50、60重复解码操作,直到所有进入的视频图像数据被处理了为止。
本发明只描述了某一个优选实施例,不偏离公布在权利要求书中的本发明的精神和范围,可以作出其它修正和更动。
Claims (2)
1、用于对编码位流中的编码数字视频信号进行解码以便再现原来的视频图像信号的装置,其中编码数字视频信号包括多个视频帧数据,每个视频帧数据有若干代表了在其中的每个片的开始的片起始码,本装置包括:
用来从编码数字视频信号中检测片起始码并产生片起始检测信号的装置;
控制装置,用来响应于片起始检测信号对在编码位流中的片起始码的数目计数,并用来响应于所计得的片起始码的数产生一控制信号;
用于根据控制信号将视频帧数据分为二个子帧的装置;
用于存储所分成的视频帧数据的二个先进先出(FIFO)缓存器;
用于将编码的数字视频信号解除压缩及再现原来的视频图像信号的图像处理装置;以及
用于连接所再现的原来的视频图像信号的装置。
2、根据权利要求1的装置,其特征是其中图像处理装置包括二个解码器组件及一个用于再现原来的视频图像信号的帧存储部分;其中每个解码器组件产生经解除压缩的数字视频信号,而帧存储部分包括二个存储器组件,用于存储解除压缩的数字视频信号;存储器组件选择控制器,用来产生第一和第二选择信号及第一和第二地址数据;以及选择装置,用来根据第一和第二选择信号产生存储相应的存储器组件中的像素数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 95101115 CN1126410A (zh) | 1995-01-06 | 1995-01-06 | 数字视频信号的并行解码装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 95101115 CN1126410A (zh) | 1995-01-06 | 1995-01-06 | 数字视频信号的并行解码装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1126410A true CN1126410A (zh) | 1996-07-10 |
Family
ID=5073813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 95101115 Pending CN1126410A (zh) | 1995-01-06 | 1995-01-06 | 数字视频信号的并行解码装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1126410A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100459692C (zh) * | 2005-07-14 | 2009-02-04 | 乐金电子(惠州)有限公司 | 双视频解码视频缓冲器控制设备 |
US8768076B2 (en) | 2004-09-27 | 2014-07-01 | Intel Corporation | Low-latency remote display rendering using tile-based rendering systems |
WO2018107338A1 (zh) * | 2016-12-12 | 2018-06-21 | 深圳市大疆创新科技有限公司 | 图像信号处理方法和装置 |
-
1995
- 1995-01-06 CN CN 95101115 patent/CN1126410A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8768076B2 (en) | 2004-09-27 | 2014-07-01 | Intel Corporation | Low-latency remote display rendering using tile-based rendering systems |
CN102625149B (zh) * | 2004-09-27 | 2015-08-19 | 英特尔公司 | 使用基于片的再现***的低等待时间远程显示再现 |
CN100459692C (zh) * | 2005-07-14 | 2009-02-04 | 乐金电子(惠州)有限公司 | 双视频解码视频缓冲器控制设备 |
WO2018107338A1 (zh) * | 2016-12-12 | 2018-06-21 | 深圳市大疆创新科技有限公司 | 图像信号处理方法和装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5883823A (en) | System and method of a fast inverse discrete cosine transform and video compression/decompression systems employing the same | |
EP0849953B1 (en) | System and method for performing motion compensation using a skewed tile storage format for improved efficiency | |
EP0730385B1 (en) | Video signal decompression apparatus | |
EP0720374A1 (en) | Apparatus for parallel decoding of digital video signals | |
KR100188427B1 (ko) | 디지탈 통신시스템용 가변길이 코드워드디코더 및 그 디코딩 방법 | |
US5786856A (en) | Method for adaptive quantization by multiplication of luminance pixel blocks by a modified, frequency ordered hadamard matrix | |
AU676012B2 (en) | Dual memory buffer scheme for providing multiple data streams from stored data | |
US6151075A (en) | Device and method for converting frame rate | |
CN1029067C (zh) | 视频信号压缩装置 | |
US6694342B1 (en) | Scaled forward and inverse discrete cosine transform and video compression/decompression systems employing the same | |
US6301304B1 (en) | Architecture and method for inverse quantization of discrete cosine transform coefficients in MPEG decoders | |
US5504823A (en) | Image data partitioning circuit for parallel image decoding system | |
AU749635B2 (en) | Apparatus and method for optimized compression of interlaced motion images | |
US5781239A (en) | System and method for performing an optimized inverse discrete cosine transform with improved efficiency | |
JPH09247679A (ja) | スケーラブルmpeg2適合ビデオ・エンコーダ | |
WO1999027715A1 (en) | Method and apparatus for compressing reference frames in an interframe video codec | |
EP0827344A2 (en) | Video decoder | |
US20070140351A1 (en) | Interpolation unit for performing half pixel motion estimation and method thereof | |
KR100510756B1 (ko) | 화상복호화장치와 그 방법 및 화상재생장치 | |
US6163576A (en) | Video encoder having reduced memory bandwidth requirements | |
JPH08289294A (ja) | 適応量子化による動画像圧縮システム | |
US6552749B1 (en) | Method and apparatus for video motion compensation, reduction and color formatting | |
CN1126411A (zh) | 并行编码/解码数字视频信号的装置 | |
KR20000057237A (ko) | 이미지 처리 시스템에서 메모리의 효율적인 압축 장치와 양자화기 | |
KR100198986B1 (ko) | 블록킹 현상방지용 움직임 보상장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C01 | Deemed withdrawal of patent application (patent law 1993) | ||
WD01 | Invention patent application deemed withdrawn after publication |