CN112635574B - 一种液晶显示面板、薄膜晶体管及其制备方法 - Google Patents
一种液晶显示面板、薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN112635574B CN112635574B CN202011639252.0A CN202011639252A CN112635574B CN 112635574 B CN112635574 B CN 112635574B CN 202011639252 A CN202011639252 A CN 202011639252A CN 112635574 B CN112635574 B CN 112635574B
- Authority
- CN
- China
- Prior art keywords
- layer
- source
- drain
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 57
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 27
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 150000004767 nitrides Chemical class 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 238000001039 wet etching Methods 0.000 claims abstract description 21
- 238000001312 dry etching Methods 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 238000004904 shortening Methods 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000004380 ashing Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 230000002159 abnormal effect Effects 0.000 abstract description 5
- 230000002035 prolonged effect Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 191
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/80—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请适用于显示技术领域，提供了一种液晶显示面板、薄膜晶体管及其制备方法，通过在第一道光罩制程中，制备包括第一氮化物导电层、金属层和第二氮化物导电层的源漏极层及光刻胶层；和/或，在第二道光罩制程中，将第二次湿刻的持续时间缩短为85S～95S；和/或，在第二道光罩制程中，将第二次干刻的持续时间延长为40S～50S，可以有效减小接触层的拖尾大小、增大栅极层和漏源极层之间的通道长度和沟道区域的长度，使薄膜晶体管的关态电流正常，提高基于该薄膜晶体管实现的液晶显示面板的可靠性降低，降低产生画面异常的概率。
Description
技术领域
本申请属于显示技术领域，尤其涉及一种液晶显示面板、薄膜晶体管及其制备方法。
背景技术
随着显示技术的不断发展，各种类型的显示面板层出不穷，为人们的日常生产和生活带来了极大便利。液晶显示面板是目前应用较为广泛的一种显示面板，其通常采用薄膜晶体管(Thin Film Transistor，TFT)对液晶像素进行驱动。在薄膜晶体管的制备过程中，源漏极层下方的接触层会在沟道区域内形成非晶硅(a-Si)尾纤，导致薄膜晶体管的关态电流(Ioff)增大，从而导致基于该薄膜晶体管实现的液晶显示面板的可靠性(Reliability，RA)降低，容易产生画面异常现象。
发明内容
有鉴于此，本申请实施例提供一种液晶显示面板、薄膜晶体管及其制备方法，以解决在薄膜晶体管的制备过程中，源漏极层下方的接触层会在沟道区域内形成非晶硅尾纤，导致薄膜晶体管的关态电流增大，从而导致基于该薄膜晶体管实现的液晶显示面板的可靠性降低，容易产生画面异常现象的问题。
本申请实施例的第一方面提供了一种薄膜晶体管的制备方法，包括：
在第一道光罩制程中，在玻璃基板层制备栅极层并图形化栅极层；在栅极层远离玻璃基板层的一面制备栅极绝缘层、有源层、接触层、源漏极层及光刻胶层；
在第二道光罩制程中，对光刻胶层进行曝光显影；进行第一次湿刻，图形化源漏极层，形成源漏极区域和有源区域的金属导线结构；进行第一次干刻，图形化有源层和接触层，形成有源层和接触层的岛状结构；进行氧气灰化，降低光刻胶层的厚度以露出沟道区域的源漏极层；进行第二次湿刻，图形化漏源极层；进行第二次干刻，刻蚀有源层和接触层，形成薄膜晶体管结构；
其中，源漏极层包括第一氮化物导电层、金属层和第二氮化物导电层；
和/或，第二次湿刻的持续时间为85S～95S；
和/或，第二次干刻的持续时间为40S～50S。
在一个实施例中，第二次干刻后，第二次干刻后，位于漏源极层的边缘的接触层的拖尾大小为0.15μm～0.35μm、栅极层和漏源极层之间的通道长度为4.2μm～5.2μm、沟道区域的长度大于3.4μm。
在一个实施例中，接触层的初始厚度为3900A。
在一个实施例中，漏源极层的初始厚度为4350A，曝光显影后的光刻胶层的尺寸为5.0μm～5.3μm，第一次湿刻和第二次湿刻的总持续时间为145S～150S，第二次湿刻后的漏源极层的厚度为3800A。
在一个实施例中，薄膜晶体管的制备方法，还包括：
在第三道光罩制程中，在源漏极层远离接触层的一面制备钝化层并图形化钝化层；
在第四道光罩制程中，在钝化层远离源漏极层的一面制备透明电极层并图形化透明电极层。
本申请实施例的第二方面提供一种薄膜晶体管，基于本申请实施例的第一方面提供的薄膜晶体管的制备方法制备，包括依次设置的玻璃基板层、栅极层、栅极绝缘层、有源层、接触层及源漏极层；
其中，源漏极层包括第一氮化物导电层、金属层和第二氮化物导电层。
在一个实施例中，第一氮化物导电层或第二氮化物导电层为氮化钼层和氮化钛层中的一种。
在一个实施例中，金属层或栅极层为铝材料层、铜材料层和银材料层中的一种。
在一个实施例中，薄膜晶体管，还包括设置于源漏极层远离接触层的一面的钝化层以及设置于钝化层远离源漏极层的一面的透明电极层。
本申请实施例的第三方面提供一种液晶显示面板，包括：
液晶像素；
源极驱动器；
栅极驱动器；以及
如本申请实施例的第二方面提供的薄膜晶体管，薄膜晶体管的漏极层、源极层和栅极层分别与液晶像素的像素电极、源极驱动器及栅极驱动器连接。
本申请实施例的第一方面提供的薄膜晶体管的制备方法，通过在第一道光罩制程中，制备包括第一氮化物导电层、金属层和第二氮化物导电层的源漏极层及光刻胶层；和/或，在第二道光罩制程中，将第二次湿刻的持续时间缩短为85S～95S；和/或，在第二道光罩制程中，将第二次干刻的持续时间延长为40S～50S，可以有效减小接触层的拖尾大小、增大栅极层和漏源极层之间的通道长度和沟道区域的长度，使薄膜晶体管的关态电流正常，提高基于该薄膜晶体管实现的液晶显示面板的可靠性降低，降低产生画面异常的概率。
可以理解的是，上述第二方面和第三方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的薄膜晶体管的制备方法的第一种流程示意图；
图2是本申请实施例提供的薄膜晶体管的制程示意图；
图3是本申请实施例提供的薄膜晶体管的结构示意图；
图4是本申请实施例提供的源漏极层的结构示意图；
图5是本申请实施例提供的薄膜晶体管的制备方法的第二种流程示意图；
图6是本申请实施例提供的液晶显示面板的结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定***结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的***、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
如图1、图2、图3或图4所示，本申请实施例提供的薄膜晶体管的制备方法，包括：
步骤S101、在第一道光罩制程中，在玻璃基板层11制备栅极层12并图形化栅极层12；在栅极层12远离玻璃基板层11的一面制备栅极绝缘层13、有源层14、接触层15、源漏极层16及光刻胶层17；
步骤S102、在第二道光罩制程中，对光刻胶层17进行曝光显影；进行第一次湿刻，图形化源漏极层16，形成源漏极区域和有源区域的金属导线结构；进行第一次干刻，图形化有源层14和接触层15，形成有源层14和接触层15的岛状结构；进行氧气灰化，降低光刻胶层的厚度以露出沟道区域的源漏极层16；进行第二次湿刻，图形化漏源极层16；进行第二次干刻，刻蚀有源层14和接触层15，形成薄膜晶体管结构；
其中，源漏极层16包括第一氮化物导电层161、金属层162和第二氮化物导电层163；
和/或，第二次湿刻的持续时间为85S～95S(秒)；
和/或，第二次干刻的持续时间为40S～50S。
在应用中，本申请实施例所提供的薄膜晶体管的制备方法，基于4道光罩(4Mask)制程实现，图1和图2中仅示例性的示出其中两道光罩制程。
在应用中，在第一道光罩制程中，制备源漏极层的方法可以为在接触层远离有源层的一面制备第一氮化物导电层、金属层和第二氮化物导电层，通过将源漏极层靠近光刻胶层的一侧设置为第二氮化物导电层，可以利用氮化物的刻蚀速率慢的特点，增大漏源极层对接触层的遮盖，从而减小接触层的拖尾大小。
在应用中，在第二道光罩制程中，可以将第二次湿刻的持续时间由95S～105秒缩短为85S～95S；和/或，将第二次干刻的持续时间由10S延长为40S～50S。通过缩短第二次湿刻的时间，可以减少漏源层被刻蚀的面积，增加刻蚀之后的漏源层的临界尺寸(CriticalDimension，CD)，从而增大漏源极层对接触层的遮盖，减小接触层的拖尾大小。通过延长第二次干刻的时间，可以增大拖尾被刻蚀的面积，从而减小接触层的拖尾大小。
在应用中，接触层的初始厚度可以设置为3900A(埃)，以使得进行第二次干刻之后，接触层的拖尾大小可以满足小于0.35μm的要求。
在应用中，漏源极层的初始厚度为4350A，曝光显影后的光刻胶层的尺寸为5.0μm～5.3μm，将第一次湿刻和第二次湿刻的总持续时间控制在145S～150S内，以使得第二次湿刻后的漏源极层的厚度由4350A减小为3800A。
图3示例性的示出基于图1所示的制备方法制备的薄膜晶体管的结构，包括依次设置的玻璃基板层11、栅极层12、栅极绝缘层13、有源层14、接触层15及源漏极层16；
其中，漏源极层16包括漏极层164和源极层165，漏极层164和源极层165之间通过沟道区域166隔开。
在应用中，第一氮化物导电层、第二氮化物导电层可以是氮化钼(MoN)层和氮化钛(TiN)层等。金属层、栅极层可以是铝(Al)材料层、铜(Au)材料层或银(Ag)材料层等。
在应用中，接触层用于使源极层、漏极层和有源层之间形成良好的欧姆接触，其可以采用半导体材料构成，例如，N型氢化非晶硅(n+a-Si:H)层。有源层用于作为薄膜晶体管开启时的沟道，其可以采用半导体材料构成，例如，氢化非晶硅(a-Si:H)层，
在应用中，栅绝缘层可以由任意电的不良导体材料构成，例如，氮化硅(SiNx)层、氧化硅(SiOx)层或氮化硅和氧化硅的组合。栅绝缘层用于作为介质，具有绝缘作用。
在应用中，钝化层(passivation，PVX)可以由任意电的不良导体材料构成，例如，氮化硅(SiNx)层、氧化硅(SiOx)层或氮化硅和氧化硅的组合。钝化层既用于作为具有一定强度的保护层，也具有绝缘作用。
在应用中，本申请实施例提供的薄膜晶体管的制备方法，使得第二次干刻后，位于漏源极层的边缘的接触层的拖尾大小为可以由0.7μm(微米)～0.8μm减小至0.35μm以下(例如，0.15μm～0.35μm)，栅极层和漏源极层之间的通道长度做到4.7μm±0.5μm，也即4.2μm～5.2μm，沟道区域的长度可以增大至3.4μm以上。
如图5所示，在一个实施例中，步骤S102之后，还包括：
步骤S103、在第三道光罩制程中，在源漏极层16远离接触层15的一面制备钝化层18并图形化钝化层18；
步骤S104、在第四道光罩制程中，在钝化层18远离源漏极层16的一面制备透明电极层19并图形化透明电极层19。
本申请实施例提供的薄膜晶体管的制备方法，通过在第一道光罩制程中，制备包括第一氮化物导电层、金属层和第二氮化物导电层的源漏极层及光刻胶层；和/或，在第二道光罩制程中，将第二次湿刻的持续时间缩短为85S～95S；和/或，在第二道光罩制程中，将第二次干刻的持续时间延长为40S～50S，可以有效减小接触层的拖尾大小、增大栅极层和漏源极层之间的通道长度和沟道区域的长度，使薄膜晶体管的关态电流正常，提高基于该薄膜晶体管实现的液晶显示面板的可靠性降低，降低产生画面异常的概率。
本申请实施例还提供一种基于上述制备方法制备的薄膜晶体管(例如，图3所示的薄膜晶体管)，通过将漏源极层设置为包括第一氮化物导电层、金属层和第二氮化物导电层，可以有效减小接触层的拖尾大小、增大栅极层和漏源极层之间的通道长度和沟道区域的长度，使薄膜晶体管的关态电流正常。
如图6所示，本申请实施例还提供一种液晶显示面板，包括：
液晶像素100；
源极驱动器200；
栅极驱动器300；以及
薄膜晶体管400，薄膜晶体管400的漏极层、源极层和栅极层分别与液晶像素300的像素电极、源极驱动器400及栅极驱动器500连接。
在应用中，液晶显示面板所包括的液晶像素、源极驱动器、栅极驱动器及薄膜晶体管的数量，以及栅极驱动器的驱动方式可以根据实际需要进行设置，图6所示的液晶显示面板的结构及所采用的双栅极驱动方式仅仅只是示例性的。
图6所对应的实施例中，通过采用前述实施例中提供的薄膜晶体管，可以有效提高液晶显示面板的可靠性，降低产生画面异常的概率，使得液晶显示面板所显示的画面的不同区域可以趋于一致，从而提高显示效果。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (7)
1.一种薄膜晶体管的制备方法，其特征在于，包括：
在第一道光罩制程中，在玻璃基板层制备栅极层并图形化栅极层；在栅极层远离玻璃基板层的一面制备栅极绝缘层、有源层、接触层、源漏极层及光刻胶层；
在第二道光罩制程中，对光刻胶层进行曝光显影；进行第一次湿刻，图形化源漏极层，形成源漏极区域和有源区域的金属导线结构；进行第一次干刻，图形化有源层和接触层，形成有源层和接触层的岛状结构；进行氧气灰化，降低光刻胶层的厚度以露出沟道区域的源漏极层；进行第二次湿刻，图形化漏源极层；进行第二次干刻，刻蚀有源层和接触层，形成薄膜晶体管结构；
其中，源漏极层包括第一氮化物导电层、金属层和第二氮化物导电层,通过将源漏极层靠近光刻胶层的一侧设置为第二氮化物导电层，利用氮化物的刻蚀速率慢的特点，增大漏源极层对接触层的遮盖，减小接触层的拖尾大小；
和/或，第二次湿刻的持续时间为85S～95S，通过缩短第二次湿刻的时间，减少漏源层被刻蚀的面积，增加刻蚀之后的漏源层的临界尺寸，增大漏源极层对接触层的遮盖，减小接触层的拖尾大小；
和/或，第二次干刻的持续时间为40S～50S，通过延长第二次干刻的时间，增大拖尾被刻蚀的面积，减小接触层的拖尾大小；
第二次干刻后，位于漏源极层的边缘的接触层的拖尾大小为0.15μm～0.35μm、栅极层和漏源极层之间的通道长度为4.2μm～5.2μm、沟道区域的长度大于3.4μm；
接触层的初始厚度为3900A，以使得进行第二次干刻之后，接触层的拖尾大小满足小于0.35μm的要求；
漏源极层的初始厚度为4350A，曝光显影后的光刻胶层的尺寸为5.0μm～5.3μm，第一次湿刻和第二次湿刻的总持续时间为145S～150S，第二次湿刻后的漏源极层的厚度为3800A。
2.如权利要求1所述的薄膜晶体管的制备方法，其特征在于，还包括：
在第三道光罩制程中，在源漏极层远离接触层的一面制备钝化层并图形化钝化层；
在第四道光罩制程中，在钝化层远离源漏极层的一面制备透明电极层并图形化透明电极层。
3.一种薄膜晶体管，其特征在于，基于权利要求1或2所述的薄膜晶体管的制备方法制备，包括依次设置的玻璃基板层、栅极层、栅极绝缘层、有源层、接触层及源漏极层；
其中，源漏极层包括第一氮化物导电层、金属层和第二氮化物导电层。
4.如权利要求3所述的薄膜晶体管，其特征在于，第一氮化物导电层或第二氮化物导电层为氮化钼层和氮化钛层中的一种。
5.如权利要求3所述的薄膜晶体管，其特征在于，金属层或栅极层为铝材料层、铜材料层和银材料层中的一种。
6.如权利要求3至5任一项所述的薄膜晶体管，其特征在于，还包括设置于源漏极层远离接触层的一面的钝化层以及设置于钝化层远离源漏极层的一面的透明电极层。
7.一种液晶显示面板，其特征在于，包括：
液晶像素；
源极驱动器；
栅极驱动器；以及
如权利要求3至6任一项所述的薄膜晶体管，薄膜晶体管的漏极层、源极层和栅极层分别与液晶像素的像素电极、源极驱动器及栅极驱动器连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011639252.0A CN112635574B (zh) | 2020-12-31 | 2020-12-31 | 一种液晶显示面板、薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011639252.0A CN112635574B (zh) | 2020-12-31 | 2020-12-31 | 一种液晶显示面板、薄膜晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112635574A CN112635574A (zh) | 2021-04-09 |
| CN112635574B true CN112635574B (zh) | 2023-06-09 |
Family
ID=75290488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011639252.0A Active CN112635574B (zh) | 2020-12-31 | 2020-12-31 | 一种液晶显示面板、薄膜晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112635574B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113178493A (zh) * | 2021-04-25 | 2021-07-27 | 京东方科技集团股份有限公司 | 薄膜晶体管、制备方法以及显示面板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000072230A (ko) * | 2000-08-19 | 2000-12-05 | 장진 | 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법 |
| KR20080038593A (ko) * | 2006-10-30 | 2008-05-07 | 삼성전자주식회사 | 액정 표시 패널 및 이의 제조 방법 |
| WO2013139148A1 (zh) * | 2012-03-19 | 2013-09-26 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
| CN108091700A (zh) * | 2017-12-28 | 2018-05-29 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制造方法 |
| CN109524356A (zh) * | 2018-09-03 | 2019-03-26 | 重庆惠科金渝光电科技有限公司 | 一种阵列基板的制造方法、阵列基板及显示面板 |
| CN110364440A (zh) * | 2019-06-12 | 2019-10-22 | 北海惠科光电技术有限公司 | 薄膜晶体管的制造方法、基板及显示装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002333867A (ja) * | 2001-05-09 | 2002-11-22 | Casio Comput Co Ltd | 液晶表示装置及びその駆動制御方法 |
| CN102859705B (zh) * | 2010-04-23 | 2015-12-09 | 株式会社半导体能源研究所 | 半导体装置及半导体装置的制造方法 |
| TWI613822B (zh) * | 2011-09-29 | 2018-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| CN103715096A (zh) * | 2013-12-27 | 2014-04-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及其制作方法 |
| CN104241394A (zh) * | 2014-08-29 | 2014-12-24 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及相应的制备方法、显示基板和显示装置 |
| CN106684037B (zh) * | 2017-03-22 | 2019-09-24 | 深圳市华星光电半导体显示技术有限公司 | 优化4m制程的tft阵列制备方法 |
| CN106873264A (zh) * | 2017-04-27 | 2017-06-20 | 厦门天马微电子有限公司 | 阵列基板、液晶显示面板、显示装置和像素充电方法 |
| WO2019026704A1 (ja) * | 2017-08-01 | 2019-02-07 | シャープ株式会社 | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法 |
-
2020
- 2020-12-31 CN CN202011639252.0A patent/CN112635574B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000072230A (ko) * | 2000-08-19 | 2000-12-05 | 장진 | 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법 |
| KR20080038593A (ko) * | 2006-10-30 | 2008-05-07 | 삼성전자주식회사 | 액정 표시 패널 및 이의 제조 방법 |
| WO2013139148A1 (zh) * | 2012-03-19 | 2013-09-26 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
| CN108091700A (zh) * | 2017-12-28 | 2018-05-29 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制造方法 |
| CN109524356A (zh) * | 2018-09-03 | 2019-03-26 | 重庆惠科金渝光电科技有限公司 | 一种阵列基板的制造方法、阵列基板及显示面板 |
| CN110364440A (zh) * | 2019-06-12 | 2019-10-22 | 北海惠科光电技术有限公司 | 薄膜晶体管的制造方法、基板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112635574A (zh) | 2021-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102080065B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| WO2018099052A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| US8431452B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US8440483B2 (en) | Method of fabricating array substrate | |
| CN103383945B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| US7687330B2 (en) | TFT-LCD pixel structure and manufacturing method thereof | |
| WO2021012344A1 (zh) | 一种TFT驱动背板及Micro-LED显示器 | |
| US7674658B2 (en) | Semiconductor device and manufacturing method thereof | |
| EP3621120B1 (en) | Thin film transistor and preparation method therefor, array substrate and preparation method therefor | |
| US20100117155A1 (en) | Semiconductor device and production method thereof | |
| CN108807421B (zh) | Tft阵列基板的制作方法及tft阵列基板 | |
| US20160181278A1 (en) | Array substrate, method for manufacturing the same, and display device | |
| US20130048998A1 (en) | Semiconductor device, thin film transistor substrate, and display apparatus | |
| US10205029B2 (en) | Thin film transistor, manufacturing method thereof, and display device | |
| CN113097295A (zh) | 薄膜晶体管及其制备方法、显示面板 | |
| US8067767B2 (en) | Display substrate having vertical thin film transistor having a channel including an oxide semiconductor pattern | |
| JP2009016756A (ja) | アクティブマトリクス駆動表示装置 | |
| CN112635574B (zh) | 一种液晶显示面板、薄膜晶体管及其制备方法 | |
| KR20060064358A (ko) | 액정표시장치용 어레이기판 제조방법 | |
| CN106024811B (zh) | 显示基板及其制作方法、显示器件 | |
| CN108922892B (zh) | 阵列基板及其制作方法、显示面板 | |
| US20220181356A1 (en) | Active matrix substrate and method for manufacturing same | |
| CN113270424B (zh) | 显示面板及其制备方法 | |
| US11502115B2 (en) | Active matrix substrate and method for manufacturing same | |
| US11296174B2 (en) | Method of manufacturing display panel and display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |