CN112635495B - 一种阵列基板及其制备方法、显示装置 - Google Patents
一种阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN112635495B CN112635495B CN202110010849.7A CN202110010849A CN112635495B CN 112635495 B CN112635495 B CN 112635495B CN 202110010849 A CN202110010849 A CN 202110010849A CN 112635495 B CN112635495 B CN 112635495B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- electrode
- preparing
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 71
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 27
- 239000003990 capacitor Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 238000003860 storage Methods 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910001887 tin oxide Inorganic materials 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 claims description 3
- 239000002994 raw material Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 239000000956 alloy Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- -1 or the like Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种阵列基板及其制备方法、显示装置，阵列基板包括：基板；缓冲结构层，设于所述基板上；有源层，设于所述缓冲结构层上；第一绝缘层，设于所述基板上且覆盖所述有源层；第一绝缘层开孔，贯穿所述第一绝缘层，且对应所述有源层；栅极，设于所述第一绝缘层上，且对应所述有源层；以及源漏电极，设于所述第一绝缘层上，设于所述栅极边侧，且穿过所述第一绝缘层开孔与所述有源层连接。
Description
技术领域
本申请涉及面板领域，具体涉及一种阵列基板及其制备方法、显示装置。
背景技术
随着显示技术的发展和差异化需求的提高，市场对面板性能提出了更多的要求。与现有显示驱动TFT技术相比，High-μTFT在器件性能方面具有明显优势，可望应用于未来高端显示产业。通过High-μ靶材和新技术的开发，可提升TFT器件的电学性能及产品的显示性能，在新技术专利布局等方面起到积极的作用，丰富和完善技术储备，提升公司竞争力，而目前高迁移率材料IGTO(铟镓锡氧化物)开发过程中,由于顶栅TFT器件的导体化需要同时兼顾存储电容电极导体化,易造成实际沟道长度会缩短,进而发生短沟道效应。
发明内容
为了解决上述技术问题，本发明提供一种阵列基板及其制备方法、显示装置，用以解决现有技术中为使有源层和存储电容电极导体化，需要额外增加步骤的技术问题。
解决上述技术问题的技术方案是：本发明提供了一种阵列基板，包括：基板；缓冲结构层，设于所述基板上；有源层，设于所述缓冲结构层上；第一绝缘层，设于所述基板上且覆盖所述有源层；第一绝缘层开孔，贯穿所述第一绝缘层，且对应所述有源层；栅极，设于所述第一绝缘层上，且对应所述有源层；以及源漏电极，设于所述第一绝缘层上，设于所述栅极边侧，且穿过所述第一绝缘层开孔与所述有源层连接。
进一步的，所述有源层的材料为铟镓锡氧化物。
本发明还公开了一种阵列基板的制备方法，包括以下步骤：
提供一基板；在所述基板上制备缓冲结构层；在所述缓冲结构层上沉积半导体材料形成半导体层；图案化所述半导体层，获得有源层；在所述有源层上制备第一绝缘层，所述第一绝缘层覆盖所述有源层；在所述第一绝缘层上开孔，获得第一绝缘层开孔，有源层部分裸露于所述第一开孔内；在所述第一绝缘层上制备栅极和源漏电极，其中，所述栅极设于第一绝缘层中部，源漏电极设于第一绝缘层边缘处，且所述源漏电极通过所述第一绝缘层开孔连接至所述有源层。
进一步的，制备所述缓冲结构层具体包括以下步骤：
在所述基板上制备一层金属层，通过黄光工艺图案化所述金属层，获得至少一个遮光金属单元；在所述基板上沉积一层缓冲层，所述缓冲层覆盖所述金属单元。
进一步的，在所述栅极和源漏电极制备步骤之后，还包括以下步骤：
在所述缓冲结构层上制备第二绝缘层，所述第二绝缘层覆盖所述栅极层和源漏电极；在所述第二绝缘层上制备平坦层，在所述平坦层上刻蚀像素开孔，所述像素开孔对应所述源漏电极；在所述平坦上制备像素电极，所述像素电极贯穿所述像素开孔，并连接至所述源漏电极。
进一步的，所述有源层的具体制备步骤包括：在所述缓冲结构层上制备一层半导体材料，获得半导体层，利用退火工艺对所述半导体层进行加工，所述退火工艺的温度为200～400℃，时间为0.5～4小时；利用黄光工艺和刻蚀工艺图案化所述半导体层，获得所述有源层。
进一步的，所述金属单元包括遮光金属单元和存储电容电极，所述存储电容电极设于所述基板上或所述遮光金属单元上。
进一步的，所述遮光金属单元的材料为钼或铝，所述存储电容电极的材料包括ITO材料。
进一步的，在所述第一绝缘层上制备栅极和源漏电极的步骤中，所述栅极和所述源漏电极的制备原料为铜-铝合金。
本发明还公开了一种显示装置，包括所述阵列基板。
本发明的有益效果在于，本发明的一种阵列基板及其制备方法、显示装置，阵列基板中的栅极和源漏电极设于同一绝缘层上，可以同时制备栅极和源漏电极，也减薄了阵列基板的厚度，源漏电极通过绝缘层上的绝缘层开孔连接至有源层。栅极和源漏电极的材料选择与有源层材料有刻蚀高选择比的材料，这样在制备栅极和源漏电极时，无需考虑源漏电极和栅极刻蚀过程对有源层的腐蚀，同时在沉积源漏电极和栅极的过程中，其产生的能量能让裸露的有源层导体化，节省了制备流程。也可在沉积源漏电极和栅极时，采用气体等离子处理裸露的有源层并让其导体化。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1是实施例中的缓冲结构层的示意图。
图2是实施例中的有源层和第二存储电容电极示意图。
图3是实施例中的第一通孔结构示意图。
图4是实施例中的第一绝缘层结构示意图。
图5是实施例中的第一绝缘层开孔结构示意图。
图6是实施例中的栅极和源漏电极结构示意图。
图7是实施例中的第二绝缘层结构示意图。
图8是实施例中的像素电极结构示意图。
图9是实施例中制备阵列基板的流程图。
图10是实施例中制备缓冲结构层的流程图。
图中标号如下：
阵列基板100； 基板110；
缓冲结构层120； 有源层130；
第一绝缘层140； 栅极150；
源漏电极160； 第二绝缘层170；
平坦层180； 像素电极190；
遮光单元121； 第一存储电容电极122；
缓冲层123； 第一通孔1231；
第二存储电容电极125； 第一绝缘层开孔141；
第一导电层124； 像素开孔181。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
实施例
本实施例中，本发明的显示装置包括阵列基板，所述阵列基板包括基板110、缓冲结构层120、有源层130、第一绝缘层140、栅极150、源漏电极160、第二绝缘层170、平坦层180和像素电极190。
基板110为硬质基板，一般为玻璃基板，起到支撑作用及衬底作用。
如图1所示，图1是实施例中的缓冲结构层的示意图。缓冲结构层120设于基板110的一侧表面，具体的，缓冲结构层120包括遮光单元121、第一存储电容电极122和缓冲层123。
遮光单元121为遮光金属材料，间隔设于基板110的一侧表面，其材料包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等，或者是合金，遮光单元121的厚度为2000～5500埃。遮光单元121起到遮光作用。
第一存储电容电极122间隔分布于基板110的一侧表面或设于遮光金属单元121的表面，第一存储电容电极122为ITO材料，导电后可存储电容。
缓冲层123设于遮光单元121、第一存储电容电极122以及基板110的上表面，起到缓冲的作用，缓冲层123的材料为无机材料，所述无机材料为SiOx(硅的氧化物)或者SiNx(硅的氮化物)和SiOx(硅的氧化物)的复合层，缓冲层123的厚度为1500埃米～4000埃米。
如图2所示，图2是实施例中的有源层和第二存储电容电极示意图。有源层130设于缓冲结构层120远离基板110的一侧表面，有源层130的材质为半导体材料，所述半导体材料为铟镓锡氧化物(IGTO)，有源层130的厚度为100埃米～1000埃米。有源层130设于遮光单元121的上方，即有源层130与遮光层121相对设置，避免基板110方向的光线直射有源层130，从而造成有源层130寿命降低。有源层130给显示面板提供电路支持。
其中，半导体材料对应第一存储电容电极122上方还设有第二存储电容电极125，第二存储电容电极125与有源层130同层设置。
如图3所示，图3是实施例中的第一通孔结构示意图。缓冲层123上还设有至少一个第一通孔1231，第一通孔1231对应一第一存储电容电极122，第一通孔1231与有源层130不重叠。
如图4所示，图4是实施例中的第一绝缘层结构示意图。第一绝缘层140设于有源层130及有源层130周边的基板110上表面，即第一绝缘层140完全覆盖有源层130。第一绝缘层140的材质为无机材料，所述无机材料包括SiOx(硅的氧化物)或者SiNx(硅的氮化物)和SiOx(硅的氧化物)的复合层，第一绝缘层140的厚度为1500埃米～4000埃米。第一绝缘层140起到绝缘的作用，防止显示面板内部的各线路之间短路。
如图5所示，图5是实施例中的第一绝缘层开孔结构示意图。第一绝缘层140上设有至少两个第一绝缘层开孔141，第一绝缘层开孔141贯穿第一绝缘层140，其底部落于有源层130上表面。
如图6所示，图6是实施例中的栅极和源漏电极结构示意图。栅极150设于第一绝缘层140上，具体的，栅极150设于两个第一绝缘层开孔141之间的第一绝缘层140上，即栅极150与有源层130完全绝缘，栅极150为金属材料，所述金属材料为Cu-Al合金材料，本实施例中，栅极150所用材料优选与IGTO有刻蚀高选择比的材料，在本发明的其他优选实施例中，栅极150所用材料包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等，或者是合金，或者是多层薄膜结构。栅极150的厚度为1500埃米～4000埃米。
源漏电极160与栅极150同层设置，具体的，源漏电极160设于第一绝缘层140的上表面，且设于第一绝缘层开孔141远离栅极150一侧，即设于第一绝缘层140的边缘处，源漏电极160通过第一绝缘层开孔141连接至有源层130，为了避免源漏电极160与栅极150连接，第一绝缘层开孔141靠近栅极150的内侧壁与源漏电极160之间具有一间隙。
本实施例中，源漏电极160和栅极150同层设置，减薄了阵列基板100的厚度，有利于实现显示装置的超薄化。
特别的，在缓冲层123上设有第一导电层124，第一导电层124贯穿第一通孔1231，连接至第一通孔1231对应的第一存储电容电极122。第一导电层124的材质与厚度和栅极150的材质与厚度一致。
如图7所示，图7是实施例中的第二绝缘层结构示意图。第二绝缘层170设于栅极150、源漏电极160、第一导电层124和缓冲结构层120上，第二绝缘层170还填充第一绝缘层开孔141内部，避免源漏电极160和栅极150导通。
平坦层180设于第二绝缘层170远离缓冲结构层120的一侧表面，平坦层180为绝缘材料，平坦层180使得膜层表面平整，便于后续像素电极的制备，避免出现膜层脱离的现象。
在平坦层180上设有一像素开孔181，像素开孔181对应源漏电极160，像素开孔181为后续像素电极190提供通道。
如图8所示，图8是实施例中的像素电极结构示意图。像素电极190设于平坦层180远离第二绝缘层170的一侧表面，像素电极190为氧化铟锡材料，像素电极190填充像素开孔181，且电连接至源漏电极160，为后续发光材料的发光提供电路支持。
为了更好的解释本发明，本实施例中，还提供了该阵列基板的制备方法，如图9所示，包括步骤S1)～S11)：
S1)提供一基板，所述基板为硬质玻璃基板。
S2)在所述基板上制备缓冲结构层。
S3)在所述缓冲结构层上制备一层半导体材料，获得半导体层，利用退火工艺对所述半导体层进行缺陷修复，所述退火工艺的温度为200～400℃，时间为0.5～4小时。
S4)利用黄光工艺和刻蚀工艺图案化所述半导体层，获得所述有源层和第二存储电容电极。
S5)通过黄光工艺对缓冲结构层进行开孔，刻蚀工艺优选Dry Etch(干法刻蚀)进行，刻蚀气体优选CF4(四氟甲烷)和O2(氧气)的混合气体。
S6)通过等离子增强化学气相沉积在所述有源层上制备第一绝缘层，第一绝缘层的材料为SiOx(硅的氧化物)或者SiNx(硅的氮化物)和SiOx(硅的氧化物)的复合层，沉积的第一绝缘层厚度为1500埃米～4000埃米，所述第一绝缘层覆盖所述有源层。
S7)通过黄光工艺和刻蚀工艺对第一绝缘层进行开孔，获得第一绝缘层开孔，刻蚀工艺优选Dry Etch(干法刻蚀)进行，刻蚀气体优选CF4(四氟甲烷)和O2的混合气体，有源层部分裸露于所述第一开孔内。
S8)在所述第一绝缘层上分别沉积栅极和源漏电极，其中，所述栅极设于第一绝缘层中部，源漏电极设于第一绝缘层边缘处，且所述源漏电极通过所述第一绝缘层开孔连接至所述有源层，所述栅极和所述源漏电极采用铜-铝合金材料，在本发明的其他优选实施例中，所述合金材料优选与铟镓锡氧化物(IGTO)有刻蚀高选择比材料，通过PVD沉积过程能量对铟镓锡氧化物材料进行晶华，使得裸露与第一绝缘层开孔的有源层和第二存储电容电极导体化，并通过掺杂Al(铝)，保证IGTO的低电阻特性。
S9)在所述缓冲结构层上制备第二绝缘层，所述第二绝缘层覆盖所述栅极层和源漏电极。
S10)在所述第二绝缘层上制备平坦层，在所述平坦层上刻蚀像素开孔，所述像素开孔对应所述源漏电极。
S11)在所述平坦上制备像素电极，所述像素电极贯穿所述像素开孔，并连接至所述源漏电极。
如图10所示，其中，步骤S2)制备所述缓冲结构层具体包括以下步骤：
S201)在所述基板上制备一层金属层，通过黄光工艺图案化所述金属层，获得至少一个遮光金属单元，所述金属单元包括遮光金属单元和存储电容电极，所述存储电容电极设于所述基板上或所述遮光金属单元上。
S202)在所述基板上沉积一层缓冲层，所述缓冲层覆盖所述金属单元。
本实施例的有益效果在于，本实施例的一种阵列基板及其制备方法、显示装置，阵列基板中的栅极和源漏电极设于同一绝缘层上，可以同时制备栅极和源漏电极，也减薄了阵列基板的厚度，源漏电极通过绝缘层上的绝缘层开孔连接至有源层。栅极和源漏电极的材料选择与有源层材料有刻蚀高选择比的材料，这样在制备栅极和源漏电极时，无需考虑源漏电极和栅极刻蚀过程对有源层的腐蚀，同时在沉积源漏电极和栅极的过程中，其产生的能量能让裸露的有源层导体化，节省了制备流程。也可在沉积源漏电极和栅极时，采用气体等离子处理裸露的有源层并让其导体化。
以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板，其特征在于，包括：
基板；
缓冲结构层，设于所述基板上；
有源层，设于所述缓冲结构层上；
第一绝缘层，设于所述基板上且覆盖所述有源层；
第一绝缘层开孔，贯穿所述第一绝缘层，且对应所述有源层；
栅极，设于所述第一绝缘层上，且对应所述有源层；以及
源漏电极，设于所述第一绝缘层上，设于所述栅极边侧，且穿过所述第一绝缘层开孔与所述有源层连接；
所述第一绝缘层开孔靠近所述栅极的内侧壁与所述源漏电极之间具有一间隙。
2.根据权利要求1所述的阵列基板，其特征在于，
所述有源层的材料为铟镓锡氧化物。
3.一种阵列基板的制备方法，其特征在于，包括以下步骤：
提供一基板；
在所述基板上制备缓冲结构层；
在所述缓冲结构层上沉积半导体材料形成半导体层；
图案化所述半导体层，获得有源层；
在所述有源层上制备第一绝缘层，所述第一绝缘层覆盖所述有源层；
在所述第一绝缘层上开孔，获得第一绝缘层开孔，有源层部分裸露于所述第一绝缘层开孔内；以及
在所述第一绝缘层上制备栅极和源漏电极，其中，所述栅极设于第一绝缘层中部，源漏电极设于第一绝缘层边缘处，且所述源漏电极通过所述第一绝缘层开孔连接至所述有源层；所述第一绝缘层开孔靠近所述栅极的内侧壁与所述源漏电极之间具有一间隙。
4.根据权利要求3所述的阵列基板的制备方法，其特征在于，
制备所述缓冲结构层具体包括以下步骤：
在所述基板上制备一层金属层，通过黄光工艺图案化所述金属层，获得至少一个金属单元；以及
在所述基板上沉积一层缓冲层，所述缓冲层覆盖所述金属单元。
5.根据权利要求3所述的阵列基板的制备方法，其特征在于，在所述栅极和源漏电极制备步骤之后，还包括以下步骤：
在所述缓冲结构层上制备第二绝缘层，所述第二绝缘层覆盖所述栅极层和源漏电极；
在所述第二绝缘层上制备平坦层，在所述平坦层上刻蚀像素开孔，所述像素开孔对应所述源漏电极；以及
在所述平坦层上制备像素电极，所述像素电极穿过所述像素开孔，并连接至所述源漏电极。
6.根据权利要求3所述的阵列基板的制备方法，其特征在于，
所述有源层的具体制备步骤包括：
在所述缓冲结构层上制备一层半导体材料，获得半导体层，利用退火工艺对所述半导体层进行加工，所述退火工艺的温度为200～400℃，时间为0.5～4小时；以及
利用黄光工艺和刻蚀工艺图案化所述半导体层，获得所述有源层。
7.根据权利要求4所述的阵列基板的制备方法，其特征在于，
所述金属单元包括遮光金属单元和存储电容电极，所述存储电容电极设于所述基板上或所述遮光金属单元上。
8.根据权利要求7所述的阵列基板的制备方法，其特征在于，
所述遮光金属单元的材料为钼或铝，所述存储电容电极的材料包括ITO材料。
9.根据权利要求3所述的阵列基板的制备方法，其特征在于，
在所述第一绝缘层上制备栅极和源漏电极的步骤中，所述栅极和所述源漏电极的制备原料为铜-铝合金。
10.一种显示装置，其特征在于，包括权利要求1或2所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110010849.7A CN112635495B (zh) | 2021-01-06 | 2021-01-06 | 一种阵列基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110010849.7A CN112635495B (zh) | 2021-01-06 | 2021-01-06 | 一种阵列基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112635495A CN112635495A (zh) | 2021-04-09 |
| CN112635495B true CN112635495B (zh) | 2023-03-24 |
Family
ID=75290749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110010849.7A Active CN112635495B (zh) | 2021-01-06 | 2021-01-06 | 一种阵列基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112635495B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113345920B (zh) * | 2021-05-26 | 2022-12-06 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法、修复方法 |
| CN113629151B (zh) * | 2021-07-29 | 2023-07-25 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017049676A1 (zh) * | 2015-09-22 | 2017-03-30 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法 |
| WO2020062483A1 (zh) * | 2018-09-30 | 2020-04-02 | 武汉华星光电技术有限公司 | 薄膜晶体管阵列基板及其制造方法、显示面板 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104022077B (zh) * | 2014-05-27 | 2017-01-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN105428368B (zh) * | 2015-11-02 | 2018-10-30 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
| CN105514122A (zh) * | 2016-01-28 | 2016-04-20 | 深圳市华星光电技术有限公司 | Tft阵列基板及其制造方法 |
| KR102543577B1 (ko) * | 2016-04-07 | 2023-06-14 | 삼성디스플레이 주식회사 | 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치 |
-
2021
- 2021-01-06 CN CN202110010849.7A patent/CN112635495B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017049676A1 (zh) * | 2015-09-22 | 2017-03-30 | 深圳市华星光电技术有限公司 | 阵列基板及其制备方法 |
| WO2020062483A1 (zh) * | 2018-09-30 | 2020-04-02 | 武汉华星光电技术有限公司 | 薄膜晶体管阵列基板及其制造方法、显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112635495A (zh) | 2021-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10811434B2 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
| US9202896B2 (en) | TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT | |
| CN104282769B (zh) | 薄膜晶体管的制备方法、阵列基板的制备方法 | |
| US9761616B2 (en) | Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device | |
| KR102169861B1 (ko) | 어레이기판 및 이의 제조방법 | |
| US9748276B2 (en) | Thin film transistor and method of manufacturing the same, array substrate and display device | |
| CN106935658B (zh) | 一种薄膜晶体管及其制备方法、阵列基板 | |
| CN110867458B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及制作方法 | |
| US9793413B2 (en) | Metal oxide thin film transistor having channel protection layer | |
| CN112635495B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN111668242A (zh) | Oled显示面板及其制备方法 | |
| JP2008536295A (ja) | 銀被覆電極を有するｌｃｄ装置 | |
| US20160380105A1 (en) | Oxide thin film transistor and method for manufacturing the same, array substrate and method for manufacturing the same, and display device | |
| KR20010054740A (ko) | 박막 트랜지스터의 제조 방법 | |
| US9159746B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| WO2021012449A1 (zh) | Tft器件及其制备方法、tft阵列基板 | |
| CN105070765B (zh) | 薄膜晶体管、阵列基板、显示装置及制造方法 | |
| WO2022116313A1 (zh) | 一种阵列基板、显示面板及其制备方法 | |
| US10361261B2 (en) | Manufacturing method of TFT substrate, TFT substrate, and OLED display panel | |
| US9647127B2 (en) | Semiconductor device and method for manufacturing the same | |
| WO2021012435A1 (zh) | 薄膜晶体管基板及其制作方法 | |
| CN105765709B (zh) | 阵列基板及其制备方法、显示面板、显示装置 | |
| KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 | |
| US11309341B2 (en) | Display panel and method of fabricating same | |
| KR20120067108A (ko) | 어레이 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |