CN112602191B - 电容器及其制作方法 - Google Patents

电容器及其制作方法 Download PDF

Info

Publication number
CN112602191B
CN112602191B CN201980001402.4A CN201980001402A CN112602191B CN 112602191 B CN112602191 B CN 112602191B CN 201980001402 A CN201980001402 A CN 201980001402A CN 112602191 B CN112602191 B CN 112602191B
Authority
CN
China
Prior art keywords
conductive
layer
trench
layers
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980001402.4A
Other languages
English (en)
Other versions
CN112602191A (zh
Inventor
陆斌
沈健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN112602191A publication Critical patent/CN112602191A/zh
Application granted granted Critical
Publication of CN112602191B publication Critical patent/CN112602191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请实施例提供一种电容器及其制作方法，电容器包括：半导体衬底；叠层结构，包括n层导电层和m层电介质层，第i层导电层中设置有至少一个第i隔离沟槽，第i+1层导电层设置于第i层导电层的上方和至少一个第i隔离沟槽内，奇数层导电层中的隔离沟槽在竖直方向上存在第一重叠区域，偶数层导电层中的隔离沟槽在竖直方向上存在第二重叠区域，第一重叠区域与第二重叠区域不重叠，m、n、i为正整数，且n≥2，1≤i≤n‑1；至少一个第一外接电极通过设置于第二重叠区域内的第一导电通孔结构电连接至所有奇数层导电层；至少一个第二外接电极通过设置于第一重叠区域内的第二导电通孔结构电连接至所有偶数层导电层。

Description

电容器及其制作方法
技术领域
本申请涉及电容器领域，并且更具体地，涉及电容器及其制作方法。
背景技术
电容器在电路中可以起到旁路、滤波、去耦等作用，是保证电路正常运转的不可或缺的一部分。随着现代电子***不断向多功能、高集成、低功耗、微型化发展，传统的多层陶瓷电容(Multi-layer Ceramic Capacitors，MLCC)已经难以满足应用端日益严苛的小体积、高容量的需求。如何制备小体积、高容量的电容器，成为一个亟待解决的技术问题。
发明内容
本申请实施例提供一种电容器及其制作方法，能够制备小体积、高容值密度的电容器。
第一方面，提供了一种电容器，所述电容器包括：
半导体衬底；
叠层结构，设置于所述半导体衬底的上方，包括n层导电层和m层电介质层，所述n层导电层和所述m层电介质层形成导电层与电介质层彼此相邻的结构，所述n层导电层中的第i层导电层中设置有至少一个第i隔离沟槽，所述至少一个第i隔离沟槽将所述第i层导电层分割为彼此电隔离的至少两个导电区域，所述n层导电层中的第i+1层导电层设置于所述第i层导电层的上方和所述至少一个第i隔离沟槽内，奇数层导电层中的隔离沟槽在竖直方向上存在第一重叠区域，偶数层导电层中的隔离沟槽在竖直方向上存在第二重叠区域，所述第一重叠区域与所述第二重叠区域不重叠，m、n、i为正整数，且n≥2，1≤i≤n-1；
至少一个第一外接电极，所述第一外接电极通过第一导电通孔结构电连接至所述n层导电层中的所有奇数层导电层，所述第一导电通孔结构设置于所述第二重叠区域内；
至少一个第二外接电极，所述第二外接电极通过第二导电通孔结构电连接至所述n层导电层中的所有偶数层导电层，所述第二导电通孔结构设置于所述第一重叠区域内。
在一些可能的实现方式中，所述n层导电层中的第n层导电层中设置有至少一个第n隔离沟槽，所述至少一个第n隔离沟槽将所述第n层导电层分割为彼此电隔离的至少两个导电区域。
在一些可能的实现方式中，
所述n层导电层中不同的奇数层导电层上所形成的隔离沟槽的数量和/或尺寸相同；和/或，
所述n层导电层中不同的偶数层导电层上所形成的隔离沟槽的数量和/或尺寸相同。
在一些可能的实现方式中，
所述n层导电层中不同的奇数层导电层上所形成的隔离沟槽在竖直方向上完全重叠；和/或，
所述n层导电层中不同的偶数层导电层上所形成的隔离沟槽在竖直方向上完全重叠。
在一些可能的实现方式中，所述n层导电层中的第i层导电层在第i隔离沟槽的周围设置有第i沟槽阵列，所述n层导电层中的第i+1层导电层设置于所述第i沟槽阵列内。
在一些可能的实现方式中，所述第i沟槽阵列中的沟槽的尺寸小于所述第i隔离沟槽的尺寸，和/或，所述第i沟槽阵列中的沟槽的深度小于所述第i隔离沟槽的深度。
在一些可能的实现方式中，在所述n层导电层中，不同的导电层上所形成的沟槽阵列中沟槽的数量和/或尺寸相同。
在一些可能的实现方式中，在所述n层导电层中，不同的导电层上所形成的沟槽阵列在竖直方向上完全重叠。
在一些可能的实现方式中，所述第二外接电极还通过所述第二导电通孔结构电连接至所述半导体衬底。
在一些可能的实现方式中，所述半导体衬底由电阻率小于阈值的材料形成，或者，所述半导体衬底的表面形成有重掺杂的电阻率小于阈值的导电层或者导电区域。
在一些可能的实现方式中，所述电容器还包括：刻蚀停止结构，设置于所述半导体衬底的上表面，以防止所述第一导电通孔结构与所述半导体衬底电连接。
在一些可能的实现方式中，所述刻蚀停止结构在所述半导体衬底上的投影大于或者等于所述第二重叠区域。
在一些可能的实现方式中，所述半导体衬底包括至少一个衬底沟槽，所述至少一个衬底沟槽自所述半导体衬底的上表面向下进入所述半导体衬底，所述n层导电层中的第一层导电层设置于所述至少一个衬底沟槽内。
在一些可能的实现方式中，
所述至少一个衬底沟槽中的沟槽数量与所述n层导电层中的偶数层导电层中设置的隔离沟槽的数量相同；和/或，
所述至少一个衬底沟槽中的沟槽尺寸与所述n层导电层中的偶数层导电层中设置的隔离沟槽的尺寸相同。
在一些可能的实现方式中，所述至少一个衬底沟槽在所述半导体衬底上的投影大于或者等于所述第二重叠区域。
在一些可能的实现方式中，所述半导体衬底还包括设置于所述至少一个衬底沟槽周围的衬底沟槽阵列，所述衬底沟槽阵列自所述半导体衬底的上表面向下进入所述半导体衬底，所述n层导电层中的第一层导电层设置于所述衬底沟槽阵列内。
在一些可能的实现方式中，所述衬底沟槽阵列中的沟槽的尺寸小于所述至少一个衬底沟槽中的沟槽的尺寸，和/或，所述衬底沟槽阵列中的沟槽的深度小于所述至少一个衬底沟槽中的沟槽的深度。
在一些可能的实现方式中，所述电容器还包括：电极层，设置于所述叠层结构的上方，所述电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域，所述第一导电区域形成所述第一外接电极，所述第二导电区域形成所述第二外接电极。
在一些可能的实现方式中，所述电容器还包括：互联结构，包括至少一层绝缘层、所述第一导电通孔结构和所述第二导电通孔结构，所述至少一层绝缘层设置于所述叠层结构的上方，所述第一导电通孔结构和所述第二导电通孔结构贯穿所述至少一层绝缘层。
在一些可能的实现方式中，所述导电层包括以下中的至少一层：
重掺杂多晶硅层，碳层，铝层，铜层，钨层，钛层，钽层，铂层，镍层，钌层，铱层，铑层，氮化钽层，氮化钛层，氮化铝钛层，氮化硅钽层，氮化碳钽层。
在一些可能的实现方式中，所述电介质层包括以下中的至少一层：
硅的氧化物层，硅的氮化物层，硅的氮氧化物层，金属的氧化物层，金属的氮化物层，金属的氮氧化物层。
第二方面，提供了一种电容器的制作方法，包括：
在半导体衬底上方制备叠层结构，所述叠层结构包括n层导电层和m层电介质层，所述n层导电层和所述m层电介质层形成导电层与电介质层彼此相邻的结构，所述n层导电层中的第i层导电层中设置有至少一个第i隔离沟槽，所述至少一个第i隔离沟槽将所述第i层导电层分割为彼此电隔离的至少两个导电区域，所述n层导电层中的第i+1层导电层设置于所述第i层导电层的上方和所述至少一个第i隔离沟槽内，奇数层导电层中的隔离沟槽在竖直方向上存在第一重叠区域，偶数层导电层中的隔离沟槽在竖直方向上存在第二重叠区域，所述第一重叠区域与所述第二重叠区域不重叠，m、n、i为正整数，且n≥2，1≤i≤n-1；
制备至少一个第一外接电极和至少一个第二外接电极，其中，所述第一外接电极通过第一导电通孔结构电连接至所述n层导电层中的所有奇数层导电层，所述第二外接电极通过第二导电通孔结构电连接至所述n层导电层中的所有偶数层导电层，所述第一导电通孔结构设置于所述第二重叠区域内，所述第二导电通孔结构设置于所述第一重叠区域内。
在一些可能的实现方式中，所述n层导电层中的第n层导电层中设置有至少一个第n隔离沟槽，所述至少一个第n隔离沟槽将所述第n层导电层分割为彼此电隔离的至少两个导电区域。
在一些可能的实现方式中，
所述n层导电层中不同的奇数层导电层上所形成的隔离沟槽的数量和/或尺寸相同；和/或，
所述n层导电层中不同的偶数层导电层上所形成的隔离沟槽的数量和/或尺寸相同。
在一些可能的实现方式中，
所述n层导电层中不同的奇数层导电层上所形成的隔离沟槽在竖直方向上完全重叠；和/或，
所述n层导电层中不同的偶数层导电层上所形成的隔离沟槽在竖直方向上完全重叠。
在一些可能的实现方式中，所述n层导电层中的第i层导电层在第i隔离沟槽的周围设置有第i沟槽阵列，所述n层导电层中的第i+1层导电层设置于所述第i沟槽阵列内。
在一些可能的实现方式中，所述第i沟槽阵列中的沟槽的尺寸小于所述第i隔离沟槽的尺寸，和/或，所述第i沟槽阵列中的沟槽的深度小于所述第i隔离沟槽的深度。
在一些可能的实现方式中，在所述n层导电层中，不同的导电层上所形成的沟槽阵列中沟槽的数量和/或尺寸相同。
在一些可能的实现方式中，在所述n层导电层中，不同的导电层上所形成的沟槽阵列在竖直方向上完全重叠。
在一些可能的实现方式中，所述第二外接电极还通过所述第二导电通孔结构电连接至所述半导体衬底。
在一些可能的实现方式中，所述半导体衬底由电阻率小于阈值的材料形成，或者，所述半导体衬底的表面形成有重掺杂的电阻率小于阈值的导电层或者导电区域。
在一些可能的实现方式中，所述方法还包括：
制备刻蚀停止结构，所述刻蚀停止结构设置于所述半导体衬底的上表面，以防止所述第一导电通孔结构与所述半导体衬底电连接。
在一些可能的实现方式中，所述刻蚀停止结构在所述半导体衬底上的投影大于或者等于所述第二重叠区域。
在一些可能的实现方式中，所述方法还包括：
在所述半导体衬底上制备至少一个衬底沟槽，所述至少一个衬底沟槽自所述半导体衬底的上表面向下进入所述半导体衬底，所述n层导电层中的第一层导电层设置于所述至少一个衬底沟槽内。
在一些可能的实现方式中，
所述至少一个衬底沟槽中的沟槽数量与所述n层导电层中的偶数层导电层中设置的隔离沟槽的数量相同；和/或，
所述至少一个衬底沟槽中的沟槽尺寸与所述n层导电层中的偶数层导电层中设置的隔离沟槽的尺寸相同。
在一些可能的实现方式中，所述至少一个衬底沟槽在所述半导体衬底上的投影大于或者等于所述第二重叠区域。
在一些可能的实现方式中，所述方法还包括：
在所述半导体衬底上制备设置于所述至少一个衬底沟槽周围的衬底沟槽阵列，所述衬底沟槽阵列自所述半导体衬底的上表面向下进入所述半导体衬底，所述n层导电层中的第一层导电层设置于所述衬底沟槽阵列内。
在一些可能的实现方式中，所述衬底沟槽阵列中的沟槽的尺寸小于所述至少一个衬底沟槽中的沟槽的尺寸，和/或，所述衬底沟槽阵列中的沟槽的深度小于所述至少一个衬底沟槽中的沟槽的深度。
在一些可能的实现方式中，所述制备至少一个第一外接电极和至少一个第二外接电极，包括：
在所述叠层结构上方制备电极层，所述电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域，所述第一导电区域形成所述第一外接电极，所述第二导电区域形成所述第二外接电极。
在一些可能的实现方式中，所述方法还包括：
制备互联结构，所述互联结构包括至少一层绝缘层、所述第一导电通孔结构和所述第二导电通孔结构，所述至少一层绝缘层设置于所述叠层结构的上方，所述第一导电通孔结构和所述第二导电通孔结构贯穿所述至少一层绝缘层。
因此，在本申请实施例中，在叠层结构中的导电层中制备沟槽式电容器，重复使用多个参数一致的光刻和薄膜沉积步骤，降低叠层结构中的多层导电层对准精度要求，可以在维持较低加工成本的同时，提高堆叠的电容层数，进一步增加电容器的容值密度。
进一步地，在本申请实施例中，不需要多次光刻形成用于互联结构进行电连接的台阶结构，可以减少制备电容器所需的光刻次数，降低工艺难度，以及降低电容器制备成本。
附图说明
图1是本申请提供的一种电容器的示意性结构图。
图2是根据本申请实施例的第一隔离沟槽的示意图。
图3是根据本申请实施例的又一种电容器的示意性结构图。
图4是根据本申请实施例的再一种电容器的示意性结构图。
图5是根据本申请实施例的再一种电容器的示意性结构图。
图6是根据本申请实施例的一种半导体衬底的示意性结构图。
图7是根据本申请实施例的又一种半导体衬底的示意性结构图。
图8是根据本申请实施例的一种电容器的制作方法的示意性流程图。
图9a至图9n是本申请实施例的一种电容器的制作方法的示意图。
图10a至图10l是本申请实施例的一种电容器的制作方法的示意图。
具体实施方式
下面将结合附图，对本申请实施例中的技术方案进行描述。
应理解，本申请实施例的电容器在电路中可以起到旁路、滤波、去耦等作用。
本申请实施例所述的电容器可以是3D硅电容器，3D硅电容器是一种基于半导体晶圆加工技术的新型电容器。与传统的MLCC(多层陶瓷电容)相比，3D硅电容器具有小尺寸、高精度、高稳定性、长寿命等优点。其基本的加工流程需要先在晶圆或衬底上加工出高深宽比的深孔(Via)、沟槽(Trench)、柱状(Pillar)、墙状(Wall)等3D结构，接着在3D结构表面沉积绝缘薄膜和低电阻率导电材料依次制作电容的下电极、电介质层和上电极。
借助于先进的半导体加工工艺，制作超薄型、高可靠性的电容器已经成为可能。为了提高容值密度，现有硅电容一般采用多层堆叠的技术方案。通过在三维结构表面制作垂直堆叠的2-3个电容器，再利用金属互联结构将多个电容并联。然而，多层硅电容的整个制作流程涉及多个步骤的光刻和沉积步骤，加工成本因此较为昂贵。
在此背景下，本申请提出了一种新型的电容器的结构和制作方法，通过重复使用多个参数一致的光刻和薄膜沉积步骤，可以在维持较低加工成本的同时，提高堆叠的电容器层数，进一步增加电容器的容值密度。
以下，结合图1至图7，详细介绍本申请实施例的电容器。
应理解，图1至图7中的电容器仅仅只是示例，叠层结构所包括的导电层的数量以及电介质层的数量仅仅只是示例，叠层结构所包括的导电层的数量以及电介质层的数量并不局限于图1至图7中的电容器所示，可以根据实际需要灵活设置。
需要说明的是，为便于理解，在以下示出的实施例中，对于不同实施例中示出的结构中，相同的结构采用相同的附图标记，并且为了简洁，省略对相同结构的详细说明。
图1是本申请一个实施例的电容器100的一种可能的结构图。如图1所示，该电容器100包括半导体衬底110、叠层结构120、至少一个第一外接电极130、至少一个第二外接电极140。
具体地，如图1所示，在该电容器100中，该叠层结构120设置于该半导体衬底110的上方，该叠层结构120包括n层导电层和m层电介质层，该n层导电层和该m层电介质层形成导电层与电介质层彼此相邻的结构，该n层导电层中的第i层导电层设置有至少一个第i隔离沟槽，该至少一个第i隔离沟槽将该第i层导电层分割为彼此电隔离的至少两个导电区域，该n层导电层中的第i+1层导电层设置于该第i层导电层的上方和该至少一个第i隔离沟槽内，奇数层导电层中的隔离沟槽在竖直方向上存在第一重叠区域，偶数层导电层中的隔离沟槽在竖直方向上存在第二重叠区域，该第一重叠区域与该第二重叠区域不重叠，m、n、i为正整数，且n≥2，1≤i≤n-1；该第一外接电极130通过第一导电通孔结构161电连接至该n层导电层中的所有奇数层导电层，该第一导电通孔结构161设置于所述第二重叠区域内；该第二外接电极140通过第二导电通孔结构162电连接至该n层导电层中的所有偶数层导电层，该第二导电通孔结构162设置于该第一重叠区域内。
可选地，该n层导电层中的第n层导电层中设置有至少一个第n隔离沟槽，该至少一个第n隔离沟槽将该第n层导电层分割为彼此电隔离的至少两个导电区域。
可选地，在该叠层结构120中，同一导电层中所设置的不同的隔离沟槽的横截面的形状可以相同，也可以不同。
需要说明的是，本申请实施例中图1是沿着半导体衬底纵向的截面。
在本申请实施例中，该n层导电层中的奇数层导电层中的隔离沟槽在竖直方向上存在第一重叠区域，且第二导电通孔结构162设置于该第一重叠区域内，从而，第二外接电极140可以通过该第二导电通孔结构162电连接至该n层导电层中的所有偶数层导电层。同理，该n层导电层中的偶数层导电层中的隔离沟槽在竖直方向上存在第二重叠区域，且第一导电通孔结构161设置于该第二重叠区域内，从而，第一外接电极130可以通过该第一导电通孔结构161电连接至该n层导电层中的所有奇数层导电层。该第一重叠区域与该第二重叠区域不重叠，可以防止该第一外接电极130与该第二外接电极140之间出现短路现象。
在本申请实施例中，在叠层结构中的导电层中制备沟槽式电容器，重复使用多个参数一致的光刻和薄膜沉积步骤，降低叠层结构中的多层导电层对准精度要求，可以在维持较低加工成本的同时，提高堆叠的电容层数，进一步增加电容器的容值密度。
进一步地，在本申请实施例中，不需要多次光刻形成用于互联结构进行电连接的台阶结构，可以减少制备电容器所需的光刻次数，降低工艺难度，以及降低电容器制备成本。
需要说明的是，在该n层导电层中，奇数层导电层中的隔离沟槽在竖直方向上存在第一重叠区域，也可以理解为，奇数层导电层中的隔离沟槽在该半导体衬底110上的投影存在第一重叠区域。同理，偶数层导电层中的隔离沟槽在竖直方向上存在第二重叠区域，也可以理解为，偶数层导电层中的隔离沟槽在该半导体衬底110上的投影存在第二重叠区域。该第一重叠区域与该第二重叠区域不重叠，也可以理解为，奇数层导电层中的隔离沟槽在该半导体衬底110上的投影与偶数层导电层中的隔离沟槽在该半导体衬底110上的投影之间不存在重叠区域。
可选地，在该叠层结构120中，导电层中所设置的隔离沟槽可以为长和宽尺寸相差较大的沟槽，或者还可以是柱状(Pillar)或墙状(Wall)3D结构。这里横截面可以理解为与半导体衬底110表面平行的截面，而图1中则是沿着半导体衬底110纵向的截面。
在本申请实施例中，该n层导电层中相邻的两个导电层通过电介质层电隔离，以及m和n的具体数值可以根据实际需要灵活配置，只需满足该n层导电层中相邻两个导电层之间电隔离。
例如，在该半导体衬底110不参与形成电容器100的电极板的情况下，该叠层结构120中的第一层导电层可以直接设置在该半导体衬底110的上表面，即n＝m+1。
又例如，在该半导体衬底110参与形成电容器100的电极板的情况下，该叠层结构120中的第一层导电层与该半导体衬底110之间需要设置电介质层，以隔离该第一层导电层和该半导体衬底110，即n＝m。
应理解，本申请实施例中外接电极也可以称之为焊盘或者外接焊盘。
可选地，在本申请实施例中，该半导体衬底110可以为硅晶圆，包括单晶硅、多晶硅、不定形硅。该半导体衬底110也可以是别的半导体衬底，包括绝缘衬底上的硅(Silicon-On-Insulator，SOI)晶圆，碳化硅(SiC)、氮化镓(GaN)、砷化镓(GaAs)等III-V族元素的化合物半导体晶圆；或者是玻璃衬底；或者是有机聚合物衬底；或者表面包含外延层、氧化层、掺杂层、键合层的衬底。
需要注意的是，在本申请实施例中，该半导体衬底110的厚度也可以根据实际需要灵活设置，例如，在该半导体衬底110的厚度因太厚而不能满足需求时，可以对该半导体衬底110进行减薄处理。
可选地，该第一外接电极130和该第二外接电极140的材料可以是金属，例如铜、铝等。该第一外接电极130和该第二外接电极140还可以包含低电阻率的Ti，TiN，Ta，TaN层作为黏附层和/或阻挡层；还可能包含位于外接电极表面的一些金属层，例如Ni、Pd(钯)、Au、Sn(锡)、Ag，用于后续打线或焊接工艺。
可选地，本申请实施例中，该导电层包括以下中的至少一层：
重掺杂多晶硅层，碳层，铝层，铜层，钨层，钛层，钽层，铂层，镍层，钌层，铱层，铑层，氮化钽层，氮化钛层，氮化铝钛层，氮化硅钽层，氮化碳钽层。
也就是说，该叠层结构120中的导电层的材料可以是重掺杂多晶硅，碳，铝(Al)、钨(W)、铜(Cu)、钛(Ti)、钽(Ta)、铂(Pt)、钌(Ru)、铱(Ir)、铑(Rh)、镍(Ni)等金属，氮化钽(TaN)、氮化钛(TiN)、氮化铝钛(TiAlN)、氮化硅钽(TaSiN)、氮化碳钽(TaCN)等低电阻率化合物，或者上述材料的组合、叠层结构。具体导电材料和层厚可根据电容器的容值、频率特性、损耗等需求来调整。当然，该叠层结构120中的导电层还可以包括一些其他的导电材料，本申请实施例对此不作限定。
可选地，本申请实施例中，该电介质层包括以下中的至少一层：
硅的氧化物层，硅的氮化物层，硅的氮氧化物层，金属的氧化物层，金属的氮化物层和金属的氮氧化物层。
也就是说，该叠层结构120中的电介质层的材料可以是硅的氧化物，硅的氮化物，硅的氮氧化物，金属的氧化物，金属的氮化物，金属的氮氧化物。例如SiO2，SiN，SiON，或者高介电常数(high-k)材料，包括Al2O3，HfO2，ZrO2，TiO2，Y2O3，La2O3，HfSiO4，LaAlO3，SrTiO3，LaLuO3等。该叠层结构120中的电介质层可以是一层或包含多个叠层，可以是一种材料或多种材料的组合、混合。具体绝缘材料和层厚可根据电容器的容值、频率特性、损耗等需求来调整。当然，该叠层结构120中的电介质层还可以包括一些其他的绝缘材料，本申请实施例对此不作限定。
需要说明的是，在该叠层结构120中，该m层电介质层的顺序是：在半导体衬底110上，与半导体衬底110的距离从小到大的顺序。同理，该n层导电层的顺序是：在半导体衬底110上，与半导体衬底110的距离从小到大的顺序。
需要说明的是，该第一外接电极130通过第一导电通孔结构161电连接至该n层导电层中的所有奇数层导电层，以及该第二外接电极140通过第二导电通孔结构162电连接至该n层导电层中的所有偶数层导电层，从而可以避免多次光刻形成多个台阶结构，以及第一外接电极130和第二外接电极140通过多个台阶结构与导电层分别电连接，减少光刻步骤，降低制备电容器的成本。
进一步地，该第一外接电极130电连接至该n层导电层中的所有奇数层导电层，以及该第二外接电极140电连接至该n层导电层中的所有偶数层导电层，从而可以充分发挥叠层结构增加电容器的容值密度的效果。
作为一个示例，假设该电容器100包括叠层结构，记为叠层结构1，以及包括2个第一外接电极和2个第二外接电极，2个第一外接电极分别记为第一外接电极A和第一外接电极B，2个第二外接电极分别记为第二外接电极C和第二外接电极D，以及该叠层结构1包括5层导电层和4层电介质层，5层导电层依次分别记为导电层1、导电层2、导电层3、导电层4和导电层5，4层电介质层依次分别记为电介质层1、电介质层2、电介质层3和电介质层4。
具体地，该第一外接电极A电连接该导电层1、该导电层3和该导电层5，该第一外接电极B也电连接该导电层1、该导电层3和该导电层5，该第二外接电极C电连接该导电层2和该导电层4，该第二外接电极D也电连接该导电层2和该导电层4，则针对该第一外接电极A与该第二外接电极C对应的电容器，该导电层1与该导电层2形成电容器1，容值记为C1，该导电层2与该导电层3形成电容器2，容值记为C2，该导电层3与该导电层4形成电容器3，容值记为C3，该导电层4与该导电层5形成电容器4，容值记为C4，电容器1、电容器2、电容器3和电容器4并联，其等效电容i的容值记为Ci，则Ci＝C1+C2+C3+C4；则针对该第一外接电极B与该第二外接电极D对应的电容器，该导电层1与该导电层2形成电容器1，容值记为C1，该导电层2与该导电层3形成电容器2，容值记为C2，该导电层3与该导电层4形成电容器3，容值记为C3，该导电层4与该导电层5形成电容器4，容值记为C4，电容器1、电容器2、电容器3和电容器4并联，其等效电容j的容值记为Cj，则Cj＝C1+C2+C3+C4。当然，针对该第一外接电极A与该第二外接电极D对应的电容器也可以形成类似的串并联结构，针对该第一外接电极B与该第二外接电极C对应的电容器也可以形成类似的串并联结构，在此不再赘述。
在本申请实施例中，重复使用多个参数一致的光刻和薄膜沉积步骤来制备叠层结构120，例如，该叠层结构120中的所有奇数层导电层采用相同的刻蚀参数，该叠层结构120中的所有偶数层导电层采用相同的刻蚀参数，从而，降低了该叠层结构120中的多层导电层的对准精度要求。
可选地，在本申请实施例中，该n层导电层中不同的奇数层导电层上所形成的隔离沟槽的数量和/或尺寸相同；和/或，该n层导电层中不同的偶数层导电层上所形成的隔离沟槽的数量和/或尺寸相同。
例如，在该n层导电层中的所有奇数层导电层中，不同的导电层上设置的隔离沟槽在该半导体衬底110上的投影位置和/或投影面积相同；和/或，在该n层导电层中的所有奇数层导电层中，不同的导电层上设置的隔离沟槽的数量和/或尺寸相同。
可选地，在本申请实施例中，该n层导电层中不同的奇数层导电层上所形成的隔离沟槽在竖直方向上完全重叠；和/或，该n层导电层中不同的偶数层导电层上所形成的隔离沟槽在竖直方向上完全重叠。
例如，在该n层导电层中的所有偶数层导电层中，不同的导电层上设置的隔离沟槽在该半导体衬底110上的投影位置和/或投影面积相同；和/或，在该n层导电层中的所有偶数层导电层中，不同的导电层上设置的隔离沟槽的数量和/或尺寸相同。
可选地，在该n层导电层中的所有奇数层导电层中，不同的导电层上设置的隔离沟槽在竖直方向上完全重叠；和/或，在该n层导电层中的所有偶数层导电层中，不同的导电层上设置的隔离沟槽在竖直方向上完全重叠。
可选地，在该n层导电层中，奇数层导电层上设置的隔离沟槽的数量与偶数层导电层上设置的隔离沟槽的数量可以相同也可以不同。
例如，如图1所示，在该n层导电层中，奇数层导电层上设置的隔离沟槽的数量等于偶数层导电层上设置的隔离沟槽的数量。
可选地，在一个实施例中，n＝5，m＝5，即该叠层结构120可以包括5层导电层，例如图1中示出的第一层导电层1201、第二层导电层1202、第三层导电层1203、第四层导电层1204和第五层导电层1205，以及5层电介质层，例如图1中示出的第一层电介质层1211、第二层电介质层1212、第三层电介质层1213、第四层电介质层1214和第五层电介质层1215。该第一层电介质层1211设置于该半导体衬底110与该第一层导电层1201之间，该第二层电介质层1212设置于该第一层导电层1201与该第二层导电层1202之间，该第三层电介质层1213设置于该第二层导电层1202与该第三层导电层1203之间，该第四层电介质层1214设置于该第三层导电层1203与该第四层导电层1204之间，该第五层电介质层1215设置于该第四层导电层1204与该第五层导电层1205之间。具体地，如图1所示，该第一层导电层1201设置有第一隔离沟槽11，该第二层导电层1202设置有第二隔离沟槽12，该第三层导电层1203设置有第三隔离沟槽13，该第四层导电层1204设置有第四隔离沟槽14，该第五层导电层1205设置有第五隔离沟槽15。该第一隔离沟槽11、该第三隔离沟槽13和该第五隔离沟槽15在竖直方向上完全重叠，以及，该第一层导电层1201、该第三层导电层1203和该第五层导电层1205上所形成的隔离沟槽的数量和/或尺寸相同。同理，该第二隔离沟槽12和该第四隔离沟槽14在竖直方向上完全重叠，以及，该第二层导电层1202和该第四层导电层1204上所形成的隔离沟槽的数量和/或尺寸相同。如图1所示，奇数层导电层中设置的隔离沟槽与偶数层导电中设置的隔离沟槽错位分布。也即，奇数层导电层中的隔离沟槽在竖直方向上存在第一重叠区域，偶数层导电层中的隔离沟槽在竖直方向上存在第二重叠区域，该第一重叠区域与该第二重叠区域不重叠。
需要说明的是，该第一隔离沟槽11的侧视图和俯视图可以如图2所示，该第三隔离沟槽13和该第五隔离沟槽15与该第一隔离沟槽11类似。
可选地，在本申请实施例中，该n层导电层中的第i层导电层在第i隔离沟槽的周围设置有第i沟槽阵列，该n层导电层中的第i+1层导电层设置于该第i沟槽阵列内。
可选地，该第i沟槽阵列中的沟槽的尺寸小于该第i隔离沟槽的尺寸，和/或，该第i沟槽阵列中的沟槽的深度小于该第i隔离沟槽的深度。
例如，该第i沟槽阵列中的沟槽的尺寸可以为1μm，该第i隔离沟槽的尺寸可以为5μm，本申请对此不作限定。
可选地，在该n层导电层，不同的导电层上设置的沟槽阵列在该半导体衬底110上的投影位置和/或投影面积相同。
可选地，在该n层导电层中，不同的导电层上设置的沟槽阵列中沟槽的数量和/或尺寸相同。
可选地，在该n层导电层中，不同的导电层上所形成的沟槽阵列在竖直方向上完全重叠。
需要说明的是，在该n层导电层中设置的沟槽阵列中的沟槽的深宽可以根据实际需要灵活设置。优选地，该n层导电层中设置的沟槽阵列中的沟槽具有高深宽比(Highaspect ratio)。同一导电层中所设置的沟槽阵列和隔离沟槽可以在同一刻蚀步骤中形成。
需要说明的是，在该n层导电层中设置沟槽阵列，可以进一步增加该叠层结构120中所形成的电容器的容值。
可选地，在一个实施例中，n＝4，m＝4，即该叠层结构120可以包括4层导电层，例如图3中示出的第一层导电层1201、第二层导电层1202、第三层导电层1203和第四层导电层1204，以及4层电介质层，例如图3中示出的第一层电介质层1211、第二层电介质层1212、第三层电介质层1213和第四层电介质层1214。该第一层电介质层1211设置于该半导体衬底110与该第一层导电层1201之间，该第二层电介质层1212设置于该第一层导电层1201与该第二层导电层1202之间，该第三层电介质层1213设置于该第二层导电层1202与该第三层导电层1203之间，该第四层电介质层1214设置于该第三层导电层1203与该第四层导电层1204之间。具体地，如图3所示，该第一层导电层1201设置有第一隔离沟槽11和第一沟槽阵列21，该第二层导电层1202设置有第二隔离沟槽12和第二沟槽阵列22，该第三层导电层1203设置有第三隔离沟槽13和第三沟槽阵列23，该第四层导电层1204设置仅有第四隔离沟槽14。如图3所示，该第一沟槽阵列21中的沟槽的尺寸小于该第一隔离沟槽11的尺寸，该第一沟槽阵列21中的沟槽的深度小于该第一隔离沟槽11的深度；该第二沟槽阵列22中的沟槽的尺寸小于该第二隔离沟槽12的尺寸，该第二沟槽阵列22中的沟槽的深度小于该第二隔离沟槽12的深度；该第三沟槽阵列23中的沟槽的尺寸小于该第三隔离沟槽13的尺寸，该第三沟槽阵列23中的沟槽的深度小于该第三隔离沟槽13的深度。如图3所示，该第一沟槽阵列21、该第二沟槽阵列22和该第三沟槽阵列23在该半导体衬底110上的投影位置和/或投影面积相同；该第一沟槽阵列21、该第二沟槽阵列22和该第三沟槽阵列23这3个沟槽阵列中的沟槽的数量和/或尺寸相同。不同的导电层上所形成的沟槽阵列在竖直方向上可以完全重叠。
需要说明的是，该第一隔离沟槽11的侧视图和俯视图可以如上图2所示，该第三隔离沟槽13与该第一隔离沟11槽类似。
可选地，在本申请实施例中，该半导体衬底110由电阻率小于阈值的材料设置，或者，该半导体衬底110的表面设置有重掺杂的电阻率小于阈值的导电层或者导电区域。也即，该半导体衬底110导电，或者，该半导体衬底110中与该叠层结构120接触的区域导电。
需要说明的是，电阻率小于阈值的材料即可认为是导电材料。
例如，该半导体衬底110为重掺杂衬底，
又例如，也可以对该半导体衬底110进行掺杂，形成p++型或n++型的低电阻率导电层或导电区域。
再例如，在该半导体衬底110的表面沉积低电阻率导电材料，如用PVD或ALD工艺沉积TiN和/或TaN和/或Pt等金属，或者用CVD工艺，沉积重掺杂多晶硅、金属钨、碳材料。
需要说明的是，该半导体衬底110由电阻率小于阈值的材料形成即可认为该半导体衬底110为重掺杂低电阻率衬底；该半导体衬底110的表面形成有重掺杂的电阻率小于阈值的导电层即可认为该半导体衬底110的表面形成有重掺杂低电阻率导电层；该半导体衬底110的表面形成有重掺杂的电阻率小于阈值的导电区域即可认为该半导体衬底110的表面形成有重掺杂低电阻率导电区域。
可选地，在本申请实施例中，该第二外接电极140还通过该第二导电通孔结构162电连接至该半导体衬底110。
例如，如图4所示，该第二导电通孔结构162在贯穿该n层导电层中的奇数层导电层中的隔离沟槽之后，延伸进入该半导体衬底110，该第二外接电极140通过该第二导电通孔结构162电连接至该半导体衬底110和该n层导电层中的所有偶数层导电层；该第一导电通孔结构161在贯穿该n层导电层中的偶数层导电层中的隔离沟槽之后，延伸进入该叠层结构120中的第一层导电层中。
应理解，除了该第二导电通孔结构162的设置不同之外，图4和图1的其他设置相同，为了简洁，不再赘述。
可选地，在本申请实施例中，该电容器100还包括：刻蚀停止结构150，该刻蚀停止结构150设置于该半导体衬底110的上表面，以防止该第一导电通孔结构161与该半导体衬底110电连接。具体地，如图5所示，该第一导电通孔结构161在贯穿该叠层结构120之后，延伸至该刻蚀停止结构150的上表面。
需要说明的是，在该第一导电通孔结构161与该第二导电通孔结构162在同一刻蚀步骤中形成的情况下，该刻蚀停止结构150能够有效防止该第一导电通孔结构161与该半导体衬底110电连接。
可选地，该刻蚀停止结构150在该半导体衬底110上的投影大于或者等于该第二重叠区域。以确保该刻蚀停止结构150能够防止该第一导电通孔结构161与该半导体衬底110电连接。
应理解，该刻蚀停止结构150相对于叠层结构120中的导电层和电介质层更耐刻蚀，在刻蚀该第一导电通孔结构161时，可以将该第一导电通孔结构161的底部停留在该刻蚀停止结构150上。
可选地，该刻蚀停止结构150可以是化学气相淀积(Chemical Vapor Deposition，CVD)工艺沉积的氧化硅、氮化硅、含硅玻璃(未掺杂硅玻璃(Undoped Silicon Glass，USG)、硼硅玻璃(boro-silicate glass，BSG)、磷硅玻璃(phospho-silicateglass，PSG)、硼磷硅玻璃(boro-phospho-silicateglass，BPSG))；还可以是原子层沉积(Atomic layerdeposition，ALD)沉积的氧化铝；或者是喷涂、旋涂的旋转涂布玻璃(Spin on glass，SOG)、聚酰亚胺(Polyimide)等；还可以是上述材料的组合。
应理解，除了该第一导电通孔结构161和该刻蚀停止结构150的设置不同之外，图5和图4的其他设置相同，为了简洁，不再赘述。
可选地，在本申请实施例中，如图6所示，该半导体衬底110包括至少一个衬底沟槽30，该至少一个衬底沟槽30自该半导体衬底110的上表面向下进入该半导体衬底110，该n层导电层中的第一层导电层设置于该至少一个衬底沟槽内。
可选地，该至少一个衬底沟槽30中的沟槽数量与该n层导电层中的偶数层导电层中设置的隔离沟槽的数量相同；和/或，该至少一个衬底沟槽30中的沟槽尺寸与该n层导电层中的偶数层导电层中设置的隔离沟槽的尺寸相同。
可选地，该至少一个衬底沟槽30在该半导体衬底110上的投影大于或者等于该第二重叠区域。
应理解，除了未设置该至少一个衬底沟槽30之外，图6和图3的其他设置相同，为了简洁，不再赘述。
可选地，如图7所示，该半导体衬底110还包括设置于该至少一个衬底沟槽周围的衬底沟槽阵列，该衬底沟槽阵列自该半导体衬底110的上表面向下进入该半导体衬底110，该n层导电层中的第一层导电层设置于该衬底沟槽阵列内。
可选地，该衬底沟槽阵列40中的沟槽的尺寸小于该至少一个衬底沟槽30中的沟槽的尺寸，和/或，该衬底沟槽阵列40中的沟槽的深度小于该至少一个衬底沟槽30中的沟槽的深度。
应理解，除了未设置该衬底沟槽阵列40之外，图7和图6的其他设置相同，为了简洁，不再赘述。
可选地，在本申请实施例中，该电容器100还包括互联结构160，其中，该互联结构160包括至少一层绝缘层163、该第一导电通孔结构161和该第二导电通孔结构162。如图1至图7所示，该至少一层绝缘层163设置于该叠层结构120的上方，该第一导电通孔结构161和该第二导电通孔结构162贯穿该至少一层绝缘层163。
需要说明的是，该至少一层绝缘层163也可以称之为金属间介质层(IMD)或者层间介质层(ILD)。该第一导电通孔结构161和该第二导电通孔结构162也可以称之为导电通道。
可选地，该至少一层绝缘层163包覆该叠层结构120，以及该至少一层绝缘层163可以填充该叠层结构120上表面形成的空腔或者空隙，以提升电容器的结构完整性和机械稳定性。
可选地，该至少一层绝缘层163的材料可以是有机的聚合物材料，包括聚酰亚胺(Polyimide)，帕里纶(Parylene)，苯并环丁烯(BCB)等；也可以是一些无机材料，包括旋转涂布玻璃(Spin on glass，SOG)，未掺杂硅玻璃(Undoped Silicon Glass，USG)，硼硅玻璃(boro-silicate glass，BSG)，磷硅玻璃(phospho-silicateglass，PSG)，硼磷硅玻璃(boro-phospho-silicateglass，BPSG)，由四乙氧基硅烷(Tetraethyl Orthosilicate，TEOS)合成的硅氧化物，硅的氧化物、氮化物，陶瓷；还可以是上述材料的组合或者叠层。
可选地，该第一导电通孔结构161和该第二导电通孔结构162的材料可以由低电阻率导电材料构成，例如重掺杂多晶硅，钨，Ti，TiN，Ta，TaN。
应理解，该第一导电通孔结构161和该第二导电通孔结构162的形状和数量可以根据该电容器100的制作工艺具体确定，本申请实施例对此不作限定。
可选地，在一些实施例中，该至少一个第一外接电极130和该至少一个第二外接电极140设置于该叠层结构120的上方。可选地，该电容器100还包括：电极层，设置于该叠层结构120的上方，该电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域，该第一导电区域形成该第一外接电极130，该第二导电区域形成该第二外接电极140，具体如图1至图7所示。也即，该至少一个第一外接电极130和该至少一个第二外接电极140可以通过一次刻蚀形成，减少了刻蚀步骤。
具体地，如图1至图7所示，该电极层设置于该互联结构160的上方，该第一外接电极130通过该第一导电通孔结构161电连接至该叠层结构120中的奇数层导电层，该第二外接电极140通过该第二导电通孔结构162电连接至该叠层结构120中的偶数层导电层。
在本申请实施例中，在半导体衬底和导电层中分别制作沟槽式电容器，可以重复使用制作单个电容的工艺，降低多层导电层对准精度要求，能够在不增加工艺难度的情况下进一步提高电容器的容值密度。
以上描述了本申请实施例的电容器，下面描述本申请实施例的制备电容器的方法。本申请实施例的制备电容器的方法可以制备前述本申请实施例的电容器，下述实施例和前述实施例中的相关描述可以相互参考。
以下，结合图8，详细介绍本申请实施例的电容器的制作方法。
应理解，图8是本申请实施例的电容器的制作方法的示意性流程图，但这些步骤或操作仅是示例，本申请实施例还可以执行其他操作或者图8中的各个操作的变形。
图8示出了根据本申请实施例的电容器的制作方法200的示意性流程图。如图8所示，该电容器的制作方法200包括：
步骤210，在半导体衬底上方制备叠层结构，该叠层结构包括n层导电层和m层电介质层，该n层导电层和该m层电介质层形成导电层与电介质层彼此相邻的结构，该n层导电层中的第i层导电层中设置有至少一个第i隔离沟槽，该至少一个第i隔离沟槽将该第i层导电层分割为彼此电隔离的至少两个导电区域，该n层导电层中的第i+1层导电层设置于该第i层导电层的上方和该至少一个第i隔离沟槽内，奇数层导电层中的隔离沟槽在竖直方向上存在第一重叠区域，偶数层导电层中的隔离沟槽在竖直方向上存在第二重叠区域，该第一重叠区域与该第二重叠区域不重叠，m、n、i为正整数，且n≥2，1≤i≤n-1；
步骤220，制备至少一个第一外接电极和至少一个第二外接电极，其中，该第一外接电极通过第一导电通孔结构电连接至该n层导电层中的所有奇数层导电层，该第二外接电极通过第二导电通孔结构电连接至该n层导电层中的所有偶数层导电层，该第一导电通孔结构设置于该第二重叠区域内，该第二导电通孔结构设置于该第一重叠区域内。
可选地，该n层导电层中的第n层导电层中设置有至少一个第n隔离沟槽，该至少一个第n隔离沟槽将该第n层导电层分割为彼此电隔离的至少两个导电区域。
具体地，基于上述步骤210-220可以制备如图1至图7所示的电容器。
应理解，步骤210-220中所述的各材料层的上表面是指该材料层与半导体衬底上表面基本平行的表面，而各材料层的内表面是指位于沟槽内材料层的上表面，上表面和内表面可以视为一个整体。
可选地，该n层导电层中不同的奇数层导电层上所形成的隔离沟槽的数量和/或尺寸相同；和/或，该n层导电层中不同的偶数层导电层上所形成的隔离沟槽的数量和/或尺寸相同。
例如，在该n层导电层中的所有奇数层导电层中，不同的导电层上所形成的隔离沟槽的数量和/或尺寸相同；和/或，在该n层导电层中的所有偶数层导电层中，不同的导电层上所形成的隔离沟槽的数量和/或尺寸相同。
可选地，该n层导电层中不同的奇数层导电层上所形成的隔离沟槽在竖直方向上完全重叠；和/或，该n层导电层中不同的偶数层导电层上所形成的隔离沟槽在竖直方向上完全重叠。
例如，在该n层导电层中的所有奇数层导电层中，不同的导电层上所形成的隔离沟槽在竖直方向上完全重叠；和/或，在该n层导电层中的所有偶数层导电层中，不同的导电层上所形成的隔离沟槽在竖直方向上完全重叠。
也即，该n层导电层中的所有奇数层导电层可以采用相同的光刻和沉积工艺，该n层导电层中的所有偶数层导电层可以采用相同的光刻和沉积工艺，从而，可以降低工艺复杂度和加工成本。
可选地，该n层导电层中的第i层导电层在第i隔离沟槽的周围设置有第i沟槽阵列，该n层导电层中的第i+1层导电层设置于该第i沟槽阵列内。也即，该n层导电层中的第n层导电层中未设置沟槽阵列。
可选地，该第i沟槽阵列中的沟槽的尺寸小于该第i隔离沟槽的尺寸，和/或，该第i沟槽阵列中的沟槽的深度小于该第i隔离沟槽的深度。
例如，该第i沟槽阵列中的沟槽的尺寸可以为1μm，该第i隔离沟槽的尺寸可以为5μm，本申请对此不作限定。
需要说明的是，由于该第i隔离沟槽的尺寸较大，在同一刻蚀步骤中同时形成该第i隔离沟槽和该第i沟槽阵列时，该第i隔离沟槽的深度较该第i沟槽阵列更深。也即，该第i沟槽阵列未贯穿该第i层导电层。
可选地，在该n层导电层中，不同的导电层上所形成的沟槽阵列中沟槽的数量和/或尺寸相同。
可选地，在该n层导电层中，不同的导电层上所形成的沟槽阵列在竖直方向上完全重叠。
也即，可以采用相同的刻蚀参数，以使不同的导电层上所形成的沟槽阵列中沟槽的数量和/或尺寸相同。
当然，在该n层导电层中，不同的导电层上所形成的沟槽阵列中沟槽的数量和/或尺寸也可以不相同，例如，奇数层导电层上所形成的沟槽阵列中沟槽的数量和/或尺寸与偶数层导电层上所形成的沟槽阵列中沟槽的数量和/或尺寸不相同，本申请实施例对此并不限定。
可选地，该第二外接电极140还通过该第二导电通孔结构162电连接至该半导体衬底110。也即，该半导体衬底110导电，或者，该半导体衬底110中与该叠层结构120接触的区域导电。
可选地，该半导体衬底110由电阻率小于阈值的材料形成，或者，该半导体衬底110的表面形成有重掺杂的电阻率小于阈值的导电层或者导电区域。
需要说明的是，在该第二外接电极140通过该第二导电通孔结构162电连接至该半导体衬底110的情况下，该第二导电通孔结构162在贯穿该n层导电层中的奇数层导电层中的隔离沟槽之后，延伸进入该半导体衬底110，该第二外接电极140通过该第二导电通孔结构162电连接至该半导体衬底110和该n层导电层中的所有偶数层导电层；该第一导电通孔结构161在贯穿该n层导电层中的偶数层导电层中的隔离沟槽之后，延伸进入该叠层结构120中的第一层导电层中。
可选地，在本申请实施例中，该方法200还包括：
制备刻蚀停止结构150，该刻蚀停止结构150设置于该半导体衬底110的上表面，以防止该第一导电通孔结构161与该半导体衬底110电连接。
需要说明的是，在该第二外接电极140通过该第二导电通孔结构162电连接至该半导体衬底110的情况下，该刻蚀停止结构150可以防止该第一导电通孔结构161延伸进入该半导体衬底110。尤其是，在该第一导电通孔结构161与该第二导电通孔结构162在同一刻蚀步骤中形成的情况下，该刻蚀停止结构150能够有效防止该第一导电通孔结构161与该半导体衬底110电连接。
可选地，该刻蚀停止结构150在该半导体衬底110上的投影大于或者等于该第二重叠区域。以确保该刻蚀停止结构150能够防止该第一导电通孔结构161与该半导体衬底110电连接。
可选地，该方法200还包括：
在该半导体衬底110上制备至少一个衬底沟槽30，该至少一个衬底沟槽30自该半导体衬底110的上表面向下进入该半导体衬底110，该n层导电层中的第一层导电层设置于该至少一个衬底沟槽内。
需要说明的是，在该第二外接电极140通过该第二导电通孔结构162电连接至该半导体衬底110的情况下，该第一导电通孔结构161延伸进入该至少一个衬底沟槽30，从而，该至少一个衬底沟槽30可以防止该第一导电通孔结构161延伸进入该半导体衬底110。尤其是，在该第一导电通孔结构161与该第二导电通孔结构162在同一刻蚀步骤中形成的情况下，该至少一个衬底沟槽30能够有效防止该第一导电通孔结构161与该半导体衬底110电连接。
可选地，该至少一个衬底沟槽30中的沟槽数量与该n层导电层中的偶数层导电层中设置的隔离沟槽的数量相同；和/或，该至少一个衬底沟槽30中的沟槽尺寸与该n层导电层中的偶数层导电层中设置的隔离沟槽的尺寸相同。
可选地，该至少一个衬底沟槽30在该半导体衬底110上的投影大于或者等于该第二重叠区域。
可选地，该方法200还包括：
在该半导体衬底110上制备设置于该至少一个衬底沟槽30周围的衬底沟槽阵列40，该衬底沟槽阵列40自该半导体衬底110的上表面向下进入该半导体衬底110，该n层导电层中的第一层导电层设置于该衬底沟槽阵列40内。
可选地，该衬底沟槽阵列40中的沟槽的尺寸小于该至少一个衬底沟槽30中的沟槽的尺寸，和/或，该衬底沟槽阵列40中的沟槽的深度小于该至少一个衬底沟槽30中的沟槽的深度。
可选地，上述步骤220具体可以是：在该叠层结构120上方制备电极层，该电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域，该第一导电区域形成该第一外接电极130，该第二导电区域形成该第二外接电极140。
可选地，该方法200还包括：
制备互联结构160，该互联结构160包括至少一层绝缘层163、该第一导电通孔结构161和该第二导电通孔结构162，该至少一层绝缘层163设置于该叠层结构120的上方，该第一导电通孔结构161和该第二导电通孔结构162贯穿该至少一层绝缘层163。
可选地，在一个实施例中，假设m＝5，n＝5，即该叠层结构220包括：第一层导电层1201、第二层导电层1202、第三层导电层1203、第四层导电层1204和第五层导电层1205，以及第一层电介质层1211、第二层电介质层1212、第三层电介质层1213、第四层电介质层1214和第五层电介质层1215。在这一实施例中，上述步骤210和步骤220具体可以是如步骤1a至步骤1n(图9a-9n)所示的制备流程，以制备如图5所示的电容器100。当然，也可以制备如图1和图4所示的电容器100，其可以参考如步骤1a至步骤1n(图9a-9n)所示的电容器制备流程，为了简洁，在此不再赘述。
步骤1a，选取重掺杂单晶硅晶圆作为半导体衬底110，如图9a所示，即该半导体衬底110导电；
步骤1b，在如图9a所示的半导体衬底110的上表面沉积刻蚀停止层，并进行光刻处理，以形成刻蚀停止结构150，如图9b所示；
步骤1c，在该半导体衬底110和该刻蚀停止结构150的上表面沉积第一层电介质层1211，以及在该第一层电介质层1211的上表面沉积第一层导电层1201，如图9c所示；
步骤1d，利用光刻、纳米压印、激光直写等图形化技术在该第一层导电层1201的上表面形成图案A的掩模层，再利用刻蚀工艺在该第一层导电层1201上制备第一隔离沟槽11，该第一隔离沟槽11将该第一层导电层1201分割为彼此电隔离的两个导电区域，如图9d所示，该第一隔离沟槽11的俯视图可以如上图2所示；
步骤1e，首先，在该第一层导电层1201的上表面、该第一隔离沟槽11的侧壁和底部沉积第二层电介质层1212，该第二层电介质层1212与该第一层导电层1201共形，然后，在该第二层电介质层1212的上表面和内表面沉积第二层导电层1202，该第二层导电层1202将该第一隔离沟槽11填满，如图9e所示；
步骤1f，利用光刻、纳米压印、激光直写等图形化技术在该第二层导电层1202的上表面形成图案B的掩模层，再利用刻蚀工艺在该第二层导电层1202上制备第二隔离沟槽12，该第二隔离沟槽12将该第二层导电层1202分割为彼此电隔离的两个导电区域，如图9f所示；
步骤1g，首先，在该第二层导电层1202的上表面、该第一隔离沟槽12的侧壁和底部沉积第三层电介质层1213，该第三层电介质层1213与该第二层导电层1202共形，然后，在该第三层电介质层1213的上表面和内表面沉积第三层导电层1203，该第三层导电层1203将该第二隔离沟槽12填满，如图9g所示；
步骤1h，利用光刻、纳米压印、激光直写等图形化技术在该第三层导电层1203的上表面形成图案A的掩模层，再利用刻蚀工艺在该第三层导电层1203上制备第三隔离沟槽13，该第三隔离沟槽13将该第三层导电层1203分割为彼此电隔离的两个导电区域，如图9h所示；
步骤1i，首先，在该第三层导电层1203的上表面、该第三隔离沟槽13的侧壁和底部沉积第四层电介质层1214，该第四层电介质层1214与该第三层导电层1203共形，然后，在该第四层电介质层1214的上表面和内表面沉积第四层导电层1204，该第四层导电层1204将该第三隔离沟槽13填满，如图9i所示；
步骤1j，利用光刻、纳米压印、激光直写等图形化技术在该第四层导电层1204的上表面形成图案B的掩模层，再利用刻蚀工艺在该第四层导电层1204上制备第四隔离沟槽14，该第四隔离沟槽14将该第四层导电层1204分割为彼此电隔离的两个导电区域，如图9j所示；
步骤1k，首先，在该第四层导电层1204的上表面、该第四隔离沟槽14的侧壁和底部沉积第五层电介质层1215，该第五层电介质层1215与该第四层导电层1204共形，然后，在该第五层电介质层1215的上表面和内表面沉积第五层导电层1205，该第五层导电层1205将该第四隔离沟槽14填满，如图9k所示；
步骤1l，利用光刻、纳米压印、激光直写等图形化技术在该第五层导电层1205的上表面形成图案A的掩模层，再利用刻蚀工艺在该第五层导电层1205上制备第五隔离沟槽15，该第五隔离沟槽15将该第五层导电层1205分割为彼此电隔离的两个导电区域，如图9l所示；
步骤1m，在该第五层导电层1205的上表面和该第五隔离沟槽15内沉积绝缘层163，如图9m所示，利用刻蚀工艺和沉积工艺制备第一导电通孔结构161和第二导电通孔结构162，该第一导电通孔结构161贯穿该第二隔离沟槽12和该第四隔离沟槽14，并延伸至该刻蚀停止结构150的上表面，该第二导电通孔结构162贯穿该第一隔离沟槽11、该第三隔离沟槽13和该第五隔离沟槽15，并延伸进入该半导体衬底110，从而制备互联结构160，如图9n所示；
步骤1n，在该互联结构160的上方制备第一外接电极130和第二外接电极140，其中，该第一外接电极130通过第一导电通孔结构161电连接至该n层导电层中的所有奇数层导电层，该第二外接电极140通过第二导电通孔结构162电连接至该半导体衬底110和该n层导电层中的所有偶数层导电层，如图5所示。
可选地，在一个实施例中，假设m＝4，n＝4，即该叠层结构220包括：第一层导电层1201、第二层导电层1202、第三层导电层1203和第四层导电层1204，以及第一层电介质层1211、第二层电介质层1212、第三层电介质层1213和第四层电介质层1214。在这一实施例中，上述步骤210和步骤220具体可以是如步骤2a至步骤2l(图10a-101)所示的制备流程，以制备如图7所示的电容器100。当然，也可以制备如图3和图6所示的电容器100，其可以参考如步骤2a至步骤2l(图10a-101)所示的电容器制备流程，为了简洁，在此不再赘述。
步骤2a，选取高阻硅晶圆作为半导体衬底110，如图10a所示；
步骤2b，在如图10a所示的半导体衬底110的上表面旋涂一层光刻胶，曝光、显影之后，利用干法刻蚀制作衬底沟槽30和衬底沟槽阵列40，利用高温扩散工艺，在衬底沟槽30内壁、衬底沟槽阵列40内壁和半导体衬底110上表面形成重掺杂导电区域，如图10b所示；
步骤2c，在该半导体衬底110上表面、该衬底沟槽30和该衬底沟槽阵列40内沉积第一层电介质层1211，以及在该第一层电介质层1211的上表面沉积第一层导电层1201，该第一层电介质层1211与该半导体衬底110共形，该第一层导电层1201将该衬底沟槽30和该衬底沟槽阵列40填满，如图10c所示；
步骤2d，利用光刻、纳米压印、激光直写等图形化技术在该第一层导电层1201的上表面形成图案A的掩模层，再利用刻蚀工艺在该第一层导电层1201上制备第一隔离沟槽11和第一沟槽阵列21，该第一隔离沟槽11将该第一层导电层1201分割为彼此电隔离的两个导电区域，该第一沟槽阵列21中的沟槽的尺寸小于该第一隔离沟槽11的尺寸，该第一沟槽阵列21中的沟槽的深度小于该第一隔离沟槽11的深度，如图10d所示，该第一隔离沟槽11的俯视图可以如上图2所示；
步骤2e，首先，在该第一层导电层1201的上表面、该第一隔离沟槽11的侧壁和底部、该第一沟槽阵列21的侧壁和底部沉积第二层电介质层1212，该第二层电介质层1212与该第一层导电层1201共形，然后，在该第二层电介质层1212的上表面和内表面沉积第二层导电层1202，该第二层导电层1202将该第一隔离沟槽11和该第一沟槽阵列21填满，如图10e所示；
步骤2f，利用光刻、纳米压印、激光直写等图形化技术在该第二层导电层1202的上表面形成图案B的掩模层，再利用刻蚀工艺在该第二层导电层1202上制备第二隔离沟槽12和第二沟槽阵列22，该第二隔离沟槽12将该第二层导电层1202分割为彼此电隔离的两个导电区域，该第二沟槽阵列22中的沟槽的尺寸小于该第二隔离沟槽12的尺寸，该第二沟槽阵列22中的沟槽的深度小于该第二隔离沟槽12的深度，如图10f所示；
步骤2g，首先，在该第二层导电层1202的上表面、该第一隔离沟槽12的侧壁和底部、该第二沟槽阵列22的侧壁和底部沉积第三层电介质层1213，该第三层电介质层1213与该第二层导电层1202共形，然后，在该第三层电介质层1213的上表面和内表面沉积第三层导电层1203，该第三层导电层1203将该第二隔离沟槽12和该第二沟槽阵列22填满，如图10g所示；
步骤2h，利用光刻、纳米压印、激光直写等图形化技术在该第三层导电层1203的上表面形成图案A的掩模层，再利用刻蚀工艺在该第三层导电层1203上制备第三隔离沟槽13和第三沟槽阵列23，该第三隔离沟槽13将该第三层导电层1203分割为彼此电隔离的两个导电区域，该第三沟槽阵列23中的沟槽的尺寸小于该第三隔离沟槽13的尺寸，该第三沟槽阵列23中的沟槽的深度小于该第三隔离沟槽13的深度，如图10h所示；
步骤2i，首先，在该第三层导电层1203的上表面、该第三隔离沟槽13的侧壁和底部、该第二沟槽阵列22的侧壁和底部沉积第四层电介质层1214，该第四层电介质层1214与该第三层导电层1203共形，然后，在该第四层电介质层1214的上表面和内表面沉积第四层导电层1204，该第四层导电层1204将该第三隔离沟槽13和该第三沟槽阵列23填满，如图10i所示；
步骤2j，利用光刻、纳米压印、激光直写等图形化技术在该第四层导电层1204的上表面形成图案C的掩模层，该图案C与图案B相比仅少了沟槽阵列相关图案，再利用刻蚀工艺在该第四层导电层1204上制备第四隔离沟槽14，该第四隔离沟槽14将该第四层导电层1204分割为彼此电隔离的两个导电区域，如图10j所示；
步骤2k，在该第四层导电层1204的上表面和该第四隔离沟槽14内沉积绝缘层163，如图10k所示，利用刻蚀工艺和沉积工艺制备第一导电通孔结构161和第二导电通孔结构162，该第一导电通孔结构161贯穿该第二隔离沟槽12和该第四隔离沟槽14，并延伸进入该衬底沟槽30内，该第二导电通孔结构162贯穿该第一隔离沟槽11和该第三隔离沟槽13，并延伸进入该半导体衬底110上扩散形成的重掺杂导电区域，从而制备互联结构160，如图10l所示；
步骤2l，在该互联结构160的上方制备第一外接电极130和第二外接电极140，其中，该第一外接电极130通过第一导电通孔结构161电连接至该n层导电层中的所有奇数层导电层，该第二外接电极140通过第二导电通孔结构162电连接至该半导体衬底110和该n层导电层中的所有偶数层导电层，如图7所示。
因此，在本申请实施例提供的电容器的制作方法中，在叠层结构中的导电层中制备沟槽式电容器，重复使用多个参数一致的光刻和薄膜沉积步骤，降低叠层结构中的多层导电层对准精度要求，可以在维持较低加工成本的同时，提高堆叠的电容层数，进一步增加电容器的容值密度。
进一步地，在本申请实施例中，不需要多次光刻形成用于互联结构进行电连接的台阶结构，可以减少制备电容器所需的光刻次数，降低工艺难度，以及降低电容器制备成本。
下面结合两个具体地实施例对本申请的电容器的制作方法作进一步说明。为了便于理解，在实施例一中制作如图5所示的电容器。当然，利用该实施例一中的电容器的制作方法还可以制作如图1和图4所示的电容器，只是在叠层结构、半导体衬底的设置等部分有所区别，为了简洁，在此不再赘述。在实施例二中制作如图7所示的电容器。当然，利用该实施例二中的电容器的制作方法还可以制作如图3和图6所示的电容器，只是在叠层结构、半导体衬底的设置等部分有所区别，为了简洁，在此不再赘述。
实施例一
步骤一：选取重掺杂单晶硅晶圆作为衬底。
步骤二：在衬底表面沉积一层碳化硅(SiC)作为刻蚀停止层，并进行光刻处理，以形成刻蚀停止结构。
步骤三：先用低压力化学气相沉积法(Low Pressure Chemical VaporDeposition，LPCVD)工艺，在衬底表面沉积一层氮氧化硅(SiON)作为第一电介质层。接着，用LPCVD工艺沉积一层重掺杂多晶硅作为第一导电层。
步骤四：在第一导电层表面旋涂一层光刻胶，曝光显影之后，利用干法刻蚀制作第一隔离沟槽。该第一隔离沟槽将第一导电层分割成电隔离的两个区域。
步骤五：在第一导电层表面和第一隔离沟槽侧壁、底部沉积一层SiON作为第二电介质层。接着，用LPCVD工艺沉积一层重掺杂多晶硅作为第二导电层，第二导电层将第一隔离沟槽填满。
步骤六：在第二导电层表面旋涂一层光刻胶，曝光显影之后，利用干法刻蚀制作第二隔离沟槽。第二隔离沟槽与步骤二形成的刻蚀停止结构对准。
步骤七：多次重复步骤三至步骤六。
步骤八：利用等离子体增强化学的气相沉积法(Plasma Enhanced ChemicalVapor Deposition，PECVD)工艺，在第n导电层表面沉积一层氧化硅作为金属间介质层。
步骤九：在金属间介质层表面旋涂一层光刻胶，曝光显影之后，利用干法刻蚀制作两个导通孔。其中一个导通孔，穿透编号为奇数的隔离沟槽，深度到达衬底；另一个导通孔，穿透编号为偶数的隔离沟槽，深度停在刻蚀停止结构。
步骤十：先利用金属有机化学气相沉积法(Metal-organic Chemical VaporDeposition，MOCVD)工艺，将导通孔填满金属钨，形成垂直的导电通道。接着用化学机械研磨(CMP)工艺去除表面多余的钨。然后物理气相沉积(Physical Vapor Deposition，PVD)一层Ti/TiN，一层Al，最后光刻形成两个电极。
实施例二
步骤一：选取高阻硅晶圆作为衬底。
步骤二：在晶圆表面旋涂一层光刻胶，曝光、显影之后，利用干法刻蚀制作衬底沟槽和衬底沟槽阵列。其中，由于衬底沟槽比衬底沟槽阵列的开口尺寸大，在干法刻蚀同时形成两种尺寸的沟槽时，衬底沟槽的深度较衬底沟槽阵列更深。制作完沟槽后，在沟槽内沉积硼硅玻璃(boro-silicate glass，BSG)，利用高温扩散工艺，在衬底沟槽和衬底沟槽阵列内壁及衬底表面形成重掺杂导电区。最后去除BGS。
步骤三：先利用原子层沉积(Atomic layer deposition，ALD)工艺沉积一层Al2O3作为第一电介质层，接着利用LPCVD工艺沉积一层厚的重掺杂多晶硅将衬底沟槽和衬底沟槽阵列填满，作为第一导电层。
步骤四：在第一导电层表面旋涂一层光刻胶，曝光、显影之后，利用干法刻蚀制作第一隔离沟槽和第一沟槽阵列。其中，第一隔离沟槽的深度到达第一电介质层，将第一导电层分隔成两个电隔离区域；第一沟槽阵列位于第一导电层内部。
步骤五：先利用ALD工艺沉积一层Al2O3作为第二电介质层，接着利用LPCVD工艺沉积一层厚的重掺杂多晶硅将第一隔离沟槽和第一沟槽阵列填满，作为第二导电层。
步骤六：在第二导电层表面旋涂一层光刻胶，曝光、显影之后，利用干法刻蚀制作第二隔离沟槽和第二沟槽阵列。其中，第二隔离沟槽的深度到达第二电介质层；第二沟槽阵列位于第二导电层内部。
步骤七：重复步骤三至步骤六，依次制作第三电介质层、第三导电层、第三隔离沟槽、第三沟槽阵列。
步骤八：先利用ALD工艺沉积一层Al2O3作为第4电介质层，接着利用LPCVD工艺沉积一层厚的重掺杂多晶硅将第三隔离沟槽和第三沟槽阵列填满，作为第四导电层。
步骤九：利用光刻和刻蚀工艺，在第四导电层上形成第四隔离沟槽，沟槽深度到达第四电介质层。
步骤十：利用PECVD工艺，在第四导电层表面沉积一层氧化硅作为金属间介质层。
步骤十一：在金属间介质层表面旋涂一层光刻胶，曝光显影之后，利用干法刻蚀制作两个导通孔。其中一个导通孔，垂直穿透编号为奇数的隔离沟槽，深度到达填充了第一导电层的衬底沟槽；另一个导通孔，穿透编号为偶数的隔离沟槽，深度到达衬底上扩散形成的重掺杂导电区。
步骤十二：先利用MOCVD工艺，将导通孔填满金属钨，形成垂直的导电通道。接着用CMP工艺去除表面多余的钨。然后PVD一层Ti/TiN，一层Al，最后光刻形成两个电极。
本领域普通技术人员可以意识到，以上结合附图详细描述了本申请的优选实施方式，但是，本申请并不限于上述实施方式中的具体细节，在本申请的技术构思范围内，可以对本申请的技术方案进行多种简单变型，这些简单变型均属于本申请的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本申请对各种可能的组合方式不再另行说明。
此外，本申请的各种不同的实施方式之间也可以进行任意组合，只要其不违背本申请的思想，其同样应当视为本申请所申请的内容。

Claims (38)

1.一种电容器，其特征在于，所述电容器包括：
半导体衬底；
叠层结构，设置于所述半导体衬底的上方，包括n层导电层和m层电介质层，所述n层导电层和所述m层电介质层形成导电层与电介质层彼此相邻的结构，所述n层导电层中的第i层导电层中设置有至少一个第i隔离沟槽，所述至少一个第i隔离沟槽将所述第i层导电层分割为彼此电隔离的至少两个导电区域，所述n层导电层中的第i+1层导电层设置于所述第i层导电层的上方和所述至少一个第i隔离沟槽内，奇数层导电层中的隔离沟槽在竖直方向上存在第一重叠区域，偶数层导电层中的隔离沟槽在竖直方向上存在第二重叠区域，所述第一重叠区域与所述第二重叠区域不重叠，m、n、i为正整数，且n≥2，1≤i≤n-1；
至少一个第一外接电极，所述第一外接电极通过第一导电通孔结构电连接至所述n层导电层中的所有奇数层导电层，所述第一导电通孔结构设置于所述第二重叠区域内；
至少一个第二外接电极，所述第二外接电极通过第二导电通孔结构电连接至所述n层导电层中的所有偶数层导电层，所述第二导电通孔结构设置于所述第一重叠区域内；
所述电容器还包括：电极层，设置于所述叠层结构的上方，所述电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域，所述第一导电区域形成所述第一外接电极，所述第二导电区域形成所述第二外接电极。
2.根据权利要求1所述的电容器，其特征在于，所述n层导电层中的第n层导电层中设置有至少一个第n隔离沟槽，所述至少一个第n隔离沟槽将所述第n层导电层分割为彼此电隔离的至少两个导电区域。
3.根据权利要求1所述的电容器，其特征在于，
所述n层导电层中不同的奇数层导电层上所形成的隔离沟槽的数量和/或尺寸相同；和/或，
所述n层导电层中不同的偶数层导电层上所形成的隔离沟槽的数量和/或尺寸相同。
4.根据权利要求1所述的电容器，其特征在于，
所述n层导电层中不同的奇数层导电层上所形成的隔离沟槽在竖直方向上完全重叠；和/或，
所述n层导电层中不同的偶数层导电层上所形成的隔离沟槽在竖直方向上完全重叠。
5.根据权利要求1所述的电容器，其特征在于，所述n层导电层中的第i层导电层在第i隔离沟槽的周围设置有第i沟槽阵列，所述n层导电层中的第i+1层导电层设置于所述第i沟槽阵列内。
6.根据权利要求5所述的电容器，其特征在于，所述第i沟槽阵列中的沟槽的尺寸小于所述第i隔离沟槽的尺寸，和/或，所述第i沟槽阵列中的沟槽的深度小于所述第i隔离沟槽的深度。
7.根据权利要求5所述的电容器，其特征在于，在所述n层导电层中，不同的导电层上所形成的沟槽阵列中沟槽的数量和/或尺寸相同。
8.根据权利要求5所述的电容器，其特征在于，在所述n层导电层中，不同的导电层上所形成的沟槽阵列在竖直方向上完全重叠。
9.根据权利要求1所述的电容器，其特征在于，所述第二外接电极还通过所述第二导电通孔结构电连接至所述半导体衬底。
10.根据权利要求9所述的电容器，其特征在于，所述半导体衬底由电阻率小于阈值的材料形成，或者，所述半导体衬底的表面形成有重掺杂的电阻率小于阈值的导电层或者导电区域。
11.根据权利要求9所述的电容器，其特征在于，所述电容器还包括：刻蚀停止结构，设置于所述半导体衬底的上表面，以防止所述第一导电通孔结构与所述半导体衬底电连接。
12.根据权利要求11所述的电容器，其特征在于，所述刻蚀停止结构在所述半导体衬底上的投影大于或者等于所述第二重叠区域。
13.根据权利要求1所述的电容器，其特征在于，所述半导体衬底包括至少一个衬底沟槽，所述至少一个衬底沟槽自所述半导体衬底的上表面向下进入所述半导体衬底，所述n层导电层中的第一层导电层设置于所述至少一个衬底沟槽内。
14.根据权利要求13所述的电容器，其特征在于，
所述至少一个衬底沟槽中的沟槽数量与所述n层导电层中的偶数层导电层中设置的隔离沟槽的数量相同；和/或，
所述至少一个衬底沟槽中的沟槽尺寸与所述n层导电层中的偶数层导电层中设置的隔离沟槽的尺寸相同。
15.根据权利要求13所述的电容器，其特征在于，所述至少一个衬底沟槽在所述半导体衬底上的投影大于或者等于所述第二重叠区域。
16.根据权利要求13所述的电容器，其特征在于，所述半导体衬底还包括设置于所述至少一个衬底沟槽周围的衬底沟槽阵列，所述衬底沟槽阵列自所述半导体衬底的上表面向下进入所述半导体衬底，所述n层导电层中的第一层导电层设置于所述衬底沟槽阵列内。
17.根据权利要求16所述的电容器，其特征在于，所述衬底沟槽阵列中的沟槽的尺寸小于所述至少一个衬底沟槽中的沟槽的尺寸，和/或，所述衬底沟槽阵列中的沟槽的深度小于所述至少一个衬底沟槽中的沟槽的深度。
18.根据权利要求1所述的电容器，其特征在于，所述电容器还包括：互联结构，包括至少一层绝缘层、所述第一导电通孔结构和所述第二导电通孔结构，所述至少一层绝缘层设置于所述叠层结构的上方，所述第一导电通孔结构和所述第二导电通孔结构贯穿所述至少一层绝缘层。
19.根据权利要求1至18中任一项所述的电容器，其特征在于，所述导电层包括以下中的至少一层：
重掺杂多晶硅层，碳层，铝层，铜层，钨层，钛层，钽层，铂层，镍层，钌层，铱层，铑层，氮化钽层，氮化钛层，氮化铝钛层，氮化硅钽层，氮化碳钽层。
20.根据权利要求1至18中任一项所述的电容器，其特征在于，所述电介质层包括以下中的至少一层：
硅的氧化物层，硅的氮化物层，硅的氮氧化物层，金属的氧化物层，金属的氮化物层，金属的氮氧化物层。
21.一种电容器的制作方法，其特征在于，包括：
在半导体衬底上方制备叠层结构，所述叠层结构包括n层导电层和m层电介质层，所述n层导电层和所述m层电介质层形成导电层与电介质层彼此相邻的结构，所述n层导电层中的第i层导电层中设置有至少一个第i隔离沟槽，所述至少一个第i隔离沟槽将所述第i层导电层分割为彼此电隔离的至少两个导电区域，所述n层导电层中的第i+1层导电层设置于所述第i层导电层的上方和所述至少一个第i隔离沟槽内，奇数层导电层中的隔离沟槽在竖直方向上存在第一重叠区域，偶数层导电层中的隔离沟槽在竖直方向上存在第二重叠区域，所述第一重叠区域与所述第二重叠区域不重叠，m、n、i为正整数，且n≥2，1≤i≤n-1；
制备至少一个第一外接电极和至少一个第二外接电极，其中，所述第一外接电极通过第一导电通孔结构电连接至所述n层导电层中的所有奇数层导电层，所述第二外接电极通过第二导电通孔结构电连接至所述n层导电层中的所有偶数层导电层，所述第一导电通孔结构设置于所述第二重叠区域内，所述第二导电通孔结构设置于所述第一重叠区域内；
所述制备至少一个第一外接电极和至少一个第二外接电极，包括：
在所述叠层结构上方制备电极层，所述电极层包括相互分离的至少一个第一导电区域和至少一个第二导电区域，所述第一导电区域形成所述第一外接电极，所述第二导电区域形成所述第二外接电极。
22.根据权利要求21所述的方法，其特征在于，所述n层导电层中的第n层导电层中设置有至少一个第n隔离沟槽，所述至少一个第n隔离沟槽将所述第n层导电层分割为彼此电隔离的至少两个导电区域。
23.根据权利要求21所述的方法，其特征在于，
所述n层导电层中不同的奇数层导电层上所形成的隔离沟槽的数量和/或尺寸相同；和/或，
所述n层导电层中不同的偶数层导电层上所形成的隔离沟槽的数量和/或尺寸相同。
24.根据权利要求21所述的方法，其特征在于，
所述n层导电层中不同的奇数层导电层上所形成的隔离沟槽在竖直方向上完全重叠；和/或，
所述n层导电层中不同的偶数层导电层上所形成的隔离沟槽在竖直方向上完全重叠。
25.根据权利要求21所述的方法，其特征在于，所述n层导电层中的第i层导电层在第i隔离沟槽的周围设置有第i沟槽阵列，所述n层导电层中的第i+1层导电层设置于所述第i沟槽阵列内。
26.根据权利要求25所述的方法，其特征在于，所述第i沟槽阵列中的沟槽的尺寸小于所述第i隔离沟槽的尺寸，和/或，所述第i沟槽阵列中的沟槽的深度小于所述第i隔离沟槽的深度。
27.根据权利要求25所述的方法，其特征在于，在所述n层导电层中，不同的导电层上所形成的沟槽阵列中沟槽的数量和/或尺寸相同。
28.根据权利要求25所述的方法，其特征在于，在所述n层导电层中，不同的导电层上所形成的沟槽阵列在竖直方向上完全重叠。
29.根据权利要求21所述的方法，其特征在于，所述第二外接电极还通过所述第二导电通孔结构电连接至所述半导体衬底。
30.根据权利要求29所述的方法，其特征在于，所述半导体衬底由电阻率小于阈值的材料形成，或者，所述半导体衬底的表面形成有重掺杂的电阻率小于阈值的导电层或者导电区域。
31.根据权利要求29所述的方法，其特征在于，所述方法还包括：
制备刻蚀停止结构，所述刻蚀停止结构设置于所述半导体衬底的上表面，以防止所述第一导电通孔结构与所述半导体衬底电连接。
32.根据权利要求31所述的方法，其特征在于，所述刻蚀停止结构在所述半导体衬底上的投影大于或者等于所述第二重叠区域。
33.根据权利要求21所述的方法，其特征在于，所述方法还包括：
在所述半导体衬底上制备至少一个衬底沟槽，所述至少一个衬底沟槽自所述半导体衬底的上表面向下进入所述半导体衬底，所述n层导电层中的第一层导电层设置于所述至少一个衬底沟槽内。
34.根据权利要求33所述的方法，其特征在于，
所述至少一个衬底沟槽中的沟槽数量与所述n层导电层中的偶数层导电层中设置的隔离沟槽的数量相同；和/或，
所述至少一个衬底沟槽中的沟槽尺寸与所述n层导电层中的偶数层导电层中设置的隔离沟槽的尺寸相同。
35.根据权利要求33所述的方法，其特征在于，所述至少一个衬底沟槽在所述半导体衬底上的投影大于或者等于所述第二重叠区域。
36.根据权利要求33所述的方法，其特征在于，所述方法还包括：
在所述半导体衬底上制备设置于所述至少一个衬底沟槽周围的衬底沟槽阵列，所述衬底沟槽阵列自所述半导体衬底的上表面向下进入所述半导体衬底，所述n层导电层中的第一层导电层设置于所述衬底沟槽阵列内。
37.根据权利要求36所述的方法，其特征在于，所述衬底沟槽阵列中的沟槽的尺寸小于所述至少一个衬底沟槽中的沟槽的尺寸，和/或，所述衬底沟槽阵列中的沟槽的深度小于所述至少一个衬底沟槽中的沟槽的深度。
38.根据权利要求21至37中任一项所述的方法，其特征在于，所述方法还包括：
制备互联结构，所述互联结构包括至少一层绝缘层、所述第一导电通孔结构和所述第二导电通孔结构，所述至少一层绝缘层设置于所述叠层结构的上方，所述第一导电通孔结构和所述第二导电通孔结构贯穿所述至少一层绝缘层。
CN201980001402.4A 2019-08-02 2019-08-02 电容器及其制作方法 Active CN112602191B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/099100 WO2021022416A1 (zh) 2019-08-02 2019-08-02 电容器及其制作方法

Publications (2)

Publication Number Publication Date
CN112602191A CN112602191A (zh) 2021-04-02
CN112602191B true CN112602191B (zh) 2022-12-23

Family

ID=74260567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980001402.4A Active CN112602191B (zh) 2019-08-02 2019-08-02 电容器及其制作方法

Country Status (4)

Country Link
US (1) US11362173B2 (zh)
EP (1) EP3800663B1 (zh)
CN (1) CN112602191B (zh)
WO (1) WO2021022416A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113224237B (zh) * 2020-02-05 2022-07-29 联芯集成电路制造(厦门)有限公司 电容器结构的制作方法
US11950430B2 (en) * 2020-10-30 2024-04-02 Ferroelectric Memory Gmbh Memory cell, capacitive memory structure, and methods thereof
US11848352B2 (en) 2021-02-22 2023-12-19 Taiwan Semiconductor Manufacturing Company Limited Metal-insulator-metal capacitors and methods of forming the same
US20230059848A1 (en) * 2021-08-19 2023-02-23 Texas Instruments Incorporated Through wafer trench isolation
US11735583B2 (en) * 2021-09-07 2023-08-22 Nxp B.V. Integrated isolator incorporating trench capacitor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050805A (ja) * 2003-07-14 2005-02-24 Ngk Spark Plug Co Ltd 導体用ペースト並びにそれを用いた積層セラミックコンデンサ及び配線基板
CN102456750A (zh) * 2010-10-15 2012-05-16 台湾积体电路制造股份有限公司 用于提高电容器容量和兼容性的方法和装置
CN102969313A (zh) * 2011-08-30 2013-03-13 爱思开海力士有限公司 半导体器件及其制造方法
CN106170858A (zh) * 2014-03-25 2016-11-30 Ipdia公司 电容器结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090141426A1 (en) * 2007-11-29 2009-06-04 Cheol-Seong Hwang Thin film multi-layered ceramic capacitor and method of fabricating the same
TWI400731B (zh) * 2008-08-29 2013-07-01 Ind Tech Res Inst 電容元件及其製造方法
US20100224960A1 (en) * 2009-03-04 2010-09-09 Kevin John Fischer Embedded capacitor device and methods of fabrication
US8492818B2 (en) * 2010-09-14 2013-07-23 International Business Machines Corporation High capacitance trench capacitor
JP5141740B2 (ja) * 2010-10-04 2013-02-13 株式会社デンソー 半導体装置およびその製造方法
US9159723B2 (en) * 2013-09-16 2015-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device and semiconductor device
US9105759B2 (en) * 2013-11-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitive device and method of making the same
US10043863B2 (en) * 2017-01-06 2018-08-07 International Business Machines Corporation Grated MIM capacitor to improve capacitance
KR20200128315A (ko) * 2019-05-03 2020-11-12 삼성전자주식회사 반도체 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050805A (ja) * 2003-07-14 2005-02-24 Ngk Spark Plug Co Ltd 導体用ペースト並びにそれを用いた積層セラミックコンデンサ及び配線基板
CN102456750A (zh) * 2010-10-15 2012-05-16 台湾积体电路制造股份有限公司 用于提高电容器容量和兼容性的方法和装置
CN102969313A (zh) * 2011-08-30 2013-03-13 爱思开海力士有限公司 半导体器件及其制造方法
CN106170858A (zh) * 2014-03-25 2016-11-30 Ipdia公司 电容器结构

Also Published As

Publication number Publication date
US11362173B2 (en) 2022-06-14
EP3800663A1 (en) 2021-04-07
WO2021022416A1 (zh) 2021-02-11
EP3800663A4 (en) 2021-11-24
EP3800663B1 (en) 2023-09-27
US20210036100A1 (en) 2021-02-04
CN112602191A (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
CN112602191B (zh) 电容器及其制作方法
WO2021051285A1 (zh) 电容器及其制作方法
US11615921B2 (en) Capacitor and manufacturing method therefor
CN112119476B (zh) 电容器及其制作方法
US11063113B2 (en) Capacitor and method for fabricating the same
CN113748527B (zh) 电容器及其制作方法
US11362171B2 (en) Capacitor and manufacturing method therefor
US11276750B2 (en) Capacitor and method for fabricating the same
WO2021138839A1 (zh) 电容器及其制作方法
CN111630663B (zh) 电容器及其制作方法
CN112189257A (zh) 电容器及其制作方法
CN211208251U (zh) 电容器
CN113748508B (zh) 电容器、电容结构、电容器的制作方法
CN211929311U (zh) 电容器
WO2021196018A1 (zh) 电容器及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant