CN112583389A - 栅极驱动器电路以及驱动晶体管的方法 - Google Patents

栅极驱动器电路以及驱动晶体管的方法 Download PDF

Info

Publication number
CN112583389A
CN112583389A CN202011015363.4A CN202011015363A CN112583389A CN 112583389 A CN112583389 A CN 112583389A CN 202011015363 A CN202011015363 A CN 202011015363A CN 112583389 A CN112583389 A CN 112583389A
Authority
CN
China
Prior art keywords
gate
voltage
switch
supply voltage
gate driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011015363.4A
Other languages
English (en)
Inventor
沃尔夫冈·弗兰克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN112583389A publication Critical patent/CN112583389A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Power Conversion In General (AREA)

Abstract

本申请公开了栅极驱动器电路以及驱动晶体管的方法。其中栅极驱动器电路包括：第一电源轨，其提供第一固定电源电压；第二电源轨，其提供第二固定电源电压；晶体管，其包括具有栅极电压的栅极端子；以及栅极驱动器集成电路IC，其被提供有第一固定电源电压和第二固定电源电压，栅极驱动器IC包括输出端子，栅极驱动器IC被配置成在输出端子处提供栅极驱动电压以在开关状态之间驱动晶体管。栅极驱动器IC包括：第一电压转换器，其被配置成对第一固定电源电压的幅度进行调制以生成第一调制电源电压；以及第一开关，其被配置成将第一固定电源电压和第一调制电源电压选择性地耦接至栅极驱动器IC的输出端子，以调节栅极驱动电压。

Description

栅极驱动器电路以及驱动晶体管的方法
技术领域
本公开内容总体上涉及功率晶体管，并且更具体地，涉及控制功率晶体管的栅极驱动电压。
背景技术
在汽车、消费和工业应用中，现代设备的许多功能例如转换电能和驱动电动机或电机都依赖于功率半导体器件。例如，仅举几例，绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)和二极管已经应用于包括但不限于电源和功率转换器中的开关的各种应用。
功率半导体器件通常包括被配置成沿着器件的两个负载端子构件之间的负载电流路径传导负载电流的半导体构件。此外，可以借助于控制电极(有时称为栅电极)来控制负载电流路径。例如，在从例如驱动器单元接收到对应的控制信号时，控制电极可以将功率半导体器件设置为导通状态和阻塞状态(blocking state)中的一种。控制信号可以是具有受控值的电压信号或电流信号。
功率晶体管是可以用于驱动负载电流的功率半导体器件。存在用于使功率晶体管导通和关断的导通过程和关断过程。在导通过程期间，栅极驱动器集成电路(IC)用于向功率晶体管的栅极提供(供应)栅极电流以使栅极充电。相反，在关断过程期间，栅极驱动器IC用于从功率晶体管的栅极牵引(吸取)栅极电流以使栅极放电。栅极驱动器电路可以是集成电路(IC)。
栅极驱动器IC由正电源轨提供固定的正电压Vpos并且由负电源轨提供固定的负电压Vneg。这些电压在运行期间无法改变。栅极电阻器Rg将栅极驱动器IC的输出端子(OUT)与功率晶体管的栅极端子连接。因此，驱动的栅极电流Ig也是固定的，遵循欧姆定律(Ig＝(Vpos–Vneg)/Rg)。这意味着对于随温度或晶体管电流变化的任何操作，功率晶体管的开关特性也是固定的。
图1在左侧示出了功率开关的dV/dt特性，并且在右侧示出了IGBT 1的示意性表示。图1在左侧示出了在导通开关事件期间的VCE(即，dV/dt)和Ic(即，di/dt)的瞬变图。VCE电压瞬变(称为dV/dt)最初非常陡峭且很快，并且然后当栅极-集电极电容CGC处的电荷变大时变为具有浅斜率以在最后几伏缓慢拖尾结束。
在导通开关事件期间，随着CGC被充电，VGE增大。一旦VGE等于阈值电压Vth，电流Ic开始流动。图1在右侧进一步示出了功率晶体管1的示意图，其示出了栅极-集电极(寄生)电容CGC、集电极-发射极电压VCE、集电极电流Ic和栅极-发射极电压VGE。
在标准平面(planar)技术中，存在快速的dV/dt瞬变，但由于栅极-集电极电容CGC的米勒效应，快速的dV/dt瞬变得到缓解。实际上，用于在导通瞬变期间使功率晶体管的栅极电压升高(即充电)的栅极驱动器输出电流Ig在dV/dt和栅极电压呈现形成“米勒平台”的平坦或恒定电压期间完全流入CGC。栅极电压呈现平坦的过渡期间的阶段称为米勒阶段。在米勒阶段之后，栅极-发射极电压VGE充电至正电压Vpos。
所有功率晶体管在集电极-发射极电压(或漏极-源极电压)和集电极电流(或漏极电流)的过渡期间表现出恒定的栅极电压。该栅极电压被称为米勒电压。米勒电压的水平是功率晶体管的集电极电流或漏极电流的函数。随着集电极/漏极电流增大，米勒电压(栅极-发射极电压VGE)增加，并且由于栅极驱动器IC的输出端子处的电压固定，因此栅极电阻器Rg两端的电压差减小。因此，栅极电阻器Rg两端的有效栅极驱动电压(其在导通瞬变期间驱动集电极/漏极电流)随着集电极/漏极电流的增加而减小。这在较低的开关速度下产生较大的导通能量(即，较高的开关损耗)。
因此，可能需要一种改进的设备，其中，电源电压不再是固定的而是可调节的，以在操作的米勒阶段期间增加或减少栅极电流。然后可以随功率晶体管的操作条件而改变功率晶体管的开关特性，以补偿米勒效应。
发明内容
本文中提供了用于基于功率晶体管的输入电容来对功率晶体管的栅极电流进行适应性控制的***、设备和方法。
根据一个或更多个实施方式，提供了一种栅极驱动器电路。该栅极驱动器电路包括：第一电源轨，其被配置成提供第一固定电源电压；第二电源轨，其被配置成提供第二固定电源电压；晶体管，其包括具有栅极电压的栅极端子；栅极驱动器集成电路(IC)，其被提供有第一固定电源电压和第二固定电源电压，该栅极驱动器IC包括耦接至晶体管的栅极端子的输出端子并且被配置成在输出端子处提供栅极驱动电压以在开关状态之间驱动晶体管；以及栅极电阻器，其耦接在栅极驱动器IC的输出端子与晶体管的栅极端子之间，其中，栅极电阻器基于栅极驱动电压和栅极电压限定栅极电流。栅极驱动器IC还包括：第一电压转换器，其被配置成接收第一固定电源电压并且对第一固定电源电压的幅度进行调制以生成第一调制电源电压；以及第一开关，其被配置成将第一固定电源电压和第一调制电源电压选择性地耦接至栅极驱动器IC的输出端子，以调节栅极驱动电压。
根据一个或更多个实施方式，提供了一种在电源电路中在开关状态之间驱动晶体管的方法。该方法包括：在栅极驱动器IC的输出端子处提供栅极驱动电压，以在开关状态之间驱动晶体管；向栅极驱动器IC提供第一固定电源电压和第二固定电源电压；由栅极驱动器IC将第一固定电源电压转换为第一调制电源电压；以及由栅极驱动器IC经由第一开关将第一固定电源电压和第一调制电源电压选择性地耦接至栅极驱动器IC的输出端子，以调节栅极驱动电压。
根据一个或更多个实施方式，栅极驱动器包括：第一端子，其被配置成接收第一固定电源电压；第二端子，其被配置成接收第二固定电源电压；输出端子，其被配置成提供栅极驱动电压以在开关状态之间驱动晶体管；第一电压转换器，其被配置成接收第一固定电源电压并且调节第一固定电源电压的幅度以生成第一调制电源电压；以及第一开关，其被配置成将第一固定电源电压和第一调制电源电压选择性地耦接至输出端子，以调节栅极驱动电压。
附图说明
在文中参照附图描述实施方式。
图1在左侧示出了电源开关中的dV/dt特性的电压电路图并且在右侧示出了根据一个或更多个实施方式的电源开关的示意性表示；
图2示出了说明根据一个或更多个实施方式的被配置成控制功率晶体管的栅极电压控制电路的示意性框图；
图3A是根据一个或更多个实施方式的基于PWM控制信号的开关S1和S2的时序图；
图3B是根据一个或更多个实施方式的用于升压-降压转换器的栅极驱动电压的信号图；
图4示出了根据一个或更多个实施方式的栅极驱动器IC的控制逻辑的示意性框图；
图5示出了根据一个或更多个实施方式的栅极驱动器IC的控制逻辑的示意性框图；以及
图6和图7示出了根据一个或更多个实施方式的具有自调节反馈校正的栅极电压控制电路的示意性框图。
具体实施方式
在下文中，阐述细节以提供对示例性实施方式的更彻底的说明。然而，对于本领域技术人员将明显的是，可以在没有这些具体细节的情况下实践实施方式。在其他实例中，以框图的形式或以示意图的形式而不是详细地示出了公知的结构和设备，以避免使实施方式模糊。另外，除非另有明确指出，否则下文描述的不同实施方式的特征可以彼此组合。
此外，在下面的描述中，等效或相似的元件或者具有等效或相似的功能的元件使用等效或相似的附图标记来表示。由于在附图中相同或功能等效的元件被给予相同的附图标记，因此可以省略对具有相同附图标记的元件的重复描述。因此，针对具有相同或相似附图标记的元件提供的描述可以互换。
在这方面，方向性术语例如“顶部”、“底部”、“下方”、“上方”、“前面”、“后面”、“背面”、“前部”、“尾部”等可以参照所描述的附图的方向来使用。因为实施方式的部件可以以许多不同的方向定位，所以方向性术语用于说明的目的，而绝不是限制性的。应当理解，在不脱离权利要求限定的范围的情况下，可以利用其他实施方式并且可以进行结构或逻辑上的改变。因此，下面的详细描述不应被理解为限制性的意义。
将理解的是，当元件被称为“连接”或“耦接”至另一元件时，它可以直接连接或耦接至另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接耦接”至另一元件时，则不存在中间元件。应当以类似的方式来理解用于描述元件之间的关系的其他词语(例如，“在...之间”与“直接在...之间”、“相邻”与“直接相邻”等)。
在本文描述的或附图中示出的实施方式中，任何直接的电连接或耦接即没有附加中间元件的任何连接或耦接也可以通过间接的连接或耦接即具有一个或更多个附加中间元件的连接或耦接来实现，或者反之亦然，只要基本上保持连接或耦接的通用目的例如传送某种信号或传送某种信息即可。来自不同实施方式的特征可以被组合以形成另外的实施方式。例如，除非相反地指出，否则关于实施方式之一描述的变化或修改也可以适用于其他实施方式。
在不脱离本文描述的实施方式的方面的情况下，术语“基本上”在本文中可以用于解释在工业上被认为是可接受的小的制造公差(例如，在5％之内)。
信号处理电路和/或信号调节电路可以从一个或更多个部件接收原始测量数据形式的一个或更多个信号(即，测量信号)，并且可以根据测量信号得出进一步的信息。如本文所使用的，信号调节是指以使得信号满足用于进一步处理的下一阶段的要求的方式来操纵模拟信号。信号调节可以包括从模拟到数字的转换(例如，经由模数转换器进行转换)、放大、滤波、转换、偏置、范围匹配、隔离以及使信号适合于在调节之后进行处理所需的任何其他处理。
因此，信号处理电路可以包括模数转换器(ADC)，该模数转换器将来自一个或更多个部件的模拟信号转换成数字信号。信号处理电路还可以包括对数字信号执行一些处理的数字信号处理器(DSP)。
功率晶体管(也称为功率开关或晶体管开关)是可以用于驱动负载电流的功率半导体器件。例如，通过激活和禁用IGBT的栅极端子而使IGBT导通或关断。在栅极与发射极两端施加正输入电压信号将使器件保持在“导通”状态，而使输入栅极信号为零或稍微为负将使该器件变为“关断”。存在用于使功率晶体管导通和关断的导通过程和关断过程。
在导通过程期间，可以使用栅极驱动器集成电路(IC)向功率晶体管的栅极提供(供应)栅极电流(即，导通电流)，以将栅极充电至足够的电压来使器件导通。特别地，电流Io+是在导通瞬变期间从栅极驱动器IC流向功率晶体管的栅极用于栅极升压(即，充电)的栅极驱动器的输出电流Ig。因此，电流Io+用于使功率晶体管导通。
相反，在关断过程期间，栅极驱动器IC用于从功率晶体管的栅极牵引(吸取)栅极电流(即，关断电流)，以对栅极充分放电以使器件关断。电流Io-是在关断瞬变期间从栅极流向栅极驱动器IC的用于对功率晶体管的栅极进行放电的栅极驱动器的输出电流Ig。因此，电流Io-用于使功率晶体管关断。
根据脉冲宽度调制(PWM)方案，可以从栅极驱动器IC输出电压脉冲作为控制信号。因此，在PWM周期期间，控制信号可以在导通电压水平与关断电压水平之间切换以用于控制功率晶体管。这使得依次对栅极电压进行充电和放电以分别使功率晶体管导通和关断。
特别地，功率晶体管的栅极是电容性负载，并且在开关事件被启动时将导通电流(即，栅极供应电流)和关断电流(即，栅极吸取电流)指定为初始电流。在关断事件期间，经过一小段时间(与PWM周期相比较小)后，栅极电流减小，并在栅极达到0V时达到零值。在导通事件期间，经过一小段时间(与PWM周期相比较小)后，栅极电流减小，并在栅极达到15V时达到零值。
晶体管可以包括绝缘栅双极晶体管(IGBT)和金属氧化物半导体场效应晶体管(MOSFET)(例如，Si MOSFET或SiC MOSFET)。尽管在下面的实施方式中可以将IGBT用作示例，但是应当理解，可以用MOSFET来代替IGBT，并且反之亦然。在这种情况下，在本文描述的示例中的任一个中，当用MOSFET代替IGBT时，MOSFET的漏极可以代替IGBT的集电极，MOSFET的源极可以代替IGBT的发射极，以及MOSFET的漏极-源极电压VDS可以代替IGBT的集电极-发射极电压VCE。因此，任何IGBT模块都可以用MOSFET模块代替，并且反之亦然。
本说明书中描述的特定实施方式涉及但不限于可以在功率转换器或电源内使用的功率半导体器件。因此，在实施方式中，功率半导体器件可以被配置成承载将被提供给负载的负载电流和/或分别由电源提供的负载电流。例如，半导体器件可以包括一个或更多个功率半导体单元，例如单片集成二极管单元和/或单片集成晶体管单元。这样的二极管单元和/或这样的晶体管单元可以被集成在功率半导体模块中。
在电力电子领域中通常使用包括被适当地连接以形成半桥的晶体管的功率半导体器件。例如，半桥可以用于驱动电动机或开关模式电源。
例如，三相逆变器包括三个逆变器桥臂(inverter leg)，每个逆变器桥臂用于三相中的每一相，并且每个逆变器桥臂彼此并联地连接至直流(DC)电压源。每个逆变器桥臂包括一对功率晶体管，该对功率晶体管例如以半桥配置布置以用于将DC转换为AC。换句话说，每个逆变器桥臂包括串联连接的两个互补晶体管(即，高侧晶体管和低侧晶体管)，并且它们彼此互补地导通和关断以用于驱动相负载。然而，多相逆变器不限于三相，并且可以包括两相或多于三相，其中，每相具有逆变器桥臂。
图2示出了示出根据一个或更多个实施方式的被配置成控制功率晶体管M1的栅极电压控制电路100的示意性框图。栅极电压控制电路100是下述设备，在该设备中，耦接至电流源Q1和Q2(即，供应FET Q1(source FET Q1)和吸取FET Q2(sinkFET Q2))的电源电压不再是固定的，而是可调的，以便在操作的米勒阶段增加或减少栅极电流Ig。作为结果，可以随着功率晶体管M1的操作条件而改变功率晶体管M1的开关特性，并补偿米勒效应。
例如，如果在米勒阶段施加更多的栅极电流Ig，则可以减小高集电极电流/漏极电流下的开关能量。反之亦然，如果在低集电极电流/漏极电流的条件下施加较少的栅极电流Ig，则可以获得更合适的电磁干扰(EMI)频谱。栅极电压控制电路100引入仅在栅极电压瞬变期间(例如，在米勒阶段期间)使用的附加的独立且可调节的电源电压。栅极电压控制电路100提供对栅极电阻器Rg两端的有效栅极驱动电压Vg的主动适应性调整，以在操作期间针对栅极电流Ig获得不同的栅极电流水平。作为结果，通过调节栅极驱动器IC 10的输出端子OUT处的电压，栅极电流Ig本身被适应性调整并且可以在开关事件期间被调节为恒定(即，栅极电流Ig在整个瞬变期间恒定)。另外地或可替选地，栅极电流Ig被适应性调整并且可以在每个米勒阶段期间与米勒电压无关地被调节为恒定。因此，可以调节栅极电流Ig以在米勒阶段期间保持恒定的有效栅极驱动电压Vg。
如上所述，电流Io+是在导通瞬变期间从栅极驱动器IC输出端子OUT流向栅极并且用于使功率晶体管M1的栅极升压(即，充电)的栅极电流Ig的替选符号。另外，电流Io-是在关断瞬变期间从栅极流向栅极驱动器IC输出端子OUT并且用于使功率晶体管M1的栅极放电的栅极电流Ig的替选符号。因此，可以通过调节提供给供应FET Q1的电源电压来在功率晶体管M1的导通开关事件期间设置和/或调节电流Io+。类似地，可以通过调节提供给吸取FETQ2的电源电压来在功率晶体管M1的关断开关事件期间设置和/或调节电流Io-。注意，供应FET Q1和吸取FET Q2彼此互补地操作。
栅极电压控制电路100包括被配置成驱动功率晶体管M1的栅极驱动器IC 10。栅极驱动器IC 10在其输出端子OUT处提供栅极驱动电压，该输出端子经由栅极电阻器Rg耦接至功率晶体管M1的栅极端子。栅极电阻器两端的电压被称为有效栅极驱动电压，因为它是直接影响负责对功率晶体管的栅极-集电极电容CGC充电或放电的栅极电流Ig的电压。如上所述，随着功率晶体管完全导通(即，在导通瞬变期间)或完全关断(即，在关断瞬变期间)，栅极电压VGE可能改变，并且栅极电流Ig可能在其中一个瞬变期间减小，这将导致更长的开关时间和更高的功率损耗。栅极驱动器IC 10被配置成防止该现象或减轻该现象。
栅极电压控制电路100是耦接至双极电源11p和11n的双极栅极驱动电路，双极电源11p和11n具有由正电压电源轨Vpos提供的15V的正栅极偏压和由负电压电源轨Vneg提供的-5V的负栅极偏压。然而，这些电压是可配置的。电容器Cpos和Cneg用于稳定提供至栅极驱动器IC 10的端子VCC2和VEE2的轨电压。栅极驱动器IC 10还包括耦接至地的接地端子GND。
可替选地，栅极电压控制电路100可以是耦接至单极电源的单极栅极驱动电路(例如，负电压电源轨耦接至地)。即使具有单极电源，栅极电压控制电路100也可以配置成以双极方式驱动。
供应FET Q1被配置成导通，以从电源轨Vpos向功率晶体管M1的栅极提供正栅极偏压，或从正电压转换器12经由开关S1向功率晶体管M1的栅极提供调整后的正栅极偏压。类似地，吸取FET Q2被配置成导通，以从电源轨Vneg向功率晶体管M1的栅极提供负栅极偏压，或者从负电压转换器13经由开关S2向功率晶体管M1的栅极提供调整后的负栅极偏压。
栅极驱动器IC 10分别被提供来自电源轨Vpos和Vneg的固定的正电压和固定的负电压。栅极电阻器Rg将栅极驱动器IC 10的输出端子OUT与晶体管M1的栅极端子连接。因此，基于栅极电阻器Rg、供应FET Q1和吸取FET Q2的导通/关断状态以及耦接至相应FET Q1或FETQ2的负载路径端子的栅极驱动电压来生成栅极电流Ig。更具体地，栅极电流Ig由输出端子OUT处的电压与功率晶体管M1的瞬时电压VGE之间的差来限定。
例如，在由栅极电压从Vneg到Vpos的瞬变限定的导通开关事件期间，可以通过改变耦接至栅极驱动器IC 10的输出端子OUT并随后由其提供的正栅极偏压(即，正栅极驱动电压)来调节栅极电流Ig。更具体地，可以在导通开关事件的米勒阶段期间调节栅极电流Ig。调节正栅极驱动电压以有效地调节栅极电阻器Rg两端的有效栅极驱动电压Vg，从而调节栅极电流Ig。
类似地，例如，在由栅极电压从Vpos到Vneg的瞬变限定的关断开关事件期间，可以通过改变耦接至栅极驱动器IC 10的输出端子OUT并随后由其提供的负栅极偏压(即，负栅极驱动电压)来调节栅极电流Ig。更特别地，栅极电流Ig可以用于关断开关事件的米勒阶段。调节负栅极驱动电压以有效地调节栅极电阻器Rg两端的有效栅极驱动电压Vg，从而调节栅极电流Ig。
栅极驱动器IC 10包括正电压转换器12，正电压转换器12被配置成对提供至输出端子OUT的正轨电压进行调制，以至少在导通开关事件的米勒阶段提供通过栅极电阻器Rg的恒定的栅极电流Ig。栅极驱动器IC 10包括感测端子Sense-Vge，感测端子Sense-Vge电耦接至栅极电阻器Rg的输出以测量感测节点Nsense处的栅极-发射极电压VGE。如上所述，随着集电极电流Ic增加，米勒电压(栅极-发射极电压VGE)增加。因此，出于某些原因，可以测量栅极电阻器Rg的输出处的电压。
首先，可以通过控制逻辑14测量(即，监测)感测节点Nsense处的栅极-发射极电压VGE，用于检测米勒阶段，并且更具体地，用于检测米勒阶段何时结束。当栅极-发射极电压VGE在恒定之后开始增加(例如，在米勒平台之后检测到增加)时，可以检测到该事件。一旦米勒阶段结束，可以启用钳位至Vpos或Vneg，如下面所描述的。在此之前，可以禁用钳位。另外地，可以记录米勒电压并将其用作反馈信息以针对下一脉冲(即，针对下一开关事件)适应性调整Vgdp和/或Vgdn。
其次，可以通过控制逻辑14测量(即，监测)感测节点Nsense处的栅极-发射极电压VGE，以确切地确定应当何时经由开关S1和S2来激活(即，实现)钳位至Vpos或钳位至Vneg。
栅极驱动器IC 10还包括负电压转换器13，负电压转换器13被配置成对提供至输出端子OUT的负轨电压进行调制，以至少在关断开关事件的米勒阶段提供恒定的栅极电流。栅极驱动器IC 10包括感测端子Sense-Vge，其电连接至栅极电阻器Rg的输出以感测感测节点Nsense处的栅极-发射极电压VGE。如上所述，随着集电极电流Ic减小，米勒电压(栅极-发射极电压VGE)减小。因此，可以出于与上述相同的原因(例如，用于检测米勒阶段何时结束，用于记录米勒电压作为调整Vgdp和/或Vgdn的反馈信息，以及用于确定何时激活进行钳位)来测量栅极电阻器Rg的输出处的电压。
取决于配置，转换器12或13可以是升压-降压转换器、升压转换器、或降压转换器。还将认识到，取决于应用，可以在栅极电压控制电路100中仅实现转换器12或13中的一个。
栅极电压控制电路100包括耦接至对应的转换器12或转换器13的输出的阻塞电容器Cgdp和Cgdn。阻塞电容器Cgdp和Cgdn被配置为稳定其对应的转换器12或13的输出并提供足够的存储池用于将转换器电压提供至晶体管M1的栅极。
虚线Sense-Vgdp和Sense-Vgdn表示可选的电气连接。特别地，它们可能是用于每个转换器12和13的感测线，以测量每个阻塞电容器Cgdp和Cgdn两端的电压(即，以分别测量电压Vgdp和电压Vgdn)。然后，转换器12可以包括基于来自感测线Sense-Vgdp的测量电压Vgdp的反馈控制回路，以确保电压Vgdp处于由SRC导通(SRC-On)控制信号指示的期望水平，并且如果与之存在偏差，则相应地调节其输出电压。类似地，转换器13可以包括基于来自感测线Sense-Vgdn的测量电压Vgdn的反馈控制回路，以确保电压Vgdn处于由SRC关断(SRC-Off)控制信号指示的期望水平，并且如果电压Vgdn与期望水平之间存在偏差，则相应地调节其输出电压。在没有感测线Sense-Vgdp和Sense-Vgdn的情况下，转换器12和13可以对其输出电压执行开环控制。
栅极驱动器IC 10包括开关S1，其耦接至供应FET Q1的负载路径端子并且被配置成基于开关位置1a或开关位置1b将供应FET Q1可切换地耦接至两个正轨电压源之一。正轨电压源包括提供固定正轨电压的正电源轨Vpos和提供根据固定正轨电压产生的调制后的正轨电压Vgdp的正电压转换器12。
正电压转换器12被配置成从正电源轨Vpos接收固定的正轨电压，并且基于压摆率控制(slew rate control)(SRC)导通控制信号将固定正轨电压转换为较高或较低的电压。SRC导通控制信号可以由外部控制器(未示出)提供并且可以包括设置正电压转换器12的电压输出值Vgdp的信息，例如，电压幅度水平。如果期望晶体管M1的更快的开关，则正电压转换器12可以被配置成将固定的正轨电压转换为更高的电压(更大的电压)。另一方面，如果期望晶体管M1的更慢的开关，则正电压转换器12可以被配置成将固定的正轨电压转换为较低的电压(较小的正电压)。
栅极驱动器IC 10还包括开关S2，其耦接至吸取FET Q2的负载路径端子并且被配置成基于开关位置2a或开关位置2b将吸取FET Q2可切换地耦接至两个负轨电压源之一。负轨电压源包括提供固定负轨电压的负电源轨Vneg和提供根据固定负轨电压产生的调制后的负轨电压Vgdn的负电压转换器13。
负电压转换器13被配置成从负电源轨Vneg接收固定负轨电压，并且基于SRC关断控制信号将固定负轨电压转换为较高或较低的电压。SRC关断控制信号可以由外部控制器(未示出)来提供并且可以包括设置负电压转换器13的电压输出值Vgdn的信息，例如，电压幅度水平。如果期望晶体管M1的更快的开关，则负电压转换器13可以被配置成将固定负轨电压转换为较低的电压(绝对值更大的负电压)。另一方面，如果期望晶体管M1的更慢的开关，则负电压转换器13可以被配置成将固定负轨电压转换为较高的电压(绝对值较小的负电压)。
外部控制器还被配置成向包括控制电路的栅极驱动器IC的控制逻辑14提供一个或更多个PWM控制信号。控制逻辑14包括接收PWM控制信号并且基于PWM控制信号来控制供应FET Q1和吸取FET Q2的导通/关断状态以生成栅极电流Ig(即，栅极电流Io+或栅极电流Io-)的电路。控制逻辑14还分别经由控制线S1ctrl和S2ctrl向开关S1和S2提供控制信号，以基于在感测端子Sense-Vge处接收的感测电压并基于钳位控制电路来控制它们各自的开关状态/位置。
电压转换器12和13可以被配置成在米勒阶段之前(例如，在触发导通或关断开关事件时)分别进行Vgdp和Vgdn的预调节，并且在整个米勒事件中，甚至在开关事件的大部分中保持调节电压Vgdp、Vgdn恒定。另外，电压转换器12和13可以逐脉冲(即，对于每个PWM脉冲)并且由此针对每个离散的开关事件改变Vgdp和Vgdn。
即使在开关事件(即，导通瞬变或关断瞬变)时期在栅极电压的瞬变间隔期间，栅极驱动电压可以高于或低于栅极驱动器IC的电源电压，然而，在静态导通状态或静态关断状态期间(即，在钳位间隔期间)的电压水平仍然可以是电源电压水平Vpos和Vneg。静态导通状态由在栅极电压导通瞬变之后晶体管完全导通时的间隔定义。在静态导通状态下，通过将开关S1耦接至位置1a，将栅极电压钳位至Vpos。类似地，静态关断状态由在栅极电压关断瞬变之后晶体管完全关断时的间隔定义。在静态关断状态下，通过将开关S2耦接至位置2a，将栅极电压钳位至Vneg。
图3A是根据一个或更多个实施方式的基于PWM控制信号的开关S1和S2的时序图。当开关位于位置1b时，用于开关S1的控制脉冲为高。该控制脉冲的长度可基于所需的VGE的上升时间进行调整。类似地，当开关位于位置2b时，用于开关S2的控制脉冲为高。该控制脉冲的长度可基于VGE的下降时间进行调整。开关控制脉冲的长度TS1和TS2可以基于使用比较器在感测端子Sense-Vge处测量的栅极电压VGE或基于使用定时器的预配置时间段来调整。
图3B是根据一个或更多个实施方式的用于升压-降压转换器的栅极驱动电压的信号图，其中，Vgdp1和Vgdp2是不同的正栅极驱动电压，以及Vgdn1和Vgdn2是不同的负栅极驱动电压。
图4示出了根据一个或更多个实施方式的栅极驱动器IC 10的控制逻辑14的示意性框图。控制逻辑14包括逻辑电路41，逻辑电路41接收PWM控制信号并分别基于使用控制信号Q1ctrl和Q2ctrl来控制供应FET Q1和吸取FET Q2。
控制逻辑14还包括钳位控制电路，钳位控制电路包括逻辑电路41以及两个比较器42和43。钳位控制电路被配置成从感测节点Nsense接收栅极-发射极电压VGE，以确定用于开关S1和S2的控制决定。
例如，钳位控制电路可以包括第一比较器42，第一比较器42在其非反相端子处接收感测电压VGE，并且在其反相端子处接收正参考电压Vpos-X，其中，X是预定电压量。因此，将正参考电压被设置为比正电源轨Vpos的固定电压小X的量。当感测电压VGE大于正参考电压时，逻辑被配置成将S1从开关位置1b切换至开关位置1a，使得晶体管M1的栅极不被过度充电(即，防止栅极被充电超过正电源轨Vpos)。这里，也就是说，一旦感测电压VGE大于正参考电压，就将栅极驱动电压钳位至电源电压Vpos。否则，将开关S1设置到开关位置1b。因此，在导通开关事件的栅极电压VGE的瞬变间隔期间，包括在米勒阶段之前和之后，开关S1被设置到开关位置1b，直到VGE等于或基本等于正参考电压，其中，基本上相等由正参考电压来保护(defend)。即，在开关S1将位置从1b改变为1a之后，栅极仍可以会从正参考电压Vpos-X缓慢充电至固定电源电压Vpos，直到其达到固定电源电压Vpos。如果X＝0，则在导通开关事件的栅极电压VGE的整个瞬变间隔期间，将开关S1设置到位置1b。另一方面，如果X大于零，尽管在米勒阶段之后，在瞬变间隔期间(即，在静态状态之前)，开关S1将位置从1b改变为1a。因此，开关S1可以在接近VGE的瞬变间隔的末尾时(即在Vpos与米勒平台之间的某个电压处)已经耦接至固定电源电压Vpos。
可以将正参考电压设置为代表栅极瞬变完成并且晶体管完全导通的水平。此外，对栅极过度充电可能会增加短路的风险。因此，一旦晶体管完全导通就将晶体管M1的栅极钳位至正电源轨Vpos降低了短路的风险。
钳位控制电路还可以包括第二比较器43，第二比较器43在其反相端子处接收感测电压VGE，并且在其非反相端子处接收负参考电压Vneg+X，其中，X是预定电压量。因此，负参考电压被设置为比负电源轨Vneg的固定电压大X的量(绝对值较小的负电压)。当感测电压VGE比负参考电压小(绝对值更大的负电压)时，逻辑被配置成将S2从开关位置2b切换至开关位置2a，使得晶体管M1的栅极不被过度充电(即，防止栅极被充电至比负电源轨Vneg更小(绝对值更大的负电压))。这里，也就是说，一旦感测电压VGE比负参考电压小(绝对值更大的负电压)就将栅极驱动电压钳位至电源电压Vneg。否则，将开关S2设置到开关位置2b。因此，在用于关断开关事件的栅极电压VGE的瞬变间隔期间，包括在米勒阶段之前和之后，开关S2被设置到开关位置2b，直到VGE等于或基本上等于负参考电压，其中，基本上相等是由负参考电压保护的。即，在开关S2将位置从2b改变为2a之后，栅极仍然可以从负参考电压Vneg+X缓慢放电至固定电源电压Vneg，直到其达到固定电源电压Vneg。如果X＝0，则在关断开关事件的栅极电压VGE的整个瞬变间隔期间，开关S2被设置到位置2b。另一方面，如果X大于零，尽管在米勒阶段之后，但是开关S2在瞬变间隔期间(即，在静态状态之前)将位置从2b改变为2a。因此，开关S2可以在接近VGE的瞬变间隔的末尾时(即在Vneg与米勒平台之间的某个电压处)已经耦接至固定电源电压Vneg。
负参考电压可以被设置为代表栅极瞬变完成并且晶体管完全关断的水平。因此，一旦晶体管完全关断就将晶体管M1的栅极钳位至负电源轨Vneg降低了对晶体管M1过度充电的风险。
图5示出了根据一个或更多个实施方式的栅极驱动器IC 10的控制逻辑14的示意性框图。控制逻辑14包括逻辑电路41，逻辑电路41接收PWM控制信号并分别基于其使用控制信号Q1ctrl和Q2ctrl来控制供应FET Q1和吸取FET Q2。
控制逻辑14还包括钳位控制电路，钳位控制电路包括逻辑电路41以及两个定时器52和53。因此，栅极驱动器IC 10可以使用定时器52和53来控制开关S1和S2。作为结果，如上所述，定时器52和53用于将供应FET Q1和吸取FET Q2可切换地耦接至对应的调制轨电压或对应的固定轨电压。
特别地，计时器52和53与基于PWM控制信号的脉冲的边沿触发(上升沿和/或下降沿)结合可以被控制逻辑14用来控制开关S1和S2的开关位置。控制电路41被配置成基于PWM控制信号的边沿触发来触发定时器52和53的启动，并且定时器52和53被配置成基于经过了预定时间间隔来生成开关控制信号S1ctrl或S2ctrl。
例如，控制逻辑14在检测到PWM控制信号的上升沿时将开关S1耦接至位置1b(即，耦接至调制后的正轨电压Vgdp)，并且在经过了经由计时器52跟踪的第一预定时间段时将开关S1从位置1b切换到位置1a。逻辑电路41可以在检测到PWM信号的上升沿时触发计时器52的启动。响应于触发信号，计时器52开始计数并且还使用开关控制信号S1ctrl确保开关S1处于位置1b，直到经过了第一预定时间段。然后，在经过第一预定时间段之后，计时器52改变开关控制信号S1ctrl，使得开关S1从位置1b改变到位置1a。
类似地，控制逻辑14在检测到PWM控制信号的下降沿时将开关S2耦接至位置2b(即，耦接至调制后的负轨电压Vgdn)，并且在经过经由定时器53跟踪的第二预定时间段时将开关S2从位置2b切换到位置2a。逻辑电路41可以在检测到PWM信号的下降沿时触发定时器53的启动。响应于触发信号，计时器53开始计数并且还使用开关控制信号S2ctrl确保开关S2处于位置2b，直到经过第二预定时间段。然后，在经过第二预定时间段之后，计时器53改变开关控制信号S2ctrl，使得开关S2从位置2b改变到位置2a。
对于每个开关S1和S2，第一预定时间段和第二预定时间段可以是独立可配置的，并且因此各个开关时段可以彼此不同。
代替单个PWM控制信号，可以存在用于功率晶体管M1的导通的第一专用控制信号(即，使供应FET Q1导通)和用于功率晶体管M1的关断的第二专用控制信号(即，使吸取FETQ2导通)。在这种情况下，控制逻辑14在检测到第一专用控制信号的上升沿时将开关S1耦接至位置1b(即，耦接至调制后的正轨电压Vgdp)，并且在经过经由定时器52跟踪的第一预定时间段之后将开关S1从位置1b切换至位置1a。在检测到第一专用控制信号的上升沿时启动定时器52。
另外，控制逻辑14在检测到第二专用控制信号的上升沿时将开关S2耦接至位置2b(即，耦接至调制后的负轨电压Vgdn)，并且在经过第二预定时间段时将开关S2从位置2b切换至位置2a，第二预定时间段可以与经由计时器53跟踪的第一预定时间段相同或不同。在检测到第二专用控制信号的上升沿时启动计时器53。
图6和图7示出了根据一个或更多个实施方式的具有自调节反馈校正的栅极电压控制电路的示意性框图。除了图6和图7还包括使用传感器60的自调节反馈校正功能之外，图6所示的栅极电压控制电路600和图7所示的栅极电压控制电路700与图1所示的栅极电压控制电路100类似。
自调节反馈校正功能是用于两个输入控制信号SRC导通(SRC-On)和SRC关断(SRC-Off)的自动更新的控制功能，并且可以如图6和图7所示实现。用于控制功能的输入信号可以是温度例如散热器温度、功率晶体管温度、或者例如分流电压水平或其他负载电流传感器的负载信息。因此，传感器60可以包括被配置成测量对应的物理特性并将传感器信息提供至转换器控制电路的温度传感器、电流传感器或电压传感器中的一个或更多个。转换器控制电路可以是如图6所示的外部控制器61，或者如图7所示的转换器12和13。
例如，自调节反馈校正可以基于功率晶体管的操作温度。通常，较热的晶体管开关较慢，较冷的晶体管开关较快。因此，可以测量温度并且可以经由调节对应的轨电压来对栅极驱动电压进行调整。
在图6中，外部控制器61可以利用接收到的传感器信息直接调制SRC导通控制信号。在这种情况下，外部控制器可以从传感器60接收温度信息或负载信息，并且直接调整SRC导通控制信号的电压水平(幅度)信息以设置转换器12的输出。
类似地，外部控制器61可以利用接收到的传感器信息直接调节SRC关断控制信号。在这种情况下，外部控制器可以从传感器60接收温度信息或负载信息，并且直接调整SRC关断控制信号的电压水平(幅度)信息以设置转换器13的输出。
替选地，如图7所示，每个转换器12和13本身可以基于从传感器60接收的温度信息或负载信息以及基于在相应SRC控制信号中接收的电压水平(幅度)信息对其输出进行调整。以这种方式，每个转换器12和13基于传感器信息和在SRC控制信号中提供的电压水平(幅度)信息来计算对于转换器输出的电压水平(幅度)的校正，以实现用于功率晶体管M1的期望的开关速度。这可以通过转换器12和13例如使用查找表或实现控制算法来完成。
鉴于以上，输入的PWM脉冲触发开关S1以将正栅极驱动电压Vgdp连接至Q1。开关S1保持在该位置，直到功率晶体管M1的开关瞬变完成。然后，开关S1将功率晶体管M1的栅极连接至电源电压Vpos并将其钳位。这确保了以下两个优点：减少Qg损耗；以及确保足够的导通状态栅极电压和功率晶体管的短路能力。
这同样适用于使用开关S2的关断顺序。输入的PWM关断信号触发开关S2以将吸收FET Q2的源极与负栅极驱动电压Vgdn连接。当达到低于栅极-源极阈值电压的栅极电压水平时，S2连接至负电源电压Vneg。这也可以减少Qg损耗，并且提供足够的关断状态栅极电压。
借助于两个有源(active)转换器进行的对有效栅极驱动电压的调整导致栅极电流幅度的变化。这在图3B中的栅极电流信号Ig的时序中表示。栅极电压的上升/下降越陡，表明功率晶体管的开关越快。可以根据比较器或计时器或两者得出改变S1或S2的决定。
提供了以下附加实施方式：
1.一种栅极驱动器电路，包括：第一电源轨，其被配置成提供第一固定电源电压；第二电源轨，其被配置成提供第二固定电源电压；晶体管，其包括具有栅极电压的栅极端子；栅极驱动器集成电路(IC)，其被提供有第一固定电源电压和第二固定电源电压，该栅极驱动器IC包括耦接至晶体管的栅极端子的输出端子并且被配置成在该输出端子处提供栅极驱动电压以在开关状态之间驱动晶体管；以及栅极电阻器，其耦接在栅极驱动器IC的输出端子与晶体管的栅极端子之间，其中，栅极电阻器基于栅极驱动电压和栅极电压限定栅极电流，其中，栅极驱动器IC还包括：第一电压转换器，其被配置成接收第一固定电源电压并且对第一固定电源电压的幅度进行调制以生成第一调制电源电压；以及第一开关，其被配置成将第一固定电源电压和第一调制电源电压选择性地耦接至栅极驱动器IC的输出端子，以调节栅极驱动电压。
2.根据实施方式1所述的栅极驱动器电路，其中，第一开关被配置成将第一固定电源电压和第一调制电源电压选择性地耦接至栅极驱动器IC的输出端子，以调节栅极电流。
3.根据实施方式1所述的栅极驱动器电路，其中，栅极驱动器IC还包括：控制器，其被配置成控制第一开关，使得在晶体管的第一开关事件时期的栅极电压的瞬变间隔期间，第一开关耦接至第一调制电源电压，并且控制第一开关，使得在栅极电压的第一静态状态期间，第一开关耦接至第一固定电源电压，第一静态状态邻接于瞬变间隔。
4.根据实施方式3所述的栅极驱动器电路，其中，控制器被配置成控制第一开关，使得在第一开关事件时期的栅极电压的瞬变间隔的米勒阶段期间，第一开关耦接至第一调制电源电压。
5.根据实施方式3所述的栅极驱动器电路，其中：控制器被配置成接收PWM控制信号并且基于PWM控制信号在开关状态之间驱动晶体管，并且控制器被配置成检测PWM控制信号的脉冲边沿并且控制第一开关，使得响应于检测到脉冲边沿而将第一开关耦接至第一调制电源电压。
6.根据实施方式5所述的栅极驱动器电路，其中：控制器包括定时器，并且控制器被配置成响应于检测到脉冲边沿而启动定时器并且控制第一开关，使得响应于定时器经过预定时间间隔而将第一开关耦接至第一固定电源电压。
7.根据实施方式5所述的栅极驱动器电路，其中：控制器耦接至晶体管的栅极端子并且被配置成监测栅极电压并将所监测的栅极电压与阈值电压值进行比较，并且控制器被配置成控制第一开关，使得响应于所监测的栅极电压超过阈值电压值而将第一开关耦接至第一固定电源电压。
8.根据实施方式7所述的栅极驱动器电路，其中，阈值电压值为第一固定电源电压。
9.根据实施方式7所述的栅极驱动器电路，其中，阈值电压值的幅度小于第一固定电源电压的幅度。
10.根据实施方式1所述的栅极驱动器电路，其中：第一固定电源电压为正固定电源电压，并且第一调制电源电压是调制后的正电源电压，并且第一开关事件是晶体管的导通开关事件。
11.根据实施方式1所述的栅极驱动器电路，其中：第一固定电源电压为负固定电源电压，并且第一调制电源电压是调制后的负电源电压，并且第一开关事件是晶体管的关断开关事件。
12.根据实施方式1所述的栅极驱动器电路，其中，第一电压转换器被配置成从外部控制器接收压摆率控制(SRC)控制信号，并且基于由SRC控制信号提供的电压幅度信息来生成第一调制电源电压。
13.根据实施方式12所述的栅极驱动器电路，还包括：传感器，其被配置成测量栅极驱动器电路的物理特性并且生成测量信号，其中，第一电压转换器被配置成从传感器接收测量信号，并且基于测量信号和SRC控制信号提供的电压幅度信息来生成第一调制电源电压。
14.根据实施方式13所述的栅极驱动器电路，其中，传感器是以下之一：温度传感器，其被配置成测量与晶体管相关联的温度；电压传感器，其被配置成测量与耦接至晶体管的负载相对应的负载电压；或者电流传感器，其被配置成测量与负载相对应的负载电流。
15.根据实施方式12所述的栅极驱动器电路，还包括：传感器，其被配置成测量栅极驱动器电路的物理特性并且生成测量信号；以及外部控制器，其被配置成从传感器接收测量信号，基于测量信号生成电压幅度信息，并且将包括电压幅度信息的SRC控制信号发送至第一电压转换器。
16.根据实施方式1所述的栅极驱动器电路，其中，栅极驱动器IC还包括：第二电压转换器，其被配置成接收第二固定电源电压并且对第二固定电源电压的幅度进行调制以生成第二调制电源电压；以及第二开关，其被配置成将第二固定电源电压和第二调制电源电压选择性地耦接至栅极驱动器IC的输出端子，以调节栅极驱动电压。
17.根据实施方式16所述的栅极驱动器电路，其中，栅极驱动器IC还包括：控制器，其被配置成：控制第一开关，使得在晶体管的第一开关事件时期的栅极电压的第一瞬变间隔期间，第一开关耦接至第一调制电源电压，并且在栅极电压的第一静态状态期间，第一开关耦接至第一固定电源电压，第一静态状态邻接于第一瞬变间隔，以及控制第二开关，使得在晶体管的第二开关事件时期的栅极电压的第二瞬变间隔期间，第二开关耦接至第二调制电源电压，并且在栅极电压的第二静态状态期间，第二开关耦接至第二固定电源电压，第二静态状态邻接于第二瞬变间隔。
18.根据实施方式17所述的栅极驱动器电路，其中，控制器被配置成：控制第一开关，使得在第一开关事件时期的栅极电压的第一瞬变间隔的第一米勒阶段期间，第一开关耦接至第一调制电源电压，以及控制第二开关，使得在第二开关事件期间的栅极电压的第二瞬变间隔的第二米勒阶段期间，第二开关耦接至第二调制电源电压。
19.一种在电力电路中在开关状态之间驱动晶体管的方法，该方法包括：在栅极驱动器集成电路(IC)的输出端子处提供栅极驱动电压，以在开关状态之间驱动晶体管；向栅极驱动器IC提供第一固定电源电压和第二固定电源电压；由栅极驱动器IC将第一固定电源电压转换为第一调制电源电压；以及由栅极驱动器IC经由第一开关将第一固定电源电压和第一调制电源电压选择性地耦接至栅极驱动器IC的输出端子，以调节栅极驱动电压。
20.根据实施方式19所述的方法，还包括：控制第一开关，使得在晶体管的第一开关事件时期的栅极电压的瞬变间隔期间，第一开关耦接至第一调制电源电压；以及控制第一开关，使得在栅极电压的第一静态状态期间，第一开关耦接至第一固定电源电压，第一静态状态邻接于瞬变间隔。
21.根据实施方式20所述的方法，还包括：控制第一开关，使得在第一开关事件时期的栅极电压的瞬变间隔的米勒阶段期间，第一开关耦接至第一调制电源电压。
22.根据实施方式21所述的方法，还包括：由栅极驱动器IC接收PWM控制信号；由栅极驱动器IC基于PWM控制信号在开关状态之间驱动晶体管；由栅极驱动器IC检测PWM控制信号的脉冲边沿；以及由栅极驱动器IC控制第一开关，使得响应于检测到脉冲边沿而将第一开关耦接至第一调制电源电压。
23.根据实施方式19所述的方法，还包括：由栅极驱动器IC将第二固定电源电压转换为第二调制电源电压；以及由栅极驱动器IC经由第二开关将第二固定电源电压和第二调制电源电压选择性地耦接至栅极驱动器IC的输出端子，以调节栅极驱动电压。
24.根据实施方式23所述的方法，还包括：控制第一开关，使得在晶体管的第一开关事件时期的栅极电压的第一瞬变间隔期间，第一开关耦接至第一调制电源电压；控制第一开关，使得在栅极电压的第一静态状态期间，第一开关耦接至第一固定电源电压，第一静态状态邻接于第一瞬变间隔；控制第二开关，使得在晶体管的第二开关事件时期的栅极电压的第二瞬变间隔期间，第二开关耦接至第二调制电源电压；以及控制第二开关，使得在栅极电压的第二静态状态期间，第二开关耦接至第二固定电源电压，第二静态状态邻接于第二瞬变间隔。
25.根据实施方式24所述的方法，还包括：控制第一开关，使得在第一开关事件时期的栅极电压的第一瞬变间隔的第一米勒阶段期间，第一开关耦接至第一调制电源电压；以及控制第二开关，使得在第二开关事件时期的栅极电压的第二瞬变间隔的第二米勒阶段期间，第二开关耦接至第二调制电源电压。
26.一种栅极驱动器，包括：第一端子，其被配置成接收第一固定电源电压；第二端子，其被配置成接收第二固定电源电压；输出端子，其被配置成提供栅极驱动电压以在开关状态之间驱动晶体管；第一电压转换器，其被配置成接收第一固定电源电压并且对第一固定电源电压的幅度进行调制以生成第一调制电源电压；以及第一开关，其被配置成将第一固定电源电压和第一调制电源电压选择性地耦接至输出端子，以调节栅极驱动电压。
27.根据实施方式26所述的栅极驱动器，还包括：控制器，其被配置成控制第一开关，使得在晶体管的第一开关事件时期的晶体管的栅极电压的瞬变间隔期间，第一开关耦接至第一调制电源电压，以及控制第一开关，使得在栅极电压的第一静态状态期间，第一开关耦接至第一固定电源电压，第一静态状态邻接于瞬变间隔。
28.根据实施方式27所述的栅极驱动器，其中，控制器被配置成控制第一开关，使得在第一开关事件时期的栅极电压的瞬变间隔的米勒阶段期间，第一开关耦接至第一调制电源电压。
29.根据实施方式27所述的栅极驱动器，其中：控制器被配置成接收PWM控制信号，并且基于PWM控制信号在开关状态之间驱动晶体管，并且控制器被配置成检测PWM控制信号的脉冲边沿，并且控制第一开关，使得第一开关响应于检测到脉冲边沿而耦接至第一调制电源电压。
30.根据实施方式29所述的栅极驱动器，其中：控制器包括定时器，并且控制器被配置成响应于检测到脉冲边沿而启动定时器并且控制第一开关，使得响应于定时器经过预定时间间隔而将第一开关耦接至第一固定电源电压。
31.根据实施方式29所述的栅极驱动器，其中：控制器被配置成监测栅极电压并将所监测的栅极电压与阈值电压值进行比较，并且控制器被配置成控制第一开关，使得响应于所监测的栅极电压超过阈值电压值而将第一开关耦接至第一固定电源电压。
32.根据实施方式26所述的栅极驱动器，还包括：第二电压转换器，其被配置成接收第二固定电源电压并且对第二固定电源电压的幅度进行调制以生成第二调制电源电压；以及第二开关，其被配置成将第二固定电源电压和第二调制电源电压选择性地耦接至栅极驱动器IC的输出端子，以调节栅极驱动电压。
33.根据实施方式32所述的栅极驱动器，还包括：控制器，其被配置成：控制第一开关，使得在晶体管的第一开关事件时期的晶体管的栅极电压的第一瞬变间隔期间，第一开关耦接至第一调制电源电压，并且在栅极电压的第一静态状态期间，第一开关耦接至第一固定电源电压，第一静态状态邻接于第一瞬变间隔，以及控制第二开关，使得在晶体管的第二开关事件时期的栅极电压的第二瞬变间隔期间，第二开关耦接至第二调制电源电压，并且在栅极电压的第二静态状态期间，第二开关耦接至第二固定电源电压，第二静态状态邻接于第二瞬变间隔。
34.根据实施方式33所述的栅极驱动器，其中，控制器被配置成：控制第一开关，使得在第一开关事件时期的栅极电压的第一瞬变间隔的第一米勒阶段期间，第一开关耦接至第一调制电源电压，以及控制第二开关，使得在第二开关事件时期的栅极电压的第二瞬变间隔的第二米勒阶段期间，第二开关耦接至第二调制电源电压。
尽管已经描述了各种实施方式，但是对于本领域普通技术人员将明显是，在本公开内容的范围内，更多的实施方式和实现方式是可行的。例如，可以存在其他方法来确定VGE的斜率。因此，除了根据所附权利要求书及其等同内容之外，本发明不受限制。关于由上述部件或结构(组件、设备、电路、***等)执行的各种功能，除非另有说明，否则用于描述此类部件的术语(包括对“装置”的引用)旨在对应于执行所描述的部件的指定功能(即，在功能上等效)的任何部件或构件，即使在结构上不等同于在本文所示的本发明的示例性实现方式中执行该功能的所公开的构件，也是如此。
此外，所附权利要求书据此结合到详细描述中，其中，每个权利要求可以作为独立的示例实施方式而独立。虽然每个权利要求可以作为单独的示例实施方式而独立，但是要注意的是，尽管从属权利要求可以在权利要求中指与一个或更多个其他权利要求的特定组合，但是其他示例实施方式也可以包括从属权利要求与每个其他从属权利要求或独立权利要求的主题的组合。除非指出不旨在特定的组合，否则本文提出了这样的组合。此外，旨在是将权利要求的特征包括到任何其他独立权利要求中，即使该权利要求没有直接引用于独立权利要求也是如此。
还要注意，说明书或权利要求书中公开的方法可以由具有用于执行这些方法的各个动作的装置的设备来实现。
此外，应理解，说明书或权利要求书中公开的多个动作或功能的公开可以不被解释为在特定顺序内。因此，多个动作或功能的公开将不会将它们限制为特定顺序，除非由于技术原因这些动作或功能不可互换。此外，在一些实施方式中，单个动作可以包括或可以分成多个子动作。除非明确排除，否则此类子动作可以包括在该单个动作的公开内，并且是该单个动作的公开的一部分。
本公开内容中描述的技术可以至少部分地以硬件、软件、固件或其任何组合来实现。例如，所描述的技术的各方面可以在一个或更多个处理器内实现，所述一个或更多个处理器包括一个或更多个微处理器、中央处理单元(CPU)、模数转换器、数字信号处理器(DSP)、专用集成电路(ASIC)或任何其他等效的集成或分立逻辑电路以及此类部件的任何组合。
术语“处理器”或“处理电路”可以互换使用，并且通常可以指单独或与其他逻辑电路组合的前述逻辑电路中的任何一个，或者适合于实现本文所描述的技术的任何其他等效电路。另外，可以将上述两个或更多个处理单元(例如，校正因子单元、门控制单元和比较器电路)组合成较少的处理单元，并且可以将其合并到单个处理器中。然而，每个处理单元可以具有其自己对应的子处理器或处理电路。
包括硬件的控制单元还可以执行本公开内容的一种或更多种技术，并且还可以包括处理器或适当的处理电路。这样的硬件、软件和固件可以在同一设备内或在分开的设备内实现以支持本公开内容中描述的各种技术。
尽管已经公开了各种示例性实施方式，但是对于本领域技术人员将明显的是，可以在不脱离本发明的精神和范围的情况下作出将实现本文所公开的构思的一些优点的各种改变和修改。对于本领域技术人员将明显的是，可以将执行相同功能的其他部件适当地替换。应当理解，在不脱离本发明的范围的情况下，可以利用其他实施方式，并且可以进行结构或逻辑上的改变。应当提到的是，即使未明确提及，参照特定附图说明的特征也可以与其他附图的特征组合。对总的发明构思的这种修改旨在由所附权利要求书及其合法等同物覆盖。

Claims (25)

1.一种栅极驱动器电路，包括：
第一电源轨，其被配置成提供第一固定电源电压；
第二电源轨，其被配置成提供第二固定电源电压；
晶体管，其包括具有栅极电压的栅极端子；
栅极驱动器集成电路IC，其被提供有所述第一固定电源电压和所述第二固定电源电压，所述栅极驱动器IC包括耦接至所述晶体管的所述栅极端子的输出端子并且被配置成在所述输出端子处提供栅极驱动电压以在开关状态之间驱动所述晶体管；以及
栅极电阻器，其耦接在所述栅极驱动器IC的所述输出端子与所述晶体管的所述栅极端子之间，其中，所述栅极电阻器基于所述栅极驱动电压和所述栅极电压限定栅极电流；
其中，所述栅极驱动器IC还包括：
第一电压转换器，其被配置成接收所述第一固定电源电压并且对所述第一固定电源电压的幅度进行调制以生成第一调制电源电压；以及
第一开关，其被配置成将所述第一固定电源电压和所述第一调制电源电压选择性地耦接至所述栅极驱动器IC的所述输出端子以调节所述栅极驱动电压。
2.根据权利要求1所述的栅极驱动器电路，其中，所述第一开关被配置成将所述第一固定电源电压和所述第一调制电源电压选择性地耦接至所述栅极驱动器IC的所述输出端子，以调节所述栅极电流。
3.根据权利要求1所述的栅极驱动器电路，其中，所述栅极驱动器IC还包括：
控制器，其被配置成控制所述第一开关，使得在所述晶体管的第一开关事件时期的所述栅极电压的瞬变间隔期间，所述第一开关耦接至所述第一调制电源电压，并且控制所述第一开关，使得在所述栅极电压的第一静态状态期间，所述第一开关耦接至所述第一固定电源电压，所述第一静态状态邻接于所述瞬变间隔。
4.根据权利要求3所述的栅极驱动器电路，其中，所述控制器被配置成控制所述第一开关，使得在所述第一开关事件时期的所述栅极电压的瞬变间隔的米勒阶段期间，所述第一开关耦接至所述第一调制电源电压。
5.根据权利要求3所述的栅极驱动器电路，其中：
所述控制器被配置成接收PWM控制信号并且基于所述PWM控制信号在所述开关状态之间驱动所述晶体管，并且
所述控制器被配置成检测所述PWM控制信号的脉冲边沿并且控制所述第一开关，使得响应于检测到所述脉冲边沿而将所述第一开关耦接至所述第一调制电源电压。
6.根据权利要求5所述的栅极驱动器电路，其中：
所述控制器包括计时器，并且
所述控制器被配置成响应于检测到所述脉冲边沿而启动所述计时器并且控制所述第一开关，使得响应于所述计时器经过预定时间间隔而将所述第一开关耦接至所述第一固定电源电压。
7.根据权利要求5所述的栅极驱动器电路，其中：
所述控制器耦接至所述晶体管的所述栅极端子并且被配置成监测所述栅极电压并将所监测的栅极电压与阈值电压值进行比较，并且
所述控制器被配置成控制所述第一开关，使得响应于所监测的栅极电压超过所述阈值电压值而将所述第一开关耦接至所述第一固定电源电压。
8.根据权利要求7所述的栅极驱动器电路，其中，所述阈值电压值为所述第一固定电源电压。
9.根据权利要求7所述的栅极驱动器电路，其中，所述阈值电压值的幅度小于所述第一固定电源电压的幅度。
10.根据权利要求3所述的栅极驱动器电路，其中：
所述第一固定电源电压为正固定电源电压，以及所述第一调制电源电压为调制后的正电源电压；并且
所述第一开关事件是所述晶体管的导通开关事件。
11.根据权利要求1所述的栅极驱动器电路，其中：
所述第一固定电源电压为负固定电源电压，以及所述第一调制电源电压为调制后的负电源电压，并且
所述第一开关事件是所述晶体管的关断开关事件。
12.根据权利要求1所述的栅极驱动器电路，其中，所述第一电压转换器被配置成从外部控制器接收压摆率控制SRC控制信号，并且基于由所述SRC控制信号提供的电压幅度信息来生成所述第一调制电源电压。
13.根据权利要求12所述的栅极驱动器电路，还包括：
传感器，其被配置成测量所述栅极驱动器电路的物理特性并且生成测量信号；
其中，所述第一电压转换器被配置成从所述传感器接收所述测量信号并且基于所述测量信号和由所述SRC控制信号提供的所述电压幅度信息来生成所述第一调制电源电压。
14.根据权利要求13所述的栅极驱动器电路，其中，所述传感器是以下之一：温度传感器，其被配置成测量与所述晶体管相关联的温度；电压传感器，其被配置成测量与耦接至所述晶体管的负载相对应的负载电压；或者电流传感器，其被配置成测量与所述负载相对应的负载电流。
15.根据权利要求12所述的栅极驱动器电路，还包括：
传感器，其被配置成测量所述栅极驱动器电路的物理特性并且生成测量信号；以及
外部控制器，其被配置成从所述传感器接收所述测量信号，基于所述测量信号生成所述电压幅度信息，并且将包括所述电压幅度信息的所述SRC控制信号发送至所述第一电压转换器。
16.根据权利要求1所述的栅极驱动器电路，其中，所述栅极驱动器IC还包括：
第二电压转换器，其被配置成接收所述第二固定电源电压并且对所述第二固定电源电压的幅度进行调制以生成第二调制电源电压；以及
第二开关，其被配置成将所述第二固定电源电压和所述第二调制电源电压选择性地耦接至所述栅极驱动器IC的所述输出端子，以调节所述栅极驱动电压。
17.根据权利要求16所述的栅极驱动器电路，其中，所述栅极驱动器IC还包括：
控制器，其被配置成：
控制所述第一开关，使得在所述晶体管的第一开关事件时期的所述栅极电压的第一瞬变间隔期间，所述第一开关耦接至所述第一调制电源电压，并且在所述栅极电压的第一静态状态期间，所述第一开关耦接至所述第一固定电源电压，所述第一静态状态邻接于所述第一瞬变间隔，以及
控制所述第二开关，使得在所述晶体管的第二开关事件时期的所述栅极电压的第二瞬变间隔期间，所述第二开关耦接至所述第二调制电源电压，并且在所述栅极电压的第二静态状态期间，所述第二开关耦接至所述第二固定电源电压，所述第二静态状态邻接于所述第二瞬变间隔。
18.根据权利要求17所述的栅极驱动器电路，其中，所述控制器被配置成：
控制所述第一开关，使得在所述第一开关事件时期的所述栅极电压的所述第一瞬变间隔的第一米勒阶段期间，所述第一开关耦接至所述第一调制电源电压，以及
控制所述第二开关，使得在所述第二开关事件时期的所述栅极电压的所述第二瞬变间隔的第二米勒阶段期间，所述第二开关耦接至所述第二调制电源电压。
19.一种在电力电路中在开关状态之间驱动晶体管的方法，所述方法包括：
在栅极驱动器集成电路IC的输出端子处提供栅极驱动电压，以在开关状态之间驱动所述晶体管；
向所述栅极驱动器IC提供第一固定电源电压和第二固定电源电压；
由所述栅极驱动器IC将所述第一固定电源电压转换为第一调制电源电压；以及
由所述栅极驱动器IC经由第一开关将所述第一固定电源电压和所述第一调制电源电压选择性地耦接至所述栅极驱动器IC的所述输出端子，以调节所述栅极驱动电压。
20.根据权利要求19所述的方法，还包括：
控制所述第一开关，使得在所述晶体管的第一开关事件时期的所述栅极电压的瞬变间隔期间，所述第一开关耦接至所述第一调制电源电压；以及
控制所述第一开关，使得在所述栅极电压的第一静态状态期间，所述第一开关耦接至所述第一固定电源电压，所述第一静态状态邻接于所述瞬变间隔。
21.根据权利要求20所述的方法，还包括：
控制所述第一开关，使得在所述第一开关事件时期的所述栅极电压的所述瞬变间隔的米勒阶段期间，所述第一开关耦接至所述第一调制电源电压。
22.根据权利要求21所述的方法，还包括：
由所述栅极驱动器IC接收PWM控制信号；
由所述栅极驱动器IC基于所述PWM控制信号在所述开关状态之间驱动所述晶体管；
由所述栅极驱动器IC检测所述PWM控制信号的脉冲边沿；以及
由所述栅极驱动器IC控制所述第一开关，使得响应于检测到所述脉冲边沿而将所述第一开关耦接至所述第一调制电源电压。
23.根据权利要求19所述的方法，还包括：
由所述栅极驱动器IC将所述第二固定电源电压转换为第二调制电源电压；以及
由所述栅极驱动器IC经由第二开关将所述第二固定电源电压和所述第二调制电源电压选择性地耦接至所述栅极驱动器IC的所述输出端子，以调节所述栅极驱动电压。
24.根据权利要求23所述的方法，还包括：
控制所述第一开关，使得在所述晶体管的第一开关事件时期的所述栅极电压的第一瞬变间隔期间，所述第一开关耦接至所述第一调制电源电压；
控制所述第一开关，使得在所述栅极电压的第一静态状态期间，所述第一开关耦接至所述第一固定电源电压，所述第一静态状态邻接于所述第一瞬变间隔；
控制所述第二开关，使得在所述晶体管的第二开关事件时期的所述栅极电压的第二瞬变间隔期间，所述第二开关耦接至所述第二调制电源电压；以及
控制所述第二开关，使得在所述栅极电压的第二静态状态期间，所述第二开关耦接至所述第二固定电源电压，所述第二静态状态邻接于所述第二瞬变间隔。
25.根据权利要求24所述的方法，还包括：
控制所述第一开关，使得在所述第一开关事件时期的所述栅极电压的所述第一瞬变间隔的第一米勒阶段期间，所述第一开关耦接至所述第一调制电源电压；以及
控制所述第二开关，使得在所述第二开关事件时期的所述栅极电压的所述第二瞬变间隔的第二米勒阶段期间，所述第二开关耦接至所述第二调制电源电压。
CN202011015363.4A 2019-09-27 2020-09-24 栅极驱动器电路以及驱动晶体管的方法 Pending CN112583389A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/585,676 US10790818B1 (en) 2019-09-27 2019-09-27 Slew rate control by adaptation of the gate drive voltage of a power transistor
US16/585,676 2019-09-27

Publications (1)

Publication Number Publication Date
CN112583389A true CN112583389A (zh) 2021-03-30

Family

ID=72615157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011015363.4A Pending CN112583389A (zh) 2019-09-27 2020-09-24 栅极驱动器电路以及驱动晶体管的方法

Country Status (3)

Country Link
US (1) US10790818B1 (zh)
EP (1) EP3799308A1 (zh)
CN (1) CN112583389A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116388742A (zh) * 2023-06-02 2023-07-04 东莞市长工微电子有限公司 功率半导体器件栅极驱动电路及驱动方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11245394B2 (en) * 2020-07-02 2022-02-08 LEN Technology Limited Power device driving device and driving method
US11666101B2 (en) * 2020-07-15 2023-06-06 Altria Client Services Llc Heating engine control circuits and non-nicotine electronic vaping devices including the same
US11653704B2 (en) * 2020-07-15 2023-05-23 Altria Client Services Llc Heating engine control circuits and nicotine electronic vaping devices including the same
US11916470B2 (en) 2020-09-30 2024-02-27 Qualcomm Incorporated Gate driving technique to lower switch on-resistance in switching converter applications
US11362646B1 (en) 2020-12-04 2022-06-14 Skyworks Solutions, Inc. Variable current drive for isolated gate drivers
US11641197B2 (en) 2021-04-28 2023-05-02 Skyworks Solutions, Inc. Gate driver output protection circuit
US11289897B1 (en) 2021-08-30 2022-03-29 Crane Electronics, Inc. Radiation tolerant temperature compensated delayed undervoltage lockout and overvoltage shutdown
US11545969B1 (en) * 2021-09-20 2023-01-03 Infineon Technologies Ag Gate-to-source monitoring of power switches during runtime
US11558054B1 (en) * 2021-11-15 2023-01-17 Kabushiki Kaisha Toshiba Active gate driving signal optimization
US11626870B1 (en) 2022-01-11 2023-04-11 Infineon Technologies Austria Ag Gate driver
CN117639746A (zh) * 2022-08-10 2024-03-01 南京绿芯集成电路有限公司 切换式电源的功率开关晶体管驱动电路
US20240162806A1 (en) * 2022-11-10 2024-05-16 Qorvo Us, Inc. Using different voltage levels to close a switch in a switch converter
EP4376300A1 (en) * 2022-11-22 2024-05-29 NXP USA, Inc. A gate driver circuit
EP4376299A1 (en) * 2022-11-25 2024-05-29 Nexperia B.V. A control circuit for an output driver with a slew rate control circuit and an output driver comprising the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3123349B2 (ja) * 1994-06-29 2001-01-09 富士電機株式会社 半導体装置の制御回路
JP3421507B2 (ja) * 1996-07-05 2003-06-30 三菱電機株式会社 半導体素子の駆動回路
US5828247A (en) * 1996-12-09 1998-10-27 Delco Electronics Corporation Externally multi-configurable output driver
JP4419270B2 (ja) * 2000-04-20 2010-02-24 株式会社デンソー 電気負荷駆動用ｉｃ
US6545513B2 (en) * 2001-05-17 2003-04-08 Denso Corporation Electric load drive apparatus
US7276954B2 (en) * 2002-06-26 2007-10-02 Kabushiki Kaisha Toyota Jidoshokki Driver for switching device
JP3883925B2 (ja) * 2002-07-30 2007-02-21 三菱電機株式会社 電力用半導体素子の駆動回路
US7292088B2 (en) 2004-05-19 2007-11-06 International Rectifier Corporation Gate driver output stage with bias circuit for high and wide operating voltage range
CN101421910B (zh) * 2006-04-06 2011-06-08 三菱电机株式会社 半导体元件的驱动电路
JP5186095B2 (ja) * 2006-10-02 2013-04-17 株式会社日立製作所 ゲート駆動回路
US7821306B2 (en) * 2007-06-19 2010-10-26 Panasonic Corporation Switching device drive circuit
US20090212843A1 (en) * 2008-02-25 2009-08-27 Infineon Technologies Ag Semiconductor device arrangement and method
JP5621605B2 (ja) * 2011-01-14 2014-11-12 株式会社デンソー スイッチング素子の駆動回路
US8773172B2 (en) * 2012-11-19 2014-07-08 Infineon Technologies Ag Driver circuit with tight control of gate voltage
US9137862B2 (en) 2013-06-07 2015-09-15 Texas Instruments Incorporated Slew rate controlled transistor driver
JP2015171226A (ja) * 2014-03-06 2015-09-28 三菱電機株式会社 インバータ装置及び空気調和機
DE102014214246B3 (de) * 2014-04-24 2015-07-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung zum Schalten eines halbleiterbasierten Schalters und Sensor zur Erfassung einer Stromänderungsgeschwindigkeit an einem halbleiterbasierten Schalter
JP6524020B2 (ja) * 2016-05-19 2019-06-05 三菱電機株式会社 遅延時間補正回路、半導体デバイス駆動回路および半導体装置
KR101794997B1 (ko) 2016-07-26 2017-11-08 현대오트론 주식회사 절연 게이트 드라이버 및 그를 포함하는 전력 소자 구동 시스템
JP2018093684A (ja) * 2016-12-07 2018-06-14 ルネサスエレクトロニクス株式会社 半導体装置および電力変換装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116388742A (zh) * 2023-06-02 2023-07-04 东莞市长工微电子有限公司 功率半导体器件栅极驱动电路及驱动方法
CN116388742B (zh) * 2023-06-02 2023-08-29 东莞市长工微电子有限公司 功率半导体器件栅极驱动电路及驱动方法

Also Published As

Publication number Publication date
US10790818B1 (en) 2020-09-29
EP3799308A1 (en) 2021-03-31

Similar Documents

Publication Publication Date Title
US10790818B1 (en) Slew rate control by adaptation of the gate drive voltage of a power transistor
US10644689B2 (en) Transistor drive circuit and motor drive control apparatus
US10587262B1 (en) DV/DT self-adjustment gate driver architecture
US8531212B2 (en) Drive circuit for voltage-control type of semiconductor switching device
KR101449083B1 (ko) 스위칭 게이트 드라이브
US10469057B1 (en) Method for self adaption of gate current controls by capacitance measurement of a power transistor
CN109417386B (zh) 驱动电路以及使用该驱动电路的功率模块
JP5545308B2 (ja) 駆動回路
US20130107584A1 (en) Dynamic Mosfet Gate Drivers
JP5976215B2 (ja) パワー半導体素子の駆動回路
US9923557B2 (en) Switching circuit and power conversion circuit
CN112202317A (zh) 栅极驱动装置及功率转换装置
US20160301351A1 (en) Gate driving circuit, inverter circuit, and motor control device
US20180219545A1 (en) Switching rate monitoring and control
US20160218612A1 (en) Gate driver circuit and power conversion apparatus using same
CN112104207A (zh) 用于功率半导体的开关电容器驱动电路
US11843368B2 (en) Method for reducing oscillation during turn on of a power transistor by regulating the gate switching speed control of its complementary power transistor
US11923832B1 (en) Gate driver circuit with a limiting function to maintain control voltage under a rated limit
CN112803727A (zh) 栅极驱动装置及功率转换装置
CN116345867A (zh) 用于功率器件栅极驱动器的负负载电流的过电流保护
Laumen et al. Closed-loop dv/dt control of SiC MOSFETs yielding minimal losses and machine degradation
US10491135B1 (en) Device and a method to limit inrush current of single phase input in an electric power system
CN116707499A (zh) 驱动器***以及驱动功率晶体管以驱动负载的方法
CN114070283B (zh) 用于驱动晶体管的方法和栅极驱动器***
US11876509B1 (en) Gate control method of MOS-gated power device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination