CN112582507B - Led芯片及显示面板 - Google Patents
Led芯片及显示面板 Download PDFInfo
- Publication number
- CN112582507B CN112582507B CN201910939825.2A CN201910939825A CN112582507B CN 112582507 B CN112582507 B CN 112582507B CN 201910939825 A CN201910939825 A CN 201910939825A CN 112582507 B CN112582507 B CN 112582507B
- Authority
- CN
- China
- Prior art keywords
- layer
- type semiconductor
- semiconductor layer
- electrode
- led chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 239
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 238000009792 diffusion process Methods 0.000 claims description 95
- 238000003892 spreading Methods 0.000 claims description 14
- 230000007480 spreading Effects 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 11
- 230000001965 increasing effect Effects 0.000 description 9
- 238000013461 design Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 239000004205 dimethyl polysiloxane Substances 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- -1 titanium aluminum titanium gold Chemical compound 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- BIVGQKYDVGQFBW-UHFFFAOYSA-N chromium gold platinum Chemical compound [Cr][Pt][Au] BIVGQKYDVGQFBW-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000087 laser glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种LED芯片及显示面板,本发明提供的LED芯片,通过将N型半导体层、多量子阱层、P型半导体层依次叠层设置在基板上,并将与N型半导体层电性连接的N电极和与P型半导体层电性连接的P电极分别设置在多量子阱层的外周的不同位置上,以使P电极和N电极均能够偏离多量子阱层的正面出光路径,也即是说,上述设置使得P电极和N电极偏离LED芯片的出光面,从而有效地提高了LED芯片的正面出光效率,进而提高了该LED芯片制成的显示面板的显示亮度。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种LED芯片及显示面板。
背景技术
随着传统平板显示和微型投影显示技术的发展,未来可期的主流核心Micro-LED显示技术具有显著的性能优势越来越引起人们的广泛关注。Micro-LED可视为微小化的LED,可单独点亮,具有低功耗、高亮度、高清晰度与长寿命等优势,其未来将成为能与AMOLED显示并驾齐驱的新型显示技术。
在Micro-LED的制作工艺中,芯片结构是提升LED出光效率的关键一环。当前,正装芯片的P金属电极位于LED芯片中发光层的正上方,即位于LED芯片的出光面。
然而,现有的LED芯片结构中,将P电极设置在出光面,极大的影响了LED芯片的正面出光率,从而降低该LED芯片制成的显示屏的显示效果。
发明内容
针对现有技术中的上述缺陷,本发明提供一种LED芯片及显示面板,以解决现有的LED芯片的正面出光效率低从而影响该LED芯片制成的显示面板的显示效果的问题。
第一方面,本发明提供一种LED芯片,包括:基板、N型半导体层、多量子阱层、P型半导体层、P电极和N电极,所述N型半导体层、所述多量子阱层及所述P型半导体层依次层叠设置在所述基板上;
所述P电极和所述N电极位于所述N型半导体层的上方,且分别位于所述多量子阱层外周的不同位置;所述N电极与所述N型半导体层电性连接,所述P电极与所述P型半导体层电性连接。
本发明提供的LED芯片,通过将N型半导体层、多量子阱层、P型半导体层依次叠层设置在基板上,并将与N型半导体层电性连接的N电极和与P型半导体层电性连接的P电极分别设置在多量子阱层的外周的不同位置上,以使P电极和N电极均能够偏离多量子阱层的正面出光路径,也即是说,上述设置使得P电极和N电极偏离LED芯片的出光面,从而有效地提高了LED芯片的正面出光效率,进而提高了该LED芯片制成的显示屏的显示亮度。
在一种可能的设计中,所述LED芯片还包括电流扩散层;
所述电流扩散层覆盖在所述P型半导体层背离所述多量子阱层的表面,并与所述P电极电性连接。
本发明通过在P型半导体层背离多量子阱层的一侧设置电流扩散层,并将P电极电性连接在该电流扩散层上,以使P电极通过电流扩散层与P型半导体层电性连接,从而促进了P电极与P型半导体层之间的电流传输速度,增加了电子活性能,进而提升了LED光转换效率。
在一种可能的设计中,所述电流扩散层的一部分延伸至位于P电极与所述N型半导体层之间。
本发明通过将电流扩散层的一部分延伸至P电极与N型半导体层之间,以增大电流扩散层与P电极之间的接触面积,从而进一步提高P电极与P型半导体层之间的电流扩散速度,进而提升了LED光转换效率。
在一种可能的设计中,所述LED芯片还包括反射层,所述反射层的至少部分包覆在所述多量子阱层的侧壁上。
本发明通过在多量子阱层的侧壁上包覆反射层,以使多量子阱层从侧部发出的光线能够通过该反射层反射至多量子阱层的正面出光路径上,从而有效地避免光线从LED芯片的侧部漏出,进一步提高了LED芯片的正面出光率。
在一种可能的设计中,所述反射层的一部分位于所述电流扩散层背离所述多量子阱层的侧壁的表面,并延伸至所述P电极,所述反射层的另一部分覆盖在所述多量子阱层的侧壁,并延伸至所述N电极。
上述设置方式使得多量子阱层朝向P电极和N电极的侧壁以及位于该侧壁的下方均能够得到反射层的包覆,以提高第一反射层对经多量子阱层发出并从侧方漏出的光线的接收量,并将该光线反射至多量子阱层的正面出光路径上,这样不仅能够防止侧部漏光,而且也进一步提高了LED芯片的正面出光效率,增强了LED芯片的光强。
在一种可能的设计中,所述反射层为布拉格反射层。
通过将反射层设置为布拉格反射层,以提高该反射层对光线的反射率,不仅有效避免LED芯片的侧部漏光,而且也进一步提高了LED芯片正面出光量,增强了LED芯片的光强。
在一种可能的设计中,所述LED芯片还包括第一绝缘层;
所述第一绝缘层覆盖在所述电流扩散层背离所述P型半导体层的表面,且延伸至所述反射层背离所述多量子阱层的侧壁的表面。
本发明通过在电流扩散层背离P型半导体层的表面以及反射层远离多量子阱层的侧壁的表面上均包覆第一绝缘层,以实现LED芯片的侧方以及正面不会向外界漏电的作用,从而进一步保证该LED芯片的安全性能。
在一种可能的设计中,所述LED芯片还包括第二绝缘层,所述第二绝缘层覆盖在所述P型半导体层和多量子阱层的侧壁上,并延伸至所述N型半导体层上;
其中,所述第二绝缘层位于所述N型半导体层上的一部分延伸至所述电流扩散层与N型半导体层之间。
上述设置方式使得电流扩散层与多量子阱层和N型半导体层之间起到有效的绝缘作用,从而避免与电流扩散层电性连接的P电极与N型半导体之间发生电连接,从而影响LED芯片的正常发光。同时通过分别在P型半导体层和多量子阱层的侧壁上均包覆一层第二绝缘层,以避免LED芯片的侧方漏电。
在一种可能的设计中,所述N型半导体层包括N型半导体层本体和设置在该N型半导体层本体的外周侧壁上的至少一个凸出部,所述凸出部的底端伸出所述N型半导体层本体的底面;
优选地,所述凸出部的数量为偶数个,每两个所述凸出部沿所述N型半导体层的中心轴线对称。
本发明通过在N型半导体层本体的侧壁上形成至少一个凸出部,这样,在该LED芯片安装至驱动背板上之前进行基板的剥离时,可去除凸出部下方的基板以外的N型半导体层下方的所有基板,通过凸出部底端的基板实现对基板以上的部件的支撑与连接,从而减少了临时键合工艺,提高了LED芯片安装至驱动背板的工作效率。同时,在N型半导体层本体的侧壁设置多个对称的凸出部,以提高在去除凸出部下方的基板以外的其他基板后,该LED芯片的各层的稳固性。另外,凸出部的设置也使得在剥离基板的过程中仅剥离该凸出部下方以外的基板的过程更加方便快捷,从而提高了剥离效率。
第二方面,本发明还提供一种显示面板,包括盖板和如上述的LED芯片;
所述盖板与所述基板相对设置;所述N型半导体层、多量子阱层及P型半导体层均位于所述基板与所述盖板之间;
所述盖板上设置有微透镜;和/或,所述盖板上覆盖有偏光片。
本发明提供的显示面板,提高了LED芯片的正面出光效率,进而提高了该LED芯片制成的显示面板的显示亮度。另外,通过在盖板上设置微透镜结构,以改变出射光的角度,从而增大视角。另外,在盖板上覆盖偏光片,以防止外界光对LED芯片发出的光的干扰,增加显示的对比度,从而提高显示面板的显示效果。
本发明的构造以及它的其他发明目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一实施例提供的一种LED芯片的结构示意图;
图2是本发明一实施例提供的一种LED芯片中第一绝缘层以下的俯视图;
图3是图2的A-A剖视图;
图4(a)~图4(i)是本发明一实施例提供的LED芯片的制作方法中的步骤一~步骤九的结构示意图。
附图标记说明:
101-基板;
102-N型半导体层;
1021-第一部分;
1022-第二部分;
1023-第三部分;
1024-凸出部;
1025-N型半导体层本体;
103-多量子阱层;
104-P型半导体层;
105-电流扩散层;
1051-第一子电流扩散层;
1052-第二子电流扩散层;
1053-第三子电流扩散层;
106-反射层;
1061-第一反射层;
1062-第二反射层;
107-第二绝缘层;
1071-第二绝缘层a;
1072-第二绝缘层b;
108-第一绝缘层;
109-P电极;
110-N电极。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
实施例一
图1是本实施例提供的一种LED芯片的结构示意图;图2是本实施例提供的一种LED芯片中第一绝缘层以下的俯视图;图3是图2的A-A剖视图。参照图1至图3所示,本实施例提供一种LED芯片,包括基板101、依次叠设在基板101上的N型半导体层102、多量子阱层103及P型半导体层104,换句话说,N型半导体层102、多量子阱层103及P型半导体层104沿基板101的中心轴线方向自下而上依次叠层设置,即N型半导体层102位于基板101的表面,多量子阱层103位于P型半导体层104与N型半导体层102之间,P型半导体层104位于最上层。
本实施例的LED芯片还包括P电极109和N电极110,该P电极109和N电极110位于N型半导体层102上,且分别位于多量子阱层103外周的不同位置。其中,该P电极与P型半导体层104电性连接,N电极110与N型半导体层102电性连接,以保证该LED芯片的正常发光。
本实施例中,LED芯片的多量子阱层103在具体设置时,覆盖在N型半导体层102背离基板101的表面的部分区域。
作为第一种设置方式,该多量子阱层103的四周边缘均位于N型半导体层102的边缘内部。以N型半导体层102为长方体结构为例,该多量子阱层103的四周均位于N型半导体层102的四个边缘的内部区域,则多量子阱层103的四周侧壁分别与N型半导体层102的四个边缘之间具有一定间距,此时,该P电极109和N电极110分别设置在N型半导体层102上位于多量子阱层103外周的不同的位置。例如,该P电极109和N电极110设置在该多量子阱层103的边缘与N型半导体层102的长边之间的位置上,或者该P电极109和N电极110设置在多量子阱层103的外缘与N型半导体层102的宽边之间的位置上,以保证该P电极109和N电极110偏离多量子阱层103的光线的正面出射路径,从而避免该P电极109和N电极110遮挡该多量子阱层103的正面出光光线,从而提高该正面出光率。
可以理解的是,为了避免P电极109和N电极110之间发生短路,在具体设置时,可以将P电极109和N电极110分别设置在多量子阱层103四个侧壁的任意两侧,以使P电极109与N电极110之间通过多量子肼层103有效的分隔开。
参照图2所示,作为第二种设置方式,在N型半导体层102的宽度方向上可以完全覆盖有该多量子肼层103,也即是说,多量子阱层103沿N型半导体层102的宽度方向相对的两侧边缘分别延伸至N型半导体层102的长边,此时,P电极109和N电极110设置在多量子阱层103沿N型半导体层102的长度方向相对的两侧边缘的外侧。例如,P电极109和N电极110分别设置在多量子阱层103的不同侧。
当然,在其他设置方式中,该多量子阱层103沿N型半导体层102的长度方向相对设置的两侧边缘可以分别延伸至N型半导体层102的两个宽边,从而使得P电极109和N电极110设置在该多量子阱层103沿N型半导体层102的宽度方向相对的两侧边缘的外周,以避开多量子阱层103的正面出光面。
可以理解的是,该多量子肼层103还可以覆盖在N型半导体层102表面的其他位置,只要能够保证P电极109和N电极110分别设置在多量子肼层103的外周的不同位置即可。
本实施例具体以多量子肼层103的第二种设置方式为例进行说明。
为了便于描述,本实施例将N型半导体层102包括沿长度方向依次设置的第一部分1021、第二部分1022和第三部分1023,第二部分1022位于第一部分1021和第三部分1023之间。本实施例的多量子阱层103和P型半导体层104可以依次叠设在N型半导体层102的第二部分上1022上。此时,P电极109和N电极110位于N型半导体102的第一部分1021或第二部分1022上。在本示例中,P电极109具***于N型半导体层102的第一部分1021背离基板101的一侧,N电极具***于N型半导体层102的第三部分1023背离基板101的一侧。
可以理解的是,在其他示例中,P电极109和N电极110还可以均设置在N型半导体层102的第一部分1021上,只要保证P电极109和N电极110之间能够得到有效地电性隔离即可。
其中,本实施例的基板101可以是蓝宝石衬底基板。N型半导体层102可以为N型GaN层,P型半导体层104可以为P型GaN层。多量子阱层103为本实施例的LED芯片的发光层,其发出的光线经P型半导体层104传输至LED芯片的出光面,使LED显示屏正常显示。具体实现时,本实施例的多量子阱层103具体可以是InGaN/GaN多量子阱有源层,具体的材料可根据LED芯片的性能而灵活调整,此处不再赘述。
其中,P电极109可采用铬铂金制成,N电极110可采用钛铝钛金制成。当然,该P电极109和N电极110还可以采用同样的材料制成。在一些示例中,该P电极109和N电极110还可以采用反射率高的材料制成,以使多量子阱层103经侧壁散发至至P电极109和N电极110上的光线能够经P电极109和N电极110反射至多量子阱层103的正面出光路径上,从而增强正面出光率。
本实施例的LED芯片,将设置在基板101上的N型半导体层102沿长度方向依次分为第一部分1021、第二部分1022和第三部分1023,并将多量子阱层103和P型半导体层104均设置在第二部分1022上,以使多量子阱层103的正面出光面位于N型半导体层102的第二部分1022的正上方,且该多量子阱层103的正面出光路径为平行于多量子阱层103的中心轴线方向的路径。
同时,与N型半导体层102电性连接的N电极110设置在N型半导体层102的第三部分1023上,即位于多量子阱层103的旁侧,以避开多量子阱层103的正面出光路径,从而避免N电极110影响多量子阱103的正面出光效率。另外,本实施例将与P型半导体层104电性连接的P电极109设置为N型半导体层102的第一部分1021或第三部分1023上,以使P电极109偏离多量子阱层103的正面出光路径,也即是说,上述设置使得P电极109偏离LED芯片的出光面,从而有效地提高了LED芯片的正面出光效率,进而提高了该LED芯片制成的显示屏的显示亮度。
可选地,本实施例可以将N型半导体层102的第二部分1022的高度设置为大于第一部分1021和第三部分1023的高度,此时,将P电极109和N电极110分别设置在第二部分1022的两侧,以使N型半导体层102的第二部分1022对P电极109和N电极110进行有效隔离,从而避免了P电极109与N电极110之间发生短路的情况,进而保证LED芯片的正常工作。
需要说明的是,N型半导体层102的高度具体是指N型半导体层102背离基板101的表面与和基板101接触的表面之间的距离,也即是说,N型半导体层102的高度为N型半导体层102沿垂直于基板101的方向上的厚度。进一步地,N型半导体层102的第一部分1021的高度等于第三部分1023的高度,也即是说,N型半导体层102的第一部分1021与第三部分1023背离基板101的表面齐平,以简化该N型半导体层102的结构,使得N型半导体层102的制作更加方便快捷,从而提高了整个LED芯片的制作效率。例如,当对N型半导体层102的第一部分1021和第三部分1023进行刻蚀时,直接以同样的刻蚀参数(刻蚀速度和刻蚀时间)进行刻蚀,便可使第一部分1021和第三部分1023齐平,进而提高了N型半导体层102的制作效率。
本实施例中,当P电极109设置在N型半导体层102位于多量子阱层103的外周,例如该P电极109位于N型半导体层102的第一部分1021上时,为了使该P电极109能够与N型半导体层102的第二部分1022上的P型半导体层104电性连接,在一些示例中,该P型半导体层104的一端可以延伸至第一部分1021上,以便与P电极109稳定连接(图中未示出)。也即是说,在该示例中,P型半导体层104的一部分位于N型半导体层102的第二部分1022的正上方,另一部分位于N型半导体层102的第一部分1021或者第三部分1023的正上方。
参照图1所示,在另外一些示例中,该LED芯片还包括电流扩散层105。该电流扩散层105覆盖在P型半导体层104背离多量子阱层103的表面,并与P电极109电性连接。
例如,当P电极109设置在N型半导体层102的第一部分1021上,多量子阱层103和P型半导体层104依次叠设在N型半导体层102的第二部分1022上时,该电流扩散层105包覆在P型半导体层104背离多量子阱层103的一侧,且朝向P电极109的一侧与P电极109电性连接。其中,电流扩散层105可以是ITO薄膜层或Ni/Au金属薄膜层。该电流扩散层105为透明结构,以保证光线的正常传输。
在上述示例中,P型半导体层104的全部均位于N型半导体层102的第二部分1022上,P电极109与P型半导体104之间通过电流扩散层105实现电性连接。该电流扩散层105的设置促进了P电极109与P型半导体层104之间的电流传输速度,增加了电子活性能,进而提升了LED光转换效率。
本实施例中,电流扩散层105的设置方式至少包括两种。作为第一种可能的设置方式,该电流扩散层105设置在P型半导体层104背离多量子阱层103的一侧,位于N型半导体层102的第一部分1021上的P电极109往电流扩散层105的一端延伸,直至与该电流扩散层105朝向N型半导体层102的第一部分1021的一端电性连接。由此可见,在该设置方式中,该电流扩散层105仅位于P型半导体层104背离多量子阱层103的一侧。
作为第二种可能的设置方式,当设置在N型半导体层102的第一部分1021上的P电极109的顶端延伸至与P型半导体层104上方的电流扩散层105的高度齐平时,该电流扩散层105设置在P型半导体层104背离多量子阱层103的一侧,且该电流扩散层105朝P电极109的一端继续沿着电流扩散层105所在的平面延伸,使得该电流扩散层105的一部分延伸至N型半导体层102的第一部分1021上方,并与P电极109电性连接(图中未示出),由此可见,在该设置方式中,该电流扩散层105的一部分覆盖在P型半导体层104背离多量子阱层103的一侧,另一部分覆盖在N型半导体层102设置有P电极109的第一部分1021上,且整个电流扩散层105均在同一水平高度上。
继续参照图1所示,作为第三种可能的设置方式,当P电极109的顶端与P型半导体层104所在的平面之间具有一定的高度差,则该电流扩散层105靠近P电极109的一侧需延伸至P型半导体层104和多量子阱层103的侧壁,直至与位于第一部分1021上的P电极109电性连接。为了便于描述,在该设置方式中,电流扩散层105包括依次连接的第一子电流扩散层1051、第二子电流扩散层1052及第三子电流扩散层1053。其中,第一子电流扩散层1051覆盖在P型半导体层104背离多量子阱层103的表面上,第二子电流扩散层1052覆盖在P型半导体层104和多量子阱层103朝向P电极109的侧壁上,第三子电流扩散层1053覆盖在N型半导体层102的第一部分1021上且与P电极109电性连接。
可以理解的是,当N型半导体层102的第二部分1022的高度大于第一部分1021和第三部分1023的高度时,上述电流扩散层105的第二子电流扩散层1052还覆盖N型半导体层102朝向P电极109的侧壁。为了便于描述,本实施例可以将N型半导体层102的第二部分1022沿长度方向相对设置的两个侧壁分别称为第一侧壁和第二侧壁,其中,第一侧壁朝向P电极109,第二侧壁朝向N电极110。叠层设置在第二部分1022上的多量子阱层103和P型半导体层104均存在第一侧壁和第二侧壁朝向相同的端面。第二子电流扩散层1052的上下两端均与第一子电流扩散层1051和第三子电流扩散层1052的连接,该第二子电流扩散层1052覆盖在N型半导体层102的第一侧壁以及多量子阱层103和P型半导体层104与该第一侧壁位于同侧的端面上。
电流扩散层105的上述第三种设置方式,在保证P电极109与P型半导体层104之间的电流传输速度的同时,也优化了电流扩散层105的在LED芯片内部的结构布局,即通过将电流扩散层105的第二子电流扩散层1052设置在位于P型半导体层104、多量子阱层103及第二部分1022的第一侧壁上,以减小在水平方向上的占用空间,进一步使得LED芯片的各层结构更加紧凑。
在电流扩散层105延伸至N型半导体层102的第一部分1021并与P电极109电性连接时,其可以仅延伸至P电极109朝向N型半导体层102的第二部分1022的一端,即该电流扩散层105与P电极109的一端电性连接。例如,在电流扩散层105的上述第三种设置方式中,该电流扩散层1053的第三子电流扩散层1053背离第二子电流扩散层1052的一端可以电性连接在P电极朝向第二部分1022的一端。
在一些示例中,该电流扩散层1053延伸至N型半导体层102的第一部分1021上时,其中一部分还可以延伸至位于P电极109与N型半导体层102之间。
具体地,电流扩散层1053的第三子电流扩散层1053的至少部分可以位于P电极109与N型半导体层102的第一部分1021之间,即该第三子电流扩散层1053背离第二子电流扩散层1052的一端延伸至P电极背离第二部分1022的一端,这样,有效的增大了第三子电流扩散层1053与P电极109之间的接触面积,从而进一步提高P电极109与P型半导体层104之间的电流扩散速度,进而提升了LED光转换效率。
参照图1和图2所示,本实施例的LED芯片还包括反射层106,该反射层106的至少部分包覆在多量子阱层103的侧壁上,换句话说,在多量子阱层103的外周侧壁上均包覆有反射层106,以使经多量子阱层103的侧壁漏出的光线能够经该反射层106反射至多量子阱层103的正面出光路径上,从而在保证光线不会从LED芯片的侧方漏出的同时,提高了LED芯片的正面出光效率。
参照图1和图2所示,该反射层106的一部分位于电流扩散层105背离多量子阱层103的侧壁的表面,并延伸至P电极109,反射层106的另一部分覆盖在多量子阱层103的侧壁,并延伸至N电极110。
为了便于描述,本实施例可以将多量子阱层103和P型半导体层104朝向N型半导体层102的第一部分1021的侧壁也可称为第一侧壁,将多量子阱层103和P型半导体层104朝向N型半导体层102的第三部分1023的侧壁也可称为第二侧壁。此时,该反射层106的一部分覆盖在多量子阱层103的一部分覆盖在多量子阱层103的第一侧壁上,且当该多量子阱层103的第一侧壁上设置有电流扩散层105时,该反射层106的一部分位于该电流扩散层背离多量子阱层103的第一侧壁的表面,该反射层106的另一部分覆盖在多量子阱层103的第二侧壁上。
本实施例将反射层106覆盖在多量子阱层103的第一侧壁上的部分称为第一反射层1061,该反射层106覆盖在多量子阱层103的第二侧壁上的部分称为第二反射层1062。
具体而言,该第一反射层1061覆盖在电流扩散层105的第二子电流扩散层1052背离多量子阱层103的第一侧壁的表面,且一端延伸至位于N型半导体层102的第一部分1021上的第三子电流扩散层1051的表面,并与P电极109的一端连接,这样能够使得位于多量子阱层103的第一侧壁以及该第一侧壁下方漏出的光线均能够通过该第一反射层1061反射至正面出光路径上,进一步提升LED芯片的正面出光效率,且避免光线从多量子阱层103的第一侧壁以及第一侧壁的延伸方向射出。
在一些示例中,该第一反射层1061可以将电流扩散层105的第二子电流扩散层1052完全覆盖,以进一步保证位于多量子阱层103的第一侧壁以及该第一侧壁所在的延伸面上射出的光线均能够得到第一反射层1061的接收并反射。
同样的,第二反射层1062覆盖在多量子阱层103的第二侧壁,并延伸至位于N型半导体层102的第三部分1023上的N电极110上,使得多量子阱层103从第二侧壁以及该第二侧壁的延伸面上发出的光线能够在第二反射层1062的反射下更大程度地反射至正面出光路径上,从而进一步提升LED芯片的正面出光效率,且避免侧方漏光。
可以理解的是,上文提到的,当N型半导体层102的第二部分1022高于第一部分1021和第三部分1023时,N型半导体层102的第二部分1022朝向第一部分1021的侧壁也称为第一侧壁,N型半导体层102的第二部分1022朝向第三部分1023的侧壁称为第二侧壁,则上述第一反射层1061的一部分还覆盖在N型半导体层102的第一侧壁上,并延伸至P电极109,该第二反射层1062的一部分还覆盖在N型半导体层102的第二侧壁上,并延伸至N电极110。
基于上述可知,本实施例通过将反射层106的一部分即第一反射层1061覆盖在多量子阱层103的第一侧壁以及该第一侧壁所在的延伸面上,将反射层106的另一部分即第二反射层1062覆盖在多量子阱层103的第二侧壁以及该第二侧壁所在的延伸面上,进一步保证该反射层106能够更大程度地接收经多量子阱层103从侧方漏出的光线,并将该光线反射至多量子阱层103的正面出光路径上,这样有效地防止了LED芯片的侧部漏光,从而防止了相邻两个LED芯片间发生窜光的情况,而且也进一步提高了LED芯片的正面出光效率,增强了LED芯片的光强。
本实施例中,反射层106可以是布拉格反射层。实际应用中,该布拉格反射层具体为分布式布拉格反射镜。布拉格反射镜的设置提高了对光线的反射率,不仅有效避免LED芯片的侧部漏光,而且也进一步提高了LED芯片正面出光量,增强了LED芯片的光强。
继续参照图1所示,本实施例的LED芯片还包括第一绝缘层108,该第一绝缘层108覆盖在电流扩散层105背离P型半导体层104的表面,且延伸至反射层106背离多量子阱层103的侧壁的表面。
具体而言,该第一绝缘层108的一部分覆盖在电流扩散层105的第一子电流扩散层1051背离P型半导体层104的表面,一部分覆盖在第一反射层1061背离多量子阱层103的第一侧壁的表面,一部分覆盖在第二反射层1062背离多量子阱层103的第二侧壁的表面,并且在一些示例中,该第一绝缘层108的朝向N型半导体层102的第一部分1021和第三部分1023的一侧还分别延伸至P电极109与N电极110。
本实施例中第一绝缘层108的设置实现LED芯片的侧方以及正面不会向外界漏电的作用,从而进一步保证该LED芯片的安全性能。
可以理解的是,当该LED芯片为正装结构时,第一绝缘层108可采用透光性能较好的材料制成,以使多量子阱层103发出的光线能够更大程度地从正上方的第一绝缘层108穿出,从而保证该LED芯片的正面出光强度。
进一步地,本实施例的LED芯片还包括第二绝缘层107,该第二绝缘层107覆盖在P型半导体层104和多量子阱层103的侧壁上,并延伸至N型半导体层102上。其中,第二绝缘层107位于N型半导体层102上的一部分延伸至电流扩散层105与N型半导体层102之间。
具体而言,本实施例的第二绝缘层107的一部分覆盖在P型半导体层104和多量子阱层103朝向P电极109的第一侧壁,具***于P型半导体层104和多量子阱层103朝向P电极109的第一侧壁与电流扩散层105的第二子电流扩散层1052之间。本实施例将覆盖在P型半导体层104和多量子阱层103朝向P电极109的第一侧壁的部分称为第二绝缘层a1071,该第二绝缘层a1071的一端延伸至N型半导体层102的第一部分1021与电流扩散层105的第三子电流扩散层1053之间。该第二绝缘层107的第二绝缘层a1071的设置,实现了第二子电流扩散层1052和第三子电流扩散层1053与N型半导体层102之间的有效绝缘,同时也避免了侧方漏电。
该第二绝缘层107的另一部分覆盖在P型半导体层104和多量子阱层103朝向N电极110的第二侧壁上,且将覆盖在P型半导体层104和多量子阱层103朝向N电极110的第二侧壁上的部分称为第二绝缘层b1072,该第二绝缘层b1072的一端延伸至N型半导体层102的第三部分1023上,进而保证了P型半导体层104和多量子阱层103朝向N电极110的第二侧壁处不会漏电。
可以理解的是,本实施例的第二绝缘层107可采用遮光性能较好的材料制成,结合该第二绝缘层107外部的反射层106,进一步防止了LED芯片从侧部漏光。
参照图2和图3所示,本实施例的N型半导体层102具体可以包括N型半导体层本体1025和设置在该N型半导体层本体1025的外周侧壁上的至少一个凸出部1024,其中,凸出部1024的底端伸出N型半导体层本体1025的底面。
需要说明的是,该N型半导体层102的底面具体是指朝向基板101的表面,则该N型半导体层本体1025的底面和凸出部1024的底端具体指朝向基板101的一侧表面。
本实施例具体以该N型半导体层本体1025为长方体结构为例进行说明。
本实施例在N型半导体层本体1025的四个侧壁上设置至少一个往背离该N型半导体层102的中心轴线方向延伸的凸出部1024,且该凸出部1024的底部延伸出N型半导体层本体1025的底面,使得该凸出部1024形成N型半导体层102的锚栓结构。
在将该LED芯片移动至驱动背板上之前,需先激光剥离N型半导体层102下方的基板101。由于本实施例中锚栓结构的设置,在激光剥离基板101时,仅对N型半导体层102的N型半导体层本体1025下方的基板101完全剥离,保留锚栓结构及凸出部1024下方的基板101的部分,此时,LED芯片的各个部件通过锚栓结构下方的基板101进行支撑与定位。激光剥离步骤完成后,便可直接将LED芯片移动至驱动背板上,然后通过该基板101通过键合工艺固定在驱动背板上。
整个LED芯片的安装过程避免了将基板101剥离完全后需采用其他支撑部件与N型半导体层102进行键合以便于LED芯片的移动而影响LED芯片的安装效率的问题,减少了临时键合工艺,提高了LED芯片安装至驱动背板的工作效率。另外,凸出部1024的设置,使得剥离局部基板101的过程更加方便快捷。
参照图2和图3所示,在具体设置时,该凸出部1024的数量可以为偶数个,且每两个凸出部1024沿N型半导体层102的中心轴线对称。
例如,该凸出部1024的数量为两个,两个凸出部1024分别对称设置在N型半导体层本体1025的相对的两个侧壁上,以使该LED芯片在完成基板101的剥离后,该LED芯片能够通过两个对称设置的凸出部1024下方的基板101进行稳定的支撑与固定,从而提高了该LED芯片移动过程中的结构稳定性。
当然,在其他示例中,该凸出部1024的数量还可以是4个,4个凸出部1024分别设置在N型半导体层主体1025的四个侧壁上,以进一步保证该LED芯片在完成基板101的剥离后的结构稳定性。
可以理解的是,该凸出部1024的数量还可以是6个、8个等合适的偶数值,只要保证对LED芯片的基板101位于N型半导体层本体1025下方的部分剥离后,能够通过凸出部1024下方的基板101对该LED芯片的结构进行有效固定即可。
参照图4(a)~图4(i)所示,本实施例还提供了一种LED芯片的制作方法,具体步骤如下:
步骤一、参照图4(a)所示,获取基板101,并在基板101的表面依次延伸生长N型半导体层102、多量子阱层103和P型半导体层104;
步骤二、参照图4(b)所示,刻蚀掉N型半导体层102的第一部分1021和第三部分1023的一部分以及位于第一部分1021和第三部分1023背离基板101一侧的多量子阱层103和P型半导体层104;
其中,N型半导体层102包括沿水平方向依次设置的一部分1021、第二部分1022和第三部分1023,第二部分1022位于第一部分1021和第三部分1023之间。
步骤三、参照图4(c)所示,S102完成后,在N型半导体层102的第一部分1021、第三部分1023以及位于中间的P型半导体层104背离基板101的表面上沉积一层第二绝缘层107。
步骤四、参照图4(d)所示,S103完成后,采用干法刻蚀或者湿法刻蚀的方式刻蚀第二绝缘层107位于P型半导体层104背离多量子阱层103一侧的部分,保留位于两侧的第二绝缘层a1071和第二绝缘层b1072。
步骤五、参照图4(e)所示,S104完成后,在P型半导体层104以及第二绝缘层a1071的表面蒸镀一层电流扩散层105。其中,电流扩散层105可以是ITO电流扩散层,且该ITO电流扩散层可采用电子束蒸发工艺进行蒸镀。
其中,电流扩散层105包括依次连接的第一子电流扩散层1051、第二子电流扩散层1052及第三子电流扩散层1053。其中,第一子电流扩散层1051位于P型半导体层104背离多量子阱层103的一侧,第三子电流扩散层1053位于N型半导体层102的第一部分1021上、且与P电极109电性连接,第二子电流扩散层1052位于P型半导体层104、多量子阱层103及N型半导体层102的第二部分1022的侧壁上。
步骤六、参照图4(f)所示,S105完成后,在电流扩散层105以及第二绝缘层b1072的表面依次沉积反射层106和第一绝缘层108。
步骤七、参照图4(g)所示,S106完成后,图形化刻蚀反射层106位于第一子电流扩散层1051背离P型半导体层104的一侧的部分,以漏出第一子电流扩散层1051,仅保留位于第二子电流扩散层1052和第三子电流扩散层1053的表面上的第一反射层1061、位于第二绝缘层b1072的表面上的第二反射层1062。同时,图形化刻蚀掉位于N型半导体层102的第一部分1021上的部分第一反射层1061和部分第一绝缘层108,位于P电极109的设置预留空间,相应地,刻蚀掉位于N型半导体层102的第三部分1023上的部分第二绝缘层b1072、部分第二反射层1062和部分第一绝缘层108,位于N电极110的设置预留空间。
步骤八、参照图4(h)所示,S107完成后,在N型半导体层102的第一部分1021的第一反射层1061上蒸镀P电极109。
步骤九、参照图4(i)所示,S108完成后,在N型半导体层102的第三部分1023上蒸镀N电极110,完成LED芯片的制作。
其中,步骤八和步骤九可以同时进行。也即是说,P电极109和N电极110可以使用同一种金属在同一步骤中制作完成。
LED芯片制作完成后,激光玻璃基板101,保留LED芯片两侧的锚栓结构不剥离,之后使用盐酸清洗激光剥离后的镓金属,采用巨量转移技术将LED芯片转移到驱动背板,实现正装结构的固定。
在完成正装固定后的驱动背板上涂敷整层PDMS胶,光刻露出LED和驱动背板电极,之后采用正装布线工艺,完成正装结构芯片工艺。
需要说明的是,本实施例提供的LED芯片为正装结构,即LED芯片在于驱动背板装配时,该LED芯片中的N型半导体层102的表面与驱动背板进行键合连接,以使驱动背板上的P电极和N电极分别与LED芯片上的P电极109和N电极110电连接,从而保证LED芯片的正常工作。
可以理解的是,该本实施例提供的LED芯片结构还可以是倒装结构,即LED芯片在于驱动背板装配时,该LED芯片中的第三绝缘层108与驱动背板进行键合连接,以使驱动背板上的P电极和N电极分别与LED芯片上的P电极109和N电极110电连接,从而保证LED芯片的正常工作。
采用上述制作方法制作的LED芯片,通过将N型半导体层102、多量子阱层103、P型半导体层104依次叠层设置在基板101上,并将与N型半导体层102电性连接的N电极110和与P型半导体层104电性连接的P电极109分别设置在多量子阱层103的外周的不同位置上,以使P电极109和N电极110均能够偏离多量子阱层103的正面出光路径,也即是说,上述设置使得P电极109和N电极110偏离LED芯片的出光面,从而有效地提高了LED芯片的正面出光效率,进而提高了该LED芯片制成的显示屏的显示亮度。
实施例二
本实施例提供一种显示面板,包括盖板(图中未示出)和上述实施例所述的LED芯片,盖板与基板101相对设置;N型半导体层102、多量子阱层103及P型半导体层104均位于基板101与盖板之间。
本实施例提供的显示面板,提高了LED芯片的正面出光效率,进而提高了该显示面板的显示亮度。
需要说明的是,由于本实施例的显示面板采用了上述实施例的LED芯片,因此,只要具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。
进一步地,本实施例在盖板上设置有微透镜;和/或,盖板上覆盖有偏光片。
具体地,该盖板具体是LED芯片的封装盖板,其一般为玻璃材质。本实施例可以在盖板上设置有微透镜,以改变出射光的角度,从而增大视角。另外,本实施例还可以在盖板上覆盖有偏光片,以防止外界光对LED芯片发出的光的干扰,增加显示的对比度,从而提高显示屏的显示效果。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (8)
1.一种LED芯片,其特征在于,包括:基板、N型半导体层、多量子阱层、P型半导体层、P电极和N电极,所述N型半导体层、所述多量子阱层及所述P型半导体层依次层叠设置所述基板上;
所述P电极和所述N电极位于所述N型半导体层的上方,且分别位于所述多量子阱层外周的不同位置;所述N电极与所述N型半导体层电性连接,所述P电极与所述P型半导体层电性连接;
所述LED芯片还包括电流扩散层;
所述电流扩散层覆盖在所述P型半导体层背离所述多量子阱层的表面,并与所述P电极电性连接;
所述电流扩散层的一部分延伸至位于P电极与所述N型半导体层之间;
所述N型半导体层包括N型半导体层本体和设置在该N型半导体层本体的外周侧壁上的至少一个凸出部,所述凸出部的底端伸出所述N型半导体层本体的底面。
2.根据权利要求1所述的LED芯片,其特征在于,所述LED芯片还包括反射层,所述反射层的至少部分包覆在所述多量子阱层的侧壁上。
3.根据权利要求2所述的LED芯片,其特征在于,所述反射层的一部分位于所述电流扩散层背离所述多量子阱层的侧壁的表面,并延伸至所述P电极,所述反射层的另一部分覆盖在所述多量子阱层的侧壁,并延伸至所述N电极。
4.根据权利要求2所述的LED芯片,其特征在于,所述反射层为布拉格反射层。
5.根据权利要求2所述的LED芯片,其特征在于,所述LED芯片还包括第一绝缘层;
所述第一绝缘层覆盖在所述电流扩散层背离所述P型半导体层的表面,且延伸至所述反射层背离所述多量子阱层的侧壁的表面。
6.根据权利要求1所述的LED芯片,其特征在于,所述LED芯片还包括第二绝缘层,所述第二绝缘层覆盖在所述P型半导体层和多量子阱层的侧壁上,并延伸至所述N型半导体层上;
其中,所述第二绝缘层位于所述N型半导体层上的一部分延伸至所述电流扩散层与N型半导体层之间。
7.根据权利要求1至6任一项所述的LED芯片,其特征在于,所述凸出部的数量为偶数个,每两个所述凸出部沿所述N型半导体层的中心轴线对称。
8.一种显示面板,其特征在于,包括盖板和如权利要求1至7任一项所述的LED芯片;
所述盖板与所述基板相对设置;所述N型半导体层、多量子阱层及P型半导体层均位于所述基板与所述盖板之间;
所述盖板上设置有微透镜;和/或,所述盖板上覆盖有偏光片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910939825.2A CN112582507B (zh) | 2019-09-30 | 2019-09-30 | Led芯片及显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910939825.2A CN112582507B (zh) | 2019-09-30 | 2019-09-30 | Led芯片及显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112582507A CN112582507A (zh) | 2021-03-30 |
CN112582507B true CN112582507B (zh) | 2022-04-26 |
Family
ID=75116170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910939825.2A Active CN112582507B (zh) | 2019-09-30 | 2019-09-30 | Led芯片及显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112582507B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114038878B (zh) * | 2021-08-17 | 2023-01-13 | 重庆康佳光电技术研究院有限公司 | 发光组件、显示屏及发光组件的制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103904180A (zh) * | 2012-12-25 | 2014-07-02 | 比亚迪股份有限公司 | 一种led芯片结构及其制备方法 |
CN109411583A (zh) * | 2018-11-01 | 2019-03-01 | 京东方科技集团股份有限公司 | 发光单元及其制造方法、显示装置 |
TWI661575B (zh) * | 2018-07-20 | 2019-06-01 | 錼創顯示科技股份有限公司 | 微型發光元件及顯示裝置 |
-
2019
- 2019-09-30 CN CN201910939825.2A patent/CN112582507B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103904180A (zh) * | 2012-12-25 | 2014-07-02 | 比亚迪股份有限公司 | 一种led芯片结构及其制备方法 |
TWI661575B (zh) * | 2018-07-20 | 2019-06-01 | 錼創顯示科技股份有限公司 | 微型發光元件及顯示裝置 |
CN109411583A (zh) * | 2018-11-01 | 2019-03-01 | 京东方科技集团股份有限公司 | 发光单元及其制造方法、显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN112582507A (zh) | 2021-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3767688B1 (en) | Light emitting diode | |
KR102641239B1 (ko) | 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈 | |
CN111129255B (zh) | 发光二极管 | |
JP2013098562A (ja) | 発光素子及び発光素子パッケージ | |
JP5960452B2 (ja) | 発光素子 | |
US12027657B2 (en) | Light emitting diode, light emitting diode module, and display device including the same | |
CN102130260A (zh) | 发光装置及其制造方法 | |
KR20170001436A (ko) | 발광 다이오드 패키지를 포함하는 백라이트 유닛 | |
CN112582507B (zh) | Led芯片及显示面板 | |
CN117276304A (zh) | 微型发光二极管显示装置及制备方法 | |
CN114068775B (zh) | 一种倒装led芯片、led封装模组及显示装置 | |
KR20190007760A (ko) | 발광 소자, 이를 포함하는 패키지, 및 이의 제조 방법 | |
CN113763828B (zh) | 显示结构及电子器件 | |
CN217544641U (zh) | 一种高压Mini LED发光器件 | |
CN114005914B (zh) | 发光二极管及其制作方法、显示装置 | |
KR100702430B1 (ko) | 발광다이오드 패키지 및 그의 제조 방법 | |
KR20180000973A (ko) | 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 모듈 | |
CN114744094A (zh) | 微型发光二极管芯片及其制备方法 | |
CN115832158A (zh) | 发光芯片及其制备方法、背光源和显示面板 | |
CN117525238A (zh) | 一种发光芯片结构及其制作方法和发光背板 | |
KR20220004003A (ko) | 금속 벌크를 포함하는 발광 소자 | |
CN113903845A (zh) | 微型发光二极管芯片及其制备方法 | |
CN117199206A (zh) | 微型发光二极管芯片、其制作方法、显示面板及电子设备 | |
CN117410306A (zh) | 高压发光芯片及其制作方法、显示装置 | |
KR20190087064A (ko) | 발광 소자 장치 및 이를 포함하는 백라이트 유닛 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |