CN112582253B - 改善半导体器件内应力的方法及半导体器件 - Google Patents

改善半导体器件内应力的方法及半导体器件 Download PDF

Info

Publication number
CN112582253B
CN112582253B CN201910944480.XA CN201910944480A CN112582253B CN 112582253 B CN112582253 B CN 112582253B CN 201910944480 A CN201910944480 A CN 201910944480A CN 112582253 B CN112582253 B CN 112582253B
Authority
CN
China
Prior art keywords
film
layer
internal stress
equal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910944480.XA
Other languages
English (en)
Other versions
CN112582253A (zh
Inventor
张春雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201910944480.XA priority Critical patent/CN112582253B/zh
Publication of CN112582253A publication Critical patent/CN112582253A/zh
Application granted granted Critical
Publication of CN112582253B publication Critical patent/CN112582253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及一种改善半导体器件内应力的方法及半导体器件。该方法包括：获取衬底；在所述衬底上沉积第一层薄膜；在所述第一层薄膜上沉积第二层薄膜，所述第二层薄膜和所述第一层薄膜的伸缩趋势相反。通过在衬底上沉积伸缩趋势相反的第一层薄膜和第二层薄膜来减小半导体器件的内应力，从而减小半导体器件上薄膜的翘曲，避免沉积第二层薄膜后半导体器件上的薄膜发生断裂的问题。

Description

改善半导体器件内应力的方法及半导体器件
技术领域
本发明涉及半导体技术领域，特别是涉及一种改善半导体器件内应力的方法及一种半导体器件。
背景技术
由于氮化硅薄膜具有良好的防水及防移动离子迁移的能力，因此，在半导体行业，经常会将氮化硅薄膜作为半导体器件最终的阻挡层来保护半导体器件免受水分和移动离子的侵害。但是，采用传统方式制得的氮化硅薄膜的内应力较高，内应力的存在不仅会削弱氮化硅薄膜的防水及防移动离子的效果，还可能会直接影响到半导体器件的性能。比如，当半导体器件本身具有内应力时，叠加上顶层氮化硅薄膜后，内应力过大的顶层氮化硅薄膜容易引起半导体器件发生翘曲，严重时可能会导致半导体器件上薄膜的断裂。
发明内容
基于此，有必要针对上述问题，提供一种改善半导体器件内应力的方法及半导体器件。
一种改善半导体器件内应力的方法,包括：
获取衬底；
在所述衬底上沉积第一层薄膜；
在第一层薄膜上沉积第二层薄膜，第二层薄膜和第一层薄膜的伸缩趋势相反。
在其中一个实施例中，第一层薄膜与第二层薄膜为同一种材料的薄膜。
在其中一个实施例中，第一层薄膜和第二层薄膜均为氮化硅薄膜。
在其中一个实施例中，在所述衬底上沉积第一层薄膜的步骤包括：
在第一射频功率以及第一反应气体与第二反应气体为第一流量比值的条件下，在所述衬底上沉积第一层薄膜；
在所述第一层薄膜上沉积第二层薄膜的步骤包括：
在第二射频功率以及第一反应气体与第二反应气体为第二流量比值的条件下，在所述衬底上沉积第二层薄膜；
其中，第一射频功率小于第二射频功率，和/或第一流量比值小于第二流量比值。
在其中一个实施例中，所述第一反应气体与所述第二反应气体分别为硅烷和氨气，所述第一射频功率大于等于400瓦且小于等于800瓦，且所述第一流量比值大于等于0.5且小于等于1.5；所述第二射频功率大于等于800瓦且小于等于1500瓦，且所述第二流量比值大于等于1.5且小于等于3。
在其中一个实施例中，所述硅烷的流量大于等于200标准毫升每分钟且小于等于1500标准毫升每分钟，所述氨气的流量大于等于200标准毫升每分钟且小于等于1000标准毫升每分钟。
在其中一个实施例中，所述改善半导体器件内应力的方法还包括：
量测所述衬底的第一内应力；
测量所述第一层薄膜的第二内应力；
所述第二内应力的绝对值大于等于所述第一内应力的绝对值，所述衬底和所述第一层薄膜的伸缩趋势相反。
在其中一个实施例中，第一层薄膜的内应力为热应力，第二层薄膜的内应力为本征应力。
在其中一个实施例中，第一层薄膜和第二层薄膜是在同一个工艺制程中分步完成的。
在其中一个实施例中，第一层薄膜的内应力为张应力，第二层薄膜的内应力均为压应力。
在其中一个实施例中，第一层薄膜的内应力大于等于100兆帕且小于等于400兆帕，第二层薄膜的内应力大于等于-400兆帕且小于等于-100兆帕。
在其中一个实施例中，第一层薄膜的厚度大于等于30纳米且小于等于200纳米，第二层薄膜的厚度大于等于100纳米且小于等于600纳米。
在其中一个实施例中，所述改善半导体器件内应力的方法是在大于等于250摄氏度且小于等于450摄氏度的工艺温度，以及大于等于4托且小于等于5托的腔室压力下沉积的第一层薄膜和第二层薄膜。
在其中一个实施例中通过测量所述衬底、所述第一层薄膜和所述第二层薄膜的翘曲度来获得对应的内应力。
上述改善半导体器件内应力的方法，包括：获取衬底；在所述衬底上沉积第一层薄膜；在所述第一层薄膜上沉积第二层薄膜，所述第二层薄膜和所述第一层薄膜的伸缩趋势相反。通过在衬底上沉积伸缩趋势相反的第一层薄膜和第二层薄膜来减小半导体器件的内应力，从而减小半导体器件上薄膜的翘曲，避免沉积第二层薄膜后半导体器件上的薄膜发生断裂的问题。
一种半导体器件，包括衬底以及上述任一项所述的第一层薄膜和第二层薄膜形成的结构。
在其中一个实施例中，第一层薄膜和第二层薄膜形成的结构为半导体器件顶部的氮化硅层。
上述半导体器件，包括衬底以及上述任一项所述的第一层薄膜和第二层薄膜形成的结构，通过在衬底上沉积伸缩趋势相反的第一层薄膜和第二层薄膜来减小半导体器件的内应力，从而减小半导体器件上薄膜的翘曲，避免沉积第二层薄膜后半导体器件上的薄膜发生断裂的问题。
附图说明
图1为一实施例中改善半导体器件内应力的方法的流程图；
图2为一实施例中沉积第二层薄膜后半导体器件的侧视图；
图3为一实施例中沉积第一层薄膜和第二层薄膜的流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
发明人通过实验研究提出一种理论：半导体器件的薄膜的内应力主要由热应力和本征应力两部分组成，当热应力占主要部分时，薄膜的内应力取决于热应力，反之，当本征应力占主要部分时，薄膜的内应力取决于本征应力。
如图1所示，在一实施例中，提供一种改善半导体器件内应力的方法,包括：
S102,获取衬底。
所述衬底上形成有器件层。
S104，沉积第一层薄膜。
在所述衬底上沉积第一层薄膜。
S106，沉积第二层薄膜。
在第一层薄膜上沉积第二层薄膜，第二层薄膜和第一层薄膜的伸缩趋势相反，即第二层薄膜的内应力与第一层薄膜的内应力方向相反，第二层薄膜和第一层薄膜的内应力一个为压应力(Compressive Stress)，另一个为张应力(Tensile Stress)，通过沉积第一层薄膜来削弱第二层薄膜的内应力。
在一个实施例中，第一层薄膜的内应力为热应力，第二层薄膜的内应力为本征应力。
在一个实施例中，第一层薄膜的内应力为张应力，第二层薄膜的内应力为压应力。
在一个实施例中，第一层薄膜和第二层薄膜是在同一个工艺制程中分步完成的。
在一个实施例中，第一层薄膜与第二层薄膜为同一种材料的薄膜。
对于不同的薄膜，因热膨胀系数、晶格结构和薄膜内部缺陷的原因而产生内应力，使得薄膜和薄膜下的衬底之间存在压应力或张应力，如图2所示，第一层薄膜206下的衬底包括基底202和器件层204，在一个实施例中，器件层204的内应力为压应力，首先，器件层204存在热应力，因为器件层204的热膨胀系数小于基底202的热膨胀系数，从而使得器件层204的内应力呈现为压应力；其次，器件层204存在本征应力，因为器件层204的晶格结构和基底202的晶格结构不同，使得器件层204的内应力呈现为压应力；同时，器件层204的内部存在微小缺陷，破坏了器件层204结构的完整性，使得器件204呈现压应力，器件层204最终表现为压应力。在器件层204上沉积第一层薄膜206，第一层薄膜204的内应力为张应力，通过第一层薄膜204削弱器件层204的压应力，降低沉积第二层薄膜208时衬底的内应力，从而减少沉积第二层薄膜208后器件层204的翘曲，避免器件层204发生薄膜断裂的问题。在一个实施例中，通过第一层薄膜206减小器件层204和基底202的内应力。其中，第一层薄膜对器件层本身的性能不存在影响。在一个实施例中，通过第一层薄膜206减小基底202、器件层204和第二层薄膜208的内应力。
在一个实施例中，改善半导体器件内应力的方法还包括：
量测所述衬底的第一内应力，测量第一层薄膜的第二内应力；其中，第二内应力的绝对值大于等于第一内应力的绝对值，所述衬底和第一层薄膜的伸缩趋势相反。在一个实施例中，在衬底上沉积第一层薄膜过程中实时测量衬底上第一层薄膜的内应力，直至测量得到的内应力的绝对值大于或等于沉积第一层薄膜前衬底的内应力的绝对值。在一个实施例中，在衬底上沉积具有一定厚度的第一层薄膜后测量该第一层薄膜的内应力S，当S的绝对值小于沉积第一层薄膜前衬底的内应力S’的绝对值时，继续增加第一层薄膜的厚度，直至内应力S的绝对值大于或等于内应力S’的绝对值。
在一个实施例中，第二内应力的绝对值等于第一内应力的绝对值，第一层薄膜与所述衬底的内应力相互抵消。在一个实施例中，第二内应力的绝对值等于第一内应力的绝对值和第二薄膜内应力的绝对值之和。
在一个实施例中，所述内应力是通过测量半导体器件的翘曲度获得的。例如采用KLA-Tencor的量测机台，通过量测沉积薄膜前后半导体器件的翘曲度来获得薄膜的内应力。在一个实施例中，薄膜内应力的测量顺序为：首先，测量第一层薄膜沉积前衬底的第一翘曲度；其次，测量第二层薄膜沉积前衬底和第一层薄膜的第二翘曲度；然后，测量第二层薄膜沉积后衬底、第一层薄膜、第二层薄膜的第三翘曲度，通过第一翘曲度、第二翘曲度和第三翘曲度获得第一层薄膜和第二层薄膜的内应力。在一个实施例中，假设基底本身不存在内应力，测量第一层薄膜前基底上已经沉积有器件层，通过第一翘曲度获得器件层的内应力。即是，通过测量所述衬底、第一层薄膜和第二层薄膜的翘曲度来获得对应的内应力。
在一个实施例中，第一层薄膜的内应力大于等于100兆帕且小于等于400兆帕，第二层薄膜的内应力大于等于-400兆帕且小于等于-100兆帕。在一个实施例中，衬底的内应力大于等于-400兆帕且小于等于-100兆帕。其中，内应力为压应力时内应力为负，内应力为张应力时内应力为正。
在一个实施例中，通过调整沉积步骤的射频功率和/或第一种反应气体与第二种反应气体的流量比值来调节第一层薄膜和第二层薄膜的内应力。
在一个实施例中，步骤S104包括：
在第一射频功率以及第一反应气体与第二反应气体为第一流量比值的条件下，在所述衬底上沉积第一层薄膜；
步骤S106包括：
在第二射频功率以及第一反应气体与第二反应气体为第二流量比值的条件下，在所述衬底上沉积第二层薄膜；
其中，第一射频功率小于第二射频功率，和/或第一流量比值小于第二流量比值。在其他实施例中，第一射频功率大于第二射频功率，和/或第一流量比值大于第二流量比值。
在一个实施例中，第一层薄膜和第二层薄膜均为氮化硅薄膜。
与其他薄膜相比，氮化硅薄膜的内应力较大，并且在一定范围内，氮化硅薄膜的内应力与氮化硅薄膜的厚度存在线性关系，且内应力的绝对值随着薄膜厚度的增加而增大。比如，氮化硅薄膜初始沉积的内应力y与氮化硅薄膜的厚度x之间的关系式可为：y＝kx+b,其中，k的范围为-0.2到-0.1，b的范围可为-200兆帕到-100兆帕。在传统的工艺中，沉积顶层氮化硅薄膜后，器件层中的空气间隙区域容易发生薄膜断裂的问题。在一个实施例中，通过在顶层氮化硅薄膜下沉积一层底层氮化硅来削弱器件层的内应力，保护器件层中的空气间隙区域，避免器件层中的空气间隙区域在沉积顶层氮化硅薄膜后因内应力而出现薄膜断裂的问题。
如图3所示，底层氮化硅薄膜(即第一层薄膜)与顶层氮化硅薄膜(即第二层薄膜)是在同一个工艺制程中分步完成的，0-t1为工艺制程中的准备阶段，t1-t2为底层氮化硅薄膜的沉积步骤，射频功率大于等于500瓦小于等于800瓦，t2-t3为顶层氮化硅薄膜的沉积步骤，射频功率大于等于800瓦小于等于1500瓦，t3-t4为薄膜沉积后的吹扫步骤，射频功率为零。顶层氮化硅薄膜沉积过程中，射频功率大于等于800瓦，等离子体的轰击使得薄膜内分子更加致密，并且增加了氮化硅薄膜的密度和收缩力，因此顶层氮化硅薄膜的内应力取决于本征应力，当已沉积的顶层氮化硅薄膜表面的原子被沉积过程中的高密度等离子体轰击时，形成的氮化硅薄膜中的原子将会紧密的排列在一起，这种薄膜会发生膨胀而呈现出压应力。通过降低沉积步骤中的射频功率和/或硅烷与氨气的流量比值，使得等离子体对已沉积形成的氮化硅薄膜中的原子轰击相对变弱，因此底层氮化硅薄膜的内应力取决于热应力，此时底层氮化硅薄膜呈现为张应力，相对于器件层有收缩的趋势，削弱了器件层的内应力。
在一个实施例中，第一反应气体与第二反应气体分别为硅烷和氨气，第一层薄膜沉积步骤射频功率大于等于400瓦且小于等于800瓦，硅烷与氨气的流量比值大于等于0.5且小于等于1.5；第二层薄膜沉积步骤射频功率大于等于800瓦且小于等于1500瓦，硅烷与氨气的流量比值大于等于1.5且小于等于3。
在一个实施例中，第一层薄膜的厚度大于等于30纳米且小于等于200纳米，第二层薄膜的厚度大于等于100纳米且小于等于600纳米。
在一个实施例中，硅烷的流量大于等于200标准毫升每分钟且小于等于1500标准毫升每分钟，氨气的流量大于等于200标准毫升每分钟且小于等于1000标准毫升每分钟。
在一个实施例中，第一层薄膜和第二层薄膜沉积的工艺温度大于等于250摄氏度且小于等于450摄氏度，第一层薄膜和第二层薄膜沉积步骤的腔室压力大于等于4托且小于等于5托。
在一个实施例中，底层氮化硅薄膜沉积步骤中硅烷和氨气的气体流量比值为1：1，硅烷和氨气的气体流量均大于等于500标准毫升每分钟且小于等于600标准毫升每分钟，工艺腔室反应温度大于等于300摄氏度且小于等于400摄氏度，工艺腔室压力大于等于4托且小于等于5托，射频功率大于等于700瓦且小于等于800瓦，底层氮化硅薄膜的厚度大于等于150纳米且小于等于250纳米，在此条件下沉积的底层氮化硅薄膜的内应力范围为200兆帕到300兆帕。顶层氮化硅薄膜沉积步骤中硅烷和氨气的气体流量比值为2：1，硅烷的气体流量大于等于1100标准毫升每分钟且小于等于1300标准毫升每分钟，氨气的气体流量大于等于600标准毫升每分钟且小于等于700标准毫升每分钟，工艺腔室反应温度大于等于300摄氏度且小于等于400摄氏度，工艺腔室压力大于等于4托且小于等于5托，射频功率大于等于1000瓦且小于等于1300瓦，顶层氮化硅薄膜的厚度大于等于350纳米且小于等于450纳米，在此条件下沉积的顶层氮化硅薄膜的内应力范围为-200兆帕到-300兆帕。
上述改善半导体器件内应力的方法，包括：获取衬底；在所述衬底上沉积第一层薄膜；在所述第一层薄膜上沉积第二层薄膜，所述第二层薄膜和所述第一层薄膜的伸缩趋势相反。通过在衬底上沉积伸缩趋势相反的第一层薄膜和第二层薄膜来减小半导体器件的内应力，从而减小半导体器件上薄膜的翘曲，避免沉积第二层薄膜后半导体器件上的薄膜发生断裂的问题。
在一个实施例中，提供一种半导体器件，包括衬底以及上述任一项所述的第一层薄膜和第二层薄膜形成的结构。
在一个实施例中，所述衬底上可形成有栅极、源极、漏极。
在一个实施例中，第一层薄膜和第二层薄膜形成的结构为半导体器件顶部的氮化硅层。
上述半导体器件，包括衬底以及上述任一项所述的第一层薄膜和第二层薄膜形成的结构，通过在衬底上沉积伸缩趋势相反的第一层薄膜和第二层薄膜来减小半导体器件的内应力，从而减小半导体器件上薄膜的翘曲，避免沉积第二层薄膜后半导体器件上的薄膜发生断裂的问题。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (14)

1.一种改善半导体器件内应力的方法,包括：
获取衬底，所述衬底包括基底和器件层；
量测所述衬底的第一内应力；
在所述衬底上沉积第一层薄膜；
测量所述第一层薄膜的第二内应力；所述第二内应力的绝对值大于等于所述第一内应力的绝对值，所述衬底和所述第一层薄膜的伸缩趋势相反；
在所述第一层薄膜上沉积第二层薄膜，所述第二层薄膜和所述第一层薄膜的伸缩趋势相反；
在所述衬底上沉积第一层薄膜包括：在所述衬底上沉积第一层薄膜过程中实时测量所述衬底上第一层薄膜的内应力，直至测量得到的第一层薄膜的内应力的绝对值大于或等于所述第一内应力的绝对值；或，在所述衬底上沉积第一层薄膜后测量第一层薄膜的内应力，当第一层薄膜的内应力的绝对值小于所述第一内应力的绝对值时，继续增加第一层薄膜的厚度，直至第一层薄膜的内应力的绝对值大于或等于所述第一内应力的绝对值。
2.根据权利要求1所述的方法，其特征在于，所述第一层薄膜与所述第二层薄膜为同一种材料的薄膜。
3.根据权利要求2所述的方法，其特征在于，所述第一层薄膜和所述第二层薄膜均为氮化硅薄膜。
4.根据权利要求1所述的方法，其特征在于，所述在所述衬底上沉积第一层薄膜的步骤包括：
在第一射频功率以及第一反应气体与第二反应气体为第一流量比值的条件下，在所述衬底上沉积第一层薄膜；
所述在所述第一层薄膜上沉积第二层薄膜的步骤包括：
在第二射频功率以及第一反应气体与第二反应气体为第二流量比值的条件下，在所述衬底上沉积第二层薄膜；
其中，所述第一射频功率小于所述第二射频功率，和/或所述第一流量比值小于所述第二流量比值。
5.根据权利要求4所述的方法，其特征在于，所述第一反应气体与所述第二反应气体分别为硅烷和氨气，所述第一射频功率大于等于400瓦且小于等于800瓦，且所述第一流量比值大于等于0.5且小于等于1.5；所述第二射频功率大于等于800瓦且小于等于1500瓦，且所述第二流量比值大于等于1.5且小于等于3。
6.根据权利要求5所述的方法，其特征在于，所述硅烷的流量大于等于200标准毫升每分钟且小于等于1500标准毫升每分钟，所述氨气的流量大于等于200标准毫升每分钟且小于等于1000标准毫升每分钟。
7.根据权利要求1所述的方法，其特征在于，所述第一层薄膜的内应力为热应力，所述第二层薄膜的内应力为本征应力。
8.根据权利要求1所述的方法，其特征在于，所述第一层薄膜的内应力为张应力，所述第二层薄膜的内应力为压应力。
9.根据权利要求8所述的方法，其特征在于，所述第一层薄膜的内应力大于等于100兆帕且小于等于400兆帕，所述第二层薄膜的第二内应力大于等于-400兆帕且小于等于-100兆帕。
10.根据权利要求1所述的方法，其特征在于，所述第一层薄膜的厚度大于等于30纳米且小于等于200纳米，所述第二层薄膜的厚度大于等于100纳米且小于等于600纳米。
11.根据权利要求1所述的方法，其特征在于，所述方法是在大于等于250摄氏度且小于等于450摄氏度的工艺温度，以及大于等于4托且小于等于5托的腔室压力下沉积的所述第一层薄膜和所述第二层薄膜。
12.根据权利要求1-11任一项所述的方法，其特征在于，通过测量所述衬底、所述第一层薄膜和所述第二层薄膜的翘曲度来获得对应的内应力。
13.一种半导体器件，包括衬底，其特征在于，所述半导体器件还包括权利要求1-12任一项方法所述的第一层薄膜和第二层薄膜形成的结构。
14.根据权利要求13所述的半导体器件，其特征在于，所述第一层薄膜和所述第二层薄膜形成的结构为所述半导体器件顶部的氮化硅层。
CN201910944480.XA 2019-09-30 2019-09-30 改善半导体器件内应力的方法及半导体器件 Active CN112582253B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910944480.XA CN112582253B (zh) 2019-09-30 2019-09-30 改善半导体器件内应力的方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910944480.XA CN112582253B (zh) 2019-09-30 2019-09-30 改善半导体器件内应力的方法及半导体器件

Publications (2)

Publication Number Publication Date
CN112582253A CN112582253A (zh) 2021-03-30
CN112582253B true CN112582253B (zh) 2022-03-22

Family

ID=75116652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910944480.XA Active CN112582253B (zh) 2019-09-30 2019-09-30 改善半导体器件内应力的方法及半导体器件

Country Status (1)

Country Link
CN (1) CN112582253B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200536096A (en) * 2004-04-16 2005-11-01 Lightuning Tech Inc Chip-type sensor against esd and stress damages and contamination interference
TWI290347B (en) * 2002-02-05 2007-11-21 Taiwan Semiconductor Mfg Method used to form a silicon nitride protective layer
KR20080060388A (ko) * 2006-12-27 2008-07-02 주식회사 하이닉스반도체 리프팅 방지를 위한 반도체 소자 및 그 제조방법
JP2010034093A (ja) * 2008-07-24 2010-02-12 Denso Corp 半導体装置
KR20160135077A (ko) * 2015-05-15 2016-11-24 삼성디스플레이 주식회사 박막 반도체 장치의 제조 방법 및 표시 장치의 제조 방법
CN106463526A (zh) * 2014-05-08 2017-02-22 美国休斯研究所 具有钝化的三价氮化物层的半导体结构及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761361B1 (ko) * 2006-05-02 2007-09-27 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
US20120064682A1 (en) * 2010-09-14 2012-03-15 Jang Kyung-Tae Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
US20140117509A1 (en) * 2012-10-26 2014-05-01 Infineon Technologies Ag Metal Deposition with Reduced Stress

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI290347B (en) * 2002-02-05 2007-11-21 Taiwan Semiconductor Mfg Method used to form a silicon nitride protective layer
TW200536096A (en) * 2004-04-16 2005-11-01 Lightuning Tech Inc Chip-type sensor against esd and stress damages and contamination interference
KR20080060388A (ko) * 2006-12-27 2008-07-02 주식회사 하이닉스반도체 리프팅 방지를 위한 반도체 소자 및 그 제조방법
JP2010034093A (ja) * 2008-07-24 2010-02-12 Denso Corp 半導体装置
CN106463526A (zh) * 2014-05-08 2017-02-22 美国休斯研究所 具有钝化的三价氮化物层的半导体结构及其制造方法
KR20160135077A (ko) * 2015-05-15 2016-11-24 삼성디스플레이 주식회사 박막 반도체 장치의 제조 방법 및 표시 장치의 제조 방법

Also Published As

Publication number Publication date
CN112582253A (zh) 2021-03-30

Similar Documents

Publication Publication Date Title
JP4354183B2 (ja) 高ｋ誘電体膜を備える半導体構造体、半導体装置及びその製造方法
EP2251897B1 (en) A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side
US8174024B2 (en) Gallium nitride device with a diamond layer
US7884373B2 (en) Gallium nitride layer with diamond layers
US9371582B2 (en) Method for manufacturing silicon carbide thin film
US6964880B2 (en) Methods for the control of flatness and electron mobility of diamond coated silicon and structures formed thereby
US7407549B2 (en) Diamond single crystal composite substrate and method for manufacturing the same
CN112582253B (zh) 改善半导体器件内应力的方法及半导体器件
KR101914573B1 (ko) 고경도 ptfe코팅막 및 상기 ptfe코팅막 제조방법
CN104599961B (zh) 一种降低氮氧化硅薄膜表面电荷的方法
JP3231470B2 (ja) 半導体装置
KR101223724B1 (ko) 전자소자용 보호막 및 그 제조 방법
CN112760615A (zh) 一种二氧化硅薄膜及其低温制备方法
US20220320417A1 (en) Method of manufacturing aluminum nitride films
US5360994A (en) Semiconductor device having a surface with a barrier layer of Tix W1-x
KR100762972B1 (ko) 웨이퍼 제조 방법 및 이를 사용하여 제조되는 웨이퍼
Pfeifer et al. Si Ge heteroepitaxial structures evaporated in ultra-high vacuum
Hu et al. Deposition characteristics of AlN thin film prepared by the dual ion beam sputtering system
JP3449979B2 (ja) プラズマ処理を利用した窒化アルミニウム薄膜の製造方法
US7416606B2 (en) Method of forming a layer of silicon carbide on a silicon wafer
KR100372750B1 (ko) 표면 및 결합특성이 향상된 질화알루미늄(ａｉｎ) 박막의 제조방법
Kar et al. Effect of inter-electrode spacing on structural and electrical properties of RF sputtered AlN films
JP2581281B2 (ja) 化合物半導体装置の製造方法
KR100199347B1 (ko) 반도체 소자의 실리콘나이트라이드막 제조방법
CN117222301A (zh) 压电膜层叠体及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant