CN112581364B - 图像处理方法及装置、视频处理器 - Google Patents
图像处理方法及装置、视频处理器 Download PDFInfo
- Publication number
- CN112581364B CN112581364B CN201910940868.2A CN201910940868A CN112581364B CN 112581364 B CN112581364 B CN 112581364B CN 201910940868 A CN201910940868 A CN 201910940868A CN 112581364 B CN112581364 B CN 112581364B
- Authority
- CN
- China
- Prior art keywords
- image
- link
- double
- dividing
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 23
- 230000001360 synchronised effect Effects 0.000 claims abstract description 11
- 230000011218 segmentation Effects 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 24
- 238000010008 shearing Methods 0.000 claims description 15
- 238000005192 partition Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000000638 solvent extraction Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4038—Image mosaicing, e.g. composing plane images from plane sub-images
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
Abstract
本发明实施例公开了一种图像处理方法及装置、视频处理器。所述图像处理方法包括:包括:获取双链路图像;对所述双链路图像进行分割得到帧同步的第一单链路图像和第二单链路图像;对所述第一单链路图像进行缩放处理得到第一路缩放后图像;对所述第二单链路图像进行同样的缩放处理得到第二路缩放后图像;以及拼接所述第一路缩放后图像和所述第二路缩放后图像得到目标图像。通过将双链路图像分割成单链路信号,从而实现采用单链路缩放模块对双链路图像的缩放。
Description
技术领域
本发明涉及显示控制技术领域,尤其涉及一种图像处理方法、一种图像处理装置和一种视频处理器。
背景技术
目前,视频分辨率从1080P增长到4K*1K,若依旧采用更变像素时钟的方式来提高分辨率,那么4K*1K分辨率的时钟频率将近高达300MHz;但是,目前主流的FPGA(FieldProgrammable Gate Array,现场可编辑逻辑门阵列)器件并不能处理如此高速的视频信号,在不提高时钟频率的情况下通过增加数据位宽的形式来增加传输带宽,因此4K*1K分辨率采取每个像素时钟下有两个有效像素的双链路传输方式。
目前,对于4K*1K分辨率的双链路信号需要采用双链路缩放模块对其进行缩放。但是,双链路缩放模块使用的资源是单链路缩放模块的两倍以上且不稳定,并且双链路缩放模块不能兼容单链路缩放模块。
发明内容
本发明实施例提供一种图像处理方法、一种图像处理装置和一种视频处理器;通过将双链路图像分割成单链路信号,从而实现采用单链路缩放模块对双链路图像的缩放。
本发明实施例提供的一种图像处理方法,包括:获取双链路图像;对所述双链路图像进行分割得到帧同步的第一单链路图像和第二单链路图像;对所述第一单链路图像进行缩放处理得到第一路缩放后图像;对所述第二单链路图像进行同样的缩放处理得到第二路缩放后图像;以及拼接所述第一路缩放后图像和所述第二路缩放后图像得到目标图像。
本实施例中,通过对双链路图像进行分割得到两个单链路图像,然后可以采用两个单链路缩放模块对所述两个单链路图像分别进行缩放处理,然后再将得到的两个缩放后图像进行拼接得到目标图像,从而可以采用单链路缩放模块对双链路图像进行缩放,解决了采用双链路缩放模块对双链路图像进行缩放处理时存在的问题。
在本发明的一个实施例中,所述对所述双链路图像进行分割得到帧同步的第一单链路图像和第二单链路图像,包括:获取分割值M1和M2,其中M1和M2均为正整数,M1>M2;根据所述分割值M1对所述双链路图像进行分割、将所述双链路图像中第一列至第M1列的图像作为所述第一单链路图像、根据所述分割值M2对所述双链路图像进行分割、将所述双链路图像中第M2列至最后一列的图像作为所述第二单链路图像,或者,根据所述分割值M1对所述双链路图像进行分割、将所述双链路图像中第一行至第M1行的图像作为所述第一单链路图像、根据所述分割值M2对所述双链路图像进行分割、将所述双链路图像中第M2行至最后一行的图像作为所述第二单链路图像。
在本发明的一个实施例中,所述图像处理方法,还包括:对所述第二路缩放后图像中与所述第一路缩放后图像的重叠部分进行剪切处理。
在本发明的一个实施例中,所述对所述第二路缩放后图像中与所述第一路缩放后图像的重叠部分进行剪切处理,包括:根据所述缩放处理的缩放比、所述第一路缩放后图像的尺寸和所述第二路缩放后图像的尺寸得到剪切值N;根据所述剪切值N将所述第二路缩放后图像中第一列至第N列的图像剪切掉;或者,根据所述剪切值N将所述第二路缩放后图像中第一行至第N行的图像剪切掉。
在本发明的一个实施例中,所述根据所述缩放处理的缩放比、所述第一路缩放后图像的尺寸和所述第二路缩放后图像的尺寸得到剪切值N,包括:所述剪切值N由公式N=S1+S2-S×Y计算得到,其中S1为所述第一路缩放后图像的尺寸,S2为所述第二路缩放后图像的尺寸,S为所述双链路图像的尺寸,Y为所述缩放处理的缩放比。
另一方面,本发明实施例提供的一种图像处理装置,包括:获取模块,用于接收双链路图像;分割模块,用于对所述双链路图像进行分割得到帧同步的第一单链路图像和第二单链路图像;第一单链路缩放模块,用于对所述第一单链路图像进行缩放处理得到第一路缩放后图像;第二单链路缩放模块,用于对所述第二单链路图像进行缩放处理得到第二路缩放后图像;以及拼接模块,用于拼接所述第一路缩放后图像和所述第二路缩放后图像得到目标图像。
本实施例中,通过分割模块将双链路图像分割为两路单链路图像,然后采用两个单链路缩放模块对所述两路单链路图像分别进行缩放处理,分别得到相应的两路缩放后图像,然后拼接所述两路缩放后图像,最终得到目标图像,从而可以采用单链路缩放模块对双链路图像进行缩放,解决了采用双链路缩放模块对双链路图像进行缩放处理时存在的问题。
在本发明的一个实施例中,所述分割模块包括:分割参数获取单元,用于获取分割值M1和M2,其中M1和M2均为正整数,M1>M2;分割单元,用于根据所述分割值M1对所述双链路图像进行分割、将所述双链路图像中第一列至第M1列的图像作为所述第一单链路图像、根据所述分割值M2对所述双链路图像进行分割、将所述双链路图像中第M2列至最后一列的图像作为所述第二单链路图像;或者,根据所述分割值M1对所述双链路图像进行分割、将所述双链路图像中第一行至第M1行的图像作为所述第一单链路图像、根据所述分割值M2对所述双链路图像进行分割、将所述双链路图像中第M2行至最后一行的图像作为所述第二单链路图像。
在本发明的一个实施例中,所述图像处理装置还包括:剪切模块,用于对所述第二路缩放后图像进行剪切处理。
在本发明的一个实施例中,所述剪切模块包括:剪切参数获取单元,用于根据所述缩放处理的缩放比、所述第一路缩放后图像的尺寸和第二路缩放后图像的尺寸得到剪切值N;剪切单元,用于根据所述剪切值N将所述第二路缩放后图像中第一列至第N列的图像剪切掉,或者,根据所述剪切值N将所述第二路缩放后图像中第一行至第N行的图像剪切掉。
又一方面,本发明实施例提供的一种视频处理器,包括:控制器,用于提供配置参数,所述配置参数包括分割值M1和M2;可编程逻辑器件,电连接所述控制器,用于获取双链路图像、根据所述分割值M1和M2对所述双链路图像进行分割以产生帧同步的第一单链路图像和第二单链路图像、对所述第一单链路图像进行缩放处理得到第一路缩放后图像、对所述第二单链路图像进行缩放处理得到第二路缩放后图像、以及拼接所述第一路缩放后图像和所述第二路缩放后图像以得到目标图像。
综上所述,本申请上述各个实施例可以具有如下一个或多个优点或有益效果:i)通过对双链路图像进行分割得到两个单链路图像,然后可以采用两个单链路缩放模块对所述两个单链路图像分别进行缩放处理,然后再将得到的两个缩放后图像进行拼接得到目标图像,从而可以采用单链路缩放模块对双链路图像进行缩放,解决了采用双链路缩放模块对双链路图像进行缩放处理时存在的问题;ii)通过分割模块将双链路图像分割为两路单链路图像,然后采用两个单链路缩放模块对所述两路单链路图像分别进行缩放处理,分别得到相应的两路缩放后图像,然后拼接所述两路缩放后图像,最终得到目标图像,从而可以采用单链路缩放模块对双链路图像进行缩放,解决了采用双链路缩放模块对双链路图像进行缩放处理时存在的问题;iii)通过确定分割值,使得第一单链路图像和第二单链路图像的分割处部分图像重叠,对第二路缩放后图像进行剪切处理,从而避免了目标图像中拼接处的黑线的产生,以及使得第一路缩放后图像与剪切后图像能够完美拼接为目标图像,目标图像即为所述双链路图像根据相同的缩放处理后得到的图像。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明第一实施例提供的一种图像处理方法的流程示意图。
图2为图1中步骤S3的详细流程示意图。
图3为根据图2所示图像处理方法得到的目标图像的效果图。
图4为本发明第一实施例提供的一种图像处理方法的另一流程示意图。
图5为图4中步骤S8的详细流程示意图。
图6为根据图5所示图像处理方法得到的目标图像的效果图。
图7为本发明第一实施例的实施过程中的双链路图像的架构示意图。
图8为本发明第一实施例的实施过程中的第一单链路图像的架构示意图。
图9为本发明第一实施例的实施过程中的第二单链路图像的架构示意图。
图10为本发明第二实施例提供的一种图像处理装置的模块示意图。
图11为本发明第二实施例提供的一种图像处理装置的另一模块示意图。
图12为本发明第三实施例提供的一种视频处理器的结构示意图。
图13为本发明第四实施例提供的一种图像处理***的结构示意图。
图14为本发明第五实施例提供的一种存储介质的模块示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
【第一实施例】
参见图1,其为本发明第一实施例提供的一种图像处理方法的流程示意图。所述图像处理方法能够对最大为4K*1K@60Hz的双链路图像进行处理,还能够对最大为1080P@60Hz的单链路图像进行处理。所述图像处理方法例如包括:
步骤S1,获取双链路图像;
步骤S3,对所述双链路图像进行分割得到帧同步的第一单链路图像和第二单链路图像;
步骤S5,对所述第一单链路图像进行缩放处理得到第一路缩放后图像;
步骤S7,对所述第二单链路图像进行缩放处理得到第二路缩放后图像;以及
步骤S9,拼接所述第一路缩放后图像和所述第二路缩放后图像得到目标图像。
其中,在步骤S1中接收到单链路图像时,直接对单链路图像进行缩放即可。
其中,所述步骤S5和步骤S7中,对第一单链路图像和第二单链路图像进行相同的缩放处理,分别得到第一路缩放后图像和第二路缩放后图像,其中,所述相同的缩放处理表示缩放比相同,采用的缩放算法可以相同,或者缩放算法不同。
参见图2,在一个实施方式中,所述步骤S3包括:
步骤S31,获取分割值M1和M2,其中M1和M2均为正整数,M1>M2;
步骤S33,根据所述分割值M1对所述双链路图像进行分割、将所述双链路图像中第一列至第M1列的图像作为所述第一单链路图像、根据所述分割值M2对所述双链路图像进行分割、将所述双链路图像中第M2列至最后一列的图像作为所述第二单链路图像;或者,根据所述分割值M1对所述双链路图像进行分割、将所述双链路图像中第一行至第M1行的图像作为所述第一单链路图像、根据所述分割值M2对所述双链路图像进行分割、将所述双链路图像中第M2行至最后一行的图像作为所述第二单链路图像。
其中,获取分割值M1和M2例如是响应用户输入操作以得到的数值,其可以为正整数,例如分割值M1等于双链路图像宽度的一半,分割值M2略小于双链路图像宽度的一半,还例如分割值M1略大于双链路图像宽度的一半,分割值M2等于双链路图像宽度的一半;获取双链路图像中第一列至第M1列之间的图像作为第一单链路图像,获取双链路图像中第M2列至最后一列之间的图像作为第二单链路图像;即满足M1和M2均为正整数,M1>M2,使第一单链路图像与第二单链路图像部分重叠,所述部分重叠的区域位于第一单链路图像的最右侧以及第二单链路图像的最左侧。还可以将双链路图像上下分割为部分重叠的第一单链路图像和第二单链路图像,其处理方式与左右分割的方式类似,此处不再赘述。
承上述,还可以设定分割值阈值M3,例如在获取分割值M1之后,获取M2为M1-M3,或者在获取分割值M2之后,获取M1为M2+M3。
承上述,在对双链路图像进行左右分割得到第一单链路图像和第二单链路图像后,例如根据相同的缩放比对所述第一单链路图像和所述第二单链路图像分别进行缩放处理,分别得到第一路缩放后图像和第二路缩放后图像;在对图像进行缩放处理时,无论是采用双线性双立方或者是其他缩放处理算法,均需要多个输入的原始像素点才可以算出缩放后输出的生成像素点,因此,需要将第一行以及第一列的原始像素点重复使用,导致缩放处理后图像的第一行以及第一列的数据会与其他行略有区别,例如显示为黑边。
承上述,参见图3,其为本实施例得到的目标图像的效果图,第二路缩放后图像要拼接至第一路缩放后图像的右侧,即第二路缩放后图像的第一列拼接在第一路缩放后图像的最后一列的右侧,由于上述原因,第二路缩放后图像的左侧会产生黑边,因此会在目标图像的拼接处产生一条黑色的竖线,并且,由于第一单链路图像与第二单链路图像部分重叠,导致目标图像的拼接处会出现重复显示的图像,同样的目标图像的尺寸会略大于预期(即双链路图像根据缩放比缩放处理后的尺寸),因此,需要将重叠的部分剪切掉,以使得目标图像完整。
参见图4,在一个实施方式中,所述图像处理方法还包括:
步骤S8,对所述第二路缩放后图像中与所述第一路缩放后图像的重叠部分进行剪切处理。
其中,在步骤S9中,拼接所述第一路缩放后图像和剪切后第二缩放后图像。
承上述,对第二路缩放后图像进行剪切处理,使得剪切后第二路缩放后图像没有黑边,并且剪切掉与第一路缩放后图像重叠的部分图像,以使得所述剪切后第二路缩放后图像能够与第一路缩放后图像完美拼接为目标图像。
参见图5,在一个实施方式中,所述步骤S8包括:
步骤S81,根据所述缩放处理的缩放比、所述第一路缩放后图像的尺寸和第二路缩放后图像的尺寸得到剪切值N;
步骤S83,根据所述剪切值N将所述第二路缩放后图像中第一列至第N列的图像剪切掉,或者,根据所述剪切值N将所述第二路缩放后图像中第一行至第N行的图像剪切掉。
其中步骤S81中所述剪切值N由公式N=S1+S2-S×Y计算得到,其中S1为所述第一路缩放后图像的尺寸,S2为所述第二路缩放后图像的尺寸,S为所述双链路图像的尺寸,Y为所述缩放处理的缩放比。
其中所述第一路缩放后图像的尺寸S1、所述第二路缩放后图像的尺寸S2和所述双链路图像的尺寸S可以分别是所述第一路缩放后图像宽或高、所述第二路缩放后图像宽或高以及所述双链路图像的宽或高。
承上述,在对双链路图像进行左右分割时,所述剪切值N满足:N=S1+S2-S×Y其中所述S1为第一路缩放后图像的宽度,S2为第一路缩放后图像的宽度,S为双链路图像的宽度,Y为所述缩放处理的缩放比;将第二路缩放后图像的第一列至第N列的图像剪切掉,保留第二路缩放后图像的第N+1列至最后一列图像作为剪切后第二路缩放后图像,然后将所述第一路缩放后图像和所述剪切后第二路缩放后图像拼接在一起得到所述目标图像。
承上述,在对双链路图像进行上下分割时,所述剪切值N满足:N=S1+S2-S×Y;其中S1为第一路缩放后图像的高度,S2为第一路缩放后图像的高度,S为双链路图像的高度,Y为所述缩放处理的缩放比;将第二路缩放后图像的第一行至第N行的图像剪切掉,保留第二路缩放后图像的第N+1行至最后一行图像作为剪切后第二路缩放后图像,然后将所述第一路缩放后图像和所述剪切后第二路缩放后图像拼接在一起得到所述目标图像。
参见图6,其为本实施例得到的目标图像的效果图,可以看到经过步骤S8的剪切处理后,拼接得到的目标图像的拼接处没有黑边,且没有重叠显示的图像,显示效果完美;进一步的,还可以将所述目标图像的第一行和第一列的黑边去掉例如采用剪切的方式去除所述第一行和所述第一列的黑边。
为便于更清楚地理解本实施例,下面对本实施例的图像处理方法的具体实施过程进行详细描述:
本实施例中,所述双链路图像的像素时钟的一个周期内有两个有效像素数据,所述单链路图像的像素时钟的一个周期内只有一个有效像素数据。
参见图7,其为本实施过程中获取的双链路图像的架构示意图,所述双链路图像的有两个像素数据链路(图中所示的Data1和Data2),图中:PCLK为像素时钟,Vs/Hs/De分别为场同步信号、行同步信号以及数据有效信号,Data1为第一条像素数据链路,Data2为第二条像素数据链路,从图中可以看到像素时钟的一个周期内包括Data1的一个有效像素数据以及Data2的一个有效像素数据。
参见图8,其为第一单链路图像的架构示意图,采用左右分割的方式,根据分割值Max/2+n将图7所示的双链路图像进行分割,得到所述第一单链路图像,其中n可以为大于1的正整数,本实施过程中n为大于3的正整数,优选所述n为3-10之间的正整数,当然n也可以大于10,此处不做限定。
参见图9,其为第二单链路图像的架构示意图,采用左右分割的方式,根据分割值Max/2+1将图7所示的双链路图像进行分割,得到所述第二单链路图像,所述分割值Max/2+1也可以是其他小于Max/2+n的值。
分别对所述第一单链路图像和所述第二单链路图像进行相同的缩放处理,得到第一路缩放后图像和第二路缩放后图像。
按照上述方式计算得到剪切值N,然后对第二路缩放后图像进行剪切处理,得到剪切后图像,再将第一路缩放后图像与剪切后图像拼接在一起得到目标图像,其中第一路缩放后图像位于剪切后图像的左侧,或者第一路缩放后图像位于剪切后图像的上侧,参见上述实施例,此处不再赘述。
【第二实施例】
参见图10,其为本发明第二实施例提供的一种图像处理装置的模块示意图,所述图像处理装置100可以是软件功能模块,图像处理装置100例如包括:
获取模块10,用于获取双链路图像;
分割模块30,用于对所述双链路图像进行分割得到帧同步的第一单链路图像和第二单链路图像;
第一单链路缩放模块50,用于对所述第一单链路图像进行缩放处理得到第一路缩放后图像;
第二单链路缩放模块70,用于对所述第二单链路图像进行缩放处理得到第二路缩放后图像;以及
拼接模块90,用于拼接所述第一路缩放后图像和所述第二路缩放后图像得到目标图像。
参见图11,在一个实施方式中,所述分割模块30例如包括:
分割参数获取单元31,用于获取分割值M1和M2,其中M1和M2均为正整数,M1>M2;
分割单元33,用于根据所述分割值M1对所述双链路图像进行分割、将所述双链路图像中第一列至第M1列的图像作为所述第一单链路图像、根据所述分割值M2对所述双链路图像进行分割、将所述双链路图像中第M2列至最后一列的图像作为所述第二单链路图像;或者,根据所述分割值M1对所述双链路图像进行分割、将所述双链路图像中第一行至第M1行的图像作为所述第一单链路图像、根据所述分割值M2对所述双链路图像进行分割、将所述双链路图像中第M2行至最后一行的图像作为所述第二单链路图像。
在一个实施方式中,所述图像处理装置100例如还包括:
剪切模块80,用于对所述第二路缩放后图像中与所述第一路缩放后图像的重叠部分进行剪切得到剪切后图像。
其中,剪切模块80例如包括:
剪切参数获取单元81,用于根据所述缩放处理的缩放比、所述第一路缩放后图像的尺寸和第二路缩放后图像的尺寸得到剪切值N;
剪切单元83,用于根据所述剪切值N将所述第二路缩放后图像中第一列至第N列的图像剪切掉,或者,根据所述剪切值N将所述第二路缩放后图像中第一行至第N行的图像剪切掉。
在一个实施方式中,获取模块10接收到单链路图像时,获取模块10直接将该单链路图像发送至第一单链路缩放模块50或第二单链路缩放模块70,并将缩放处理后的图像输出显示。
在一个实施方式中,图像处理装置100的获取模块10、分割模块30、第一单链路缩放模块50、第二单链路缩放模块70、剪切模块80以及拼接模块90配合实现上述第一实施例所述的图像处理方法,此处不再赘述。
【第三实施例】
参见图12,其为本发明第三实施例提供的一种视频处理器的结构示意图,所述视频处理器200例如包括可编程逻辑器件210以及电连接可编程逻辑器件210的控制器230。
其中,控制器230可以是MCU(Microcontroller Unit,微控制单元)器件或嵌入式处理器等,用于:提供配置参数至可编程逻辑器件210,所述配置参数包括分割值M1和M2,所述配置参数还可以包括缩放比。
其中,可编程逻辑器件210可以是FPGA器件,用于:获取双链路图像以及所述配置参数、根据所述分割值M1和M2对所述双链路图像进行分割以产生帧同步的第一单链路图像和第二单链路图像、根据所述缩放比对所述第一单链路图像进行缩放得到第一路缩放后图像、根据所述缩放比对所述第二单链路图像进行缩放得到第二路缩放后图像、以及拼接所述第一路缩放后图像和所述第二路缩放后图像以得到目标图像。
在一个实施方式中,视频处理器200例如还包括输入装置和输出装置,所述输入装置和所述输出装置分别连接至可编程逻辑器件210,其中所述输入装置用于向可编程逻辑器件210提供所述双链路图像,可编程逻辑器件210通过所述输出装置将所述目标图像输出至显示设备以供显示。
在一个实施方式中,视频处理器200可以是视频拼接器。
【第四实施例】
参见图13,其为本发明的第四实施例提供的一种图像处理***的结构示意图,所述图像处理***400例如包括处理器430以及电连接处理器430的存储器410,存储器410上存储有计算机程序411,处理器430加载计算机程序411以实现如第一实施例所述的图像处理方法。
【第五实施例】
参见图14,其为本发明的第五实施例提供的一种存储介质。存储介质500例如为非易失性存储器,其例如为:磁介质(如硬盘、软盘和磁带),光介质(如CDROM盘和DVD),磁光介质(如光盘)以及专门构造为用于存储和执行计算机可执行指令的硬件装置(如只读存储器(ROM)、随机存取存储器(RAM)、闪存等)。存储介质500上存储有计算机可执行指令510。存储介质500可由一个或多个处理器或处理装置来执行计算机可执行指令510,以实施如第一实施例所述的图像处理方法。
在本发明所提供的几个实施例中,应该理解到,所揭露的***,装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多路单元或组件可以结合或者可以集成到另一个***,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元,可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例方法的部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,简称ROM)、随机存取存储器(Random Access Memory,简称RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (5)
1.一种图像处理方法,其特征在于,包括:
接收双链路图像;
对所述双链路图像进行分割得到帧同步的第一单链路图像和第二单链路图像;
对所述第一单链路图像进行缩放处理得到第一路缩放后图像;
对所述第二单链路图像进行缩放处理得到第二路缩放后图像;以及
拼接所述第一路缩放后图像和所述第二路缩放后图像得到目标图像;
所述对所述双链路图像进行分割得到帧同步的第一单链路图像和第二单链路图像,包括:
获取分割值M1和M2,其中M1和M2均为正整数,M1>M2;
根据所述分割值M1对所述双链路图像进行分割、将所述双链路图像中第一列至第M1列的图像作为所述第一单链路图像、根据所述分割值M2对所述双链路图像进行分割、将所述双链路图像中第M2列至最后一列的图像作为所述第二单链路图像,或者
根据所述分割值M1对所述双链路图像进行分割、将所述双链路图像中第一行至第M1行的图像作为所述第一单链路图像、根据所述分割值M2对所述双链路图像进行分割、将所述双链路图像中第M2行至最后一行的图像作为所述第二单链路图像;
所述图像处理方法还包括:
对所述第二路缩放后图像中与所述第一路缩放后图像的重叠部分进行剪切处理;其中,剪切值N由公式N=S1+S2-S×Y计算得到,其中S1为所述第一路缩放后图像的尺寸,S2为所述第二路缩放后图像的尺寸,S为所述双链路图像的尺寸,Y为所述缩放处理的缩放比。
2.根据权利要求1所述的图像处理方法,其特征在于,
所述对所述第二路缩放后图像中与所述第一路缩放后图像的重叠部分进行剪切处理,包括:
根据所述缩放处理的缩放比、所述第一路缩放后图像的尺寸和所述第二路缩放后图像的尺寸得到剪切值N;
根据所述剪切值N将所述第二路缩放后图像中第一列至第N列的图像剪切掉,或者,根据所述剪切值N将所述第二路缩放后图像中第一行至第N行的图像剪切掉。
3.一种图像处理装置,其特征在于,包括:
获取模块,用于接收双链路图像;
分割模块,用于对所述双链路图像进行分割得到帧同步的第一单链路图像和第二单链路图像;
第一单链路缩放模块,用于对所述第一单链路图像进行缩放处理得到第一路缩放后图像;
第二单链路缩放模块,用于对所述第二单链路图像进行缩放处理得到第二路缩放后图像;以及
拼接模块,用于拼接所述第一路缩放后图像和所述第二路缩放后图像得到目标图像;
所述分割模块包括:
分割参数获取单元,用于获取分割值M1和M2,其中M1和M2均为正整数,M1>M2;
分割单元,用于根据所述分割值M1对所述双链路图像进行分割、将所述双链路图像中第一列至第M1列的图像作为所述第一单链路图像、根据所述分割值M2对所述双链路图像进行分割、将所述双链路图像中第M2列至最后一列的图像作为所述第二单链路图像,或者,根据所述分割值M1对所述双链路图像进行分割、将所述双链路图像中第一行至第M1行的图像作为所述第一单链路图像、根据所述分割值M2对所述双链路图像进行分割、将所述双链路图像中第M2行至最后一行的图像作为所述第二单链路图像;
所述图像处理装置还包括剪切模块,用于对所述第二路缩放后图像中与所述第一路缩放后图像的重叠部分进行剪切处理;其中,剪切值N由公式N=S1+S2-S×Y计算得到,其中S1为所述第一路缩放后图像的尺寸,S2为所述第二路缩放后图像的尺寸,S为所述双链路图像的尺寸,Y为所述缩放处理的缩放比。
4.根据权利要求3所述的图像处理装置,其特征在于,
所述剪切模块包括:
剪切参数获取单元,用于根据所述缩放处理的缩放比、所述第一路缩放后图像的尺寸和所述第二路缩放后图像的尺寸得到剪切值N;
剪切单元,用于根据所述剪切值N将所述第二路缩放后图像中第一列至第N列的图像剪切掉,或者,根据所述剪切值N将所述第二路缩放后图像中第一行至第N行的图像剪切掉。
5.一种视频处理器,其特征在于,包括:
控制器,用于提供配置参数,所述配置参数包括分割值M1和M2;
可编程逻辑器件,电连接所述控制器,用于获取双链路图像、根据所述分割值M1和M2对所述双链路图像进行分割以产生帧同步的第一单链路图像和第二单链路图像、对所述第一单链路图像进行缩放处理得到第一路缩放后图像、对所述第二单链路图像进行缩放处理得到第二路缩放后图像、以及拼接所述第一路缩放后图像和所述第二路缩放后图像以得到目标图像;
其中,所述根据所述分割值M1和M2对所述双链路图像进行分割得到帧同步的第一单链路图像和第二单链路图像,包括:
获取分割值M1和M2,其中M1和M2均为正整数,M1>M2;
根据所述分割值M1对所述双链路图像进行分割、将所述双链路图像中第一列至第M1列的图像作为所述第一单链路图像、根据所述分割值M2对所述双链路图像进行分割、将所述双链路图像中第M2列至最后一列的图像作为所述第二单链路图像,或者
根据所述分割值M1对所述双链路图像进行分割、将所述双链路图像中第一行至第M1行的图像作为所述第一单链路图像、根据所述分割值M2对所述双链路图像进行分割、将所述双链路图像中第M2行至最后一行的图像作为所述第二单链路图像;
所述视频处理器还用于:
对所述第二路缩放后图像中与所述第一路缩放后图像的重叠部分进行剪切处理;其中,剪切值N由公式N=S1+S2-S×Y计算得到,其中S1为所述第一路缩放后图像的尺寸,S2为所述第二路缩放后图像的尺寸,S为所述双链路图像的尺寸,Y为所述缩放处理的缩放比。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910940868.2A CN112581364B (zh) | 2019-09-30 | 2019-09-30 | 图像处理方法及装置、视频处理器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910940868.2A CN112581364B (zh) | 2019-09-30 | 2019-09-30 | 图像处理方法及装置、视频处理器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112581364A CN112581364A (zh) | 2021-03-30 |
CN112581364B true CN112581364B (zh) | 2024-04-09 |
Family
ID=75116444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910940868.2A Active CN112581364B (zh) | 2019-09-30 | 2019-09-30 | 图像处理方法及装置、视频处理器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112581364B (zh) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9816673D0 (en) * | 1994-09-26 | 1998-09-30 | Mitsubishi Electric Corp | Digital video signal record and playback device and method for recording and playing back the same |
CN103188419A (zh) * | 2011-12-31 | 2013-07-03 | 北大方正集团有限公司 | 一种图像压缩方法及其装置 |
CN103327218A (zh) * | 2012-03-01 | 2013-09-25 | 苹果公司 | 图像处理***和方法 |
CN203691512U (zh) * | 2014-01-22 | 2014-07-02 | 北京泽视科技有限公司 | 一种带视频存储功能的拼接器 |
CN103929599A (zh) * | 2014-04-30 | 2014-07-16 | 哈尔滨工程大学 | 一种基于fpga的数字视频图像实时缩放处理方法 |
CN104104888A (zh) * | 2014-07-01 | 2014-10-15 | 大连民族学院 | 一种并行多核fpga数字图像实时缩放处理方法和装置 |
CN105023549A (zh) * | 2015-07-15 | 2015-11-04 | 武汉精测电子技术股份有限公司 | 分辨率自适应的mipi图形信号产生装置及方法 |
CN106485649A (zh) * | 2015-08-25 | 2017-03-08 | 三星电子株式会社 | 基于不同缩放比率的图像处理装置和方法及其电子*** |
CN107027000A (zh) * | 2017-04-25 | 2017-08-08 | 西安诺瓦电子科技有限公司 | 视频处理器、显示***以及视频图像处理方法 |
CN109685718A (zh) * | 2018-12-17 | 2019-04-26 | 中国科学院自动化研究所 | 图片方形化缩放方法、***及装置 |
CN109863754A (zh) * | 2016-06-07 | 2019-06-07 | 维斯比特股份有限公司 | 用于直播流化的虚拟现实360度视频相机*** |
WO2019151798A1 (ko) * | 2018-01-31 | 2019-08-08 | 엘지전자 주식회사 | 무선 통신 시스템에서 이미지에 대한 메타데이터를 송수신하는 방법 및 장치 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170025058A (ko) * | 2015-08-27 | 2017-03-08 | 삼성전자주식회사 | 영상 처리 장치 및 이를 포함하는 전자 시스템 |
-
2019
- 2019-09-30 CN CN201910940868.2A patent/CN112581364B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9816673D0 (en) * | 1994-09-26 | 1998-09-30 | Mitsubishi Electric Corp | Digital video signal record and playback device and method for recording and playing back the same |
CN103188419A (zh) * | 2011-12-31 | 2013-07-03 | 北大方正集团有限公司 | 一种图像压缩方法及其装置 |
CN103327218A (zh) * | 2012-03-01 | 2013-09-25 | 苹果公司 | 图像处理***和方法 |
CN203691512U (zh) * | 2014-01-22 | 2014-07-02 | 北京泽视科技有限公司 | 一种带视频存储功能的拼接器 |
CN103929599A (zh) * | 2014-04-30 | 2014-07-16 | 哈尔滨工程大学 | 一种基于fpga的数字视频图像实时缩放处理方法 |
CN104104888A (zh) * | 2014-07-01 | 2014-10-15 | 大连民族学院 | 一种并行多核fpga数字图像实时缩放处理方法和装置 |
CN105023549A (zh) * | 2015-07-15 | 2015-11-04 | 武汉精测电子技术股份有限公司 | 分辨率自适应的mipi图形信号产生装置及方法 |
CN106485649A (zh) * | 2015-08-25 | 2017-03-08 | 三星电子株式会社 | 基于不同缩放比率的图像处理装置和方法及其电子*** |
CN109863754A (zh) * | 2016-06-07 | 2019-06-07 | 维斯比特股份有限公司 | 用于直播流化的虚拟现实360度视频相机*** |
CN107027000A (zh) * | 2017-04-25 | 2017-08-08 | 西安诺瓦电子科技有限公司 | 视频处理器、显示***以及视频图像处理方法 |
WO2019151798A1 (ko) * | 2018-01-31 | 2019-08-08 | 엘지전자 주식회사 | 무선 통신 시스템에서 이미지에 대한 메타데이터를 송수신하는 방법 및 장치 |
CN109685718A (zh) * | 2018-12-17 | 2019-04-26 | 中国科学院自动化研究所 | 图片方形化缩放方法、***及装置 |
Non-Patent Citations (2)
Title |
---|
Estimation of rescaling factor and detection of image splicing;Weimin Wei等;2008 11th IEEE International Conference on Communication Technology;全文 * |
多画面处理器的设计与实现;罗蓬;;计算机工程(14);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN112581364A (zh) | 2021-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108921951B (zh) | 虚拟现实图像显示方法及其装置、虚拟现实设备 | |
CN109640026B (zh) | 一种高分辨率信号源拼墙显示方法、装置和设备 | |
US11017586B2 (en) | 3D motion effect from a 2D image | |
US20180018931A1 (en) | Splicing display system and display method thereof | |
US9204086B2 (en) | Method and apparatus for transmitting and using picture descriptive information in a frame rate conversion processor | |
JP2002006818A (ja) | 画像処理装置および方法ならびに画像表示システム | |
CN106878631B (zh) | 一种图像显示方法及装置 | |
US6844879B2 (en) | Drawing apparatus | |
CN105744358A (zh) | 视频播放的处理方法及装置 | |
US10446089B2 (en) | Method, system and computer readable storage medium for driving liquid crystal displays | |
US11615509B2 (en) | Picture processing method and device | |
CN105321165A (zh) | 图像处理装置、图像处理方法和图像处理*** | |
CN109272923B (zh) | 一种基于多屏设备的字幕滚动显示方法、***及存储介质 | |
JP2005109568A (ja) | 映像表示装置及びプログラム | |
CN111062867A (zh) | 一种视频超分辨率重建方法 | |
CN111260654B (zh) | 视频图像处理方法和视频处理器 | |
JP2006229818A (ja) | 立体画像表示装置 | |
CN112581364B (zh) | 图像处理方法及装置、视频处理器 | |
CN112954395B (zh) | 一种可***任意帧率的视频插帧方法及*** | |
CN104332131A (zh) | 用于显示装置的驱动方法、显示画面更新方法及装置 | |
CN110767184B (zh) | 背光亮度处理方法、***、显示设备及介质 | |
CN113450733A (zh) | 一种屏幕刷新的方法与显示***、用户设备 | |
KR101215021B1 (ko) | 메모리성 디스플레이 장치 및 그 구동 방법 | |
CN110248150B (zh) | 一种图片显示的方法、设备及计算机存储介质 | |
CN112820232A (zh) | 数据处理方法及设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |