CN112564648A

CN112564648A - 功率放大器及芯片、设备

Info

Publication number: CN112564648A
Application number: CN202110179400.3A
Authority: CN
Inventors: 李欢欢; 戴大杰; 苏强
Original assignee: Smarter Microelectronics Guangzhou Co Ltd
Current assignee: Smarter Microelectronics Guangzhou Co Ltd
Priority date: 2021-02-09
Filing date: 2021-02-09
Publication date: 2021-03-26

Abstract

本申请实施例公开了一种功率放大器及芯片、设备；其中，所述功率放大器包括：偏置电路，用于给所述功率放大器的放大电路提供偏置电压，以使所述放大电路工作在放大状态；阻抗变换电路，与所述放大电路并联连接，用于降低所述放大电路的输出节点的阻抗，以提高所述功率放大器的线性度；输出匹配电路，与所述放大电路串联连接，用于使所述放大电路的输出节点的阻抗与所述功率放大器的外接负载的阻抗相匹配；其中，所述外接负载连接在所述输出匹配电路的输出端。

Description

功率放大器及芯片、设备

技术领域

本申请实施例涉及电子技术领域，涉及但不限于功率放大器及芯片、设备。

背景技术

随着无线通信技术的快速发展，第五代移动通信技术（5G通信技术）已经逐步成为主流通信方式；5G通信技术对功率放大器的带宽提出了更高的要求，信号最大带宽由***移动通信技术（4G通信技术）时的20Mz提高到5G时的100MHz；随着带宽的提高，功率放大器（Power Amplifier，PA）的记忆效应越来越严重，从而急剧恶化了PA的线性度。

发明内容

有鉴于此，本申请实施例提供的功率放大器及芯片、设备，能够降低功率放大器中放大电路输出节点的阻抗，从而改善功率放大器的线性度。本申请实施例提供的功率放大器及芯片、设备是这样实现的：

本申请实施例提供一种功率放大器，包括：偏置电路，用于给所述功率放大器的放大电路提供偏置电压，以使所述放大电路工作在放大状态；阻抗变换电路，与所述放大电路并联连接，用于降低所述放大电路的输出节点的阻抗，以提高所述功率放大器的线性度；输出匹配电路，与所述放大电路串联连接，用于使所述放大电路的输出节点的阻抗与所述功率放大器的外接负载的阻抗相匹配；其中，所述外接负载连接在所述输出匹配电路的输出端。

本申请实施例提供一种射频芯片，包括本申请实施例任一所述的功率放大器。

本申请实施例提供一种电子设备，包括本申请实施例任一所述的功率放大器。

在本申请实施例中，提供一种功率放大器，其中包括阻抗变换电路，该电路与放大电路并联连接，从而降低该放大电路的输出节点的阻抗，进而提高功率放大器的线性度。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本申请的实施例，并与说明书一起用于说明本申请的技术方案。

图1为放大管的二阶非线性产生三阶交调失真（The 3rd order intermodulationdistortion，IMD3）分量的机理示意图；

图2为放大管的等效电路示意图；

图3为相关技术中功率放大器的结构示意图；

图4为本申请实施例功率放大器的结构示意图；

图5A为本申请实施例功率放大器的结构示意图；

图5B为本申请实施例功率放大器的结构示意图；

图5C为本申请实施例功率放大器的结构示意图；

图5D为本申请实施例功率放大器的结构示意图；

图6为本申请实施例功率放大器的结构示意图；

图7为本申请实施例功率放大器的结构示意图；

图8为本申请实施例功率放大器的结构示意图；

图9为功率放大器中增加阻抗变化电路前与增加阻抗变化电路后的IMD3向量的效果对比图；

图10为本申请实施例功率放大器的结构示意图；

图11为LC串联网络在叠管功率放大器上使用的示例的示意图；

图12为LC串联网络在双极型管功率放大器上使用的示例的示意图；

图13为LC串联网络在级联功率放大器上驱动级、末级同时使用的示例的示意图；

图14为本申请实施例功率放大器工作方法的实现流程示意图；

图15为本申请实施例射频芯片实体示意图；

图16为本申请实施例电子设备实体示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。

在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。

需要指出，本申请实施例所涉及的术语“第一\第二\第三”用以区别类似或不同的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。

本申请实施例提供一种功率放大器，该功率放大器主要应用于射频芯片和电子设备中，其中，所述电子设备可以是手机、平板电脑、笔记本电脑、台式计算机等包括功率放大器的电子设备。

为便于理解本申请实施例的技术方案，以下对本申请实施例的相关技术进行说明。

功率放大器的线性度一般用邻道功率比（Adjacent Channel Power Ratio，ACPR）表征，ACPR可以认为是由不同载波、不同带宽的IMD3分量积分得到的。通常采用IMD3对功率放大器进行理论分析。

功率放大器（PA）的线性指标由IMD3来表征，IMD3主要来自放大管的三次非线性、二次谐波频率和基频混频、包络频率和基频混频。以放大管为MOS管来说，器件本身的三阶非线性会直接在主路径上产生IMD3分量。

MOS管的内部结构如图1所示，结合该图，如以下（1）至（4），对二次非线性产生IMD3分量的机理进行简要描述：

（1）由于MOS管的二阶非线性，所以该放大管在它的输出端口会产生二阶谐波电流（2ω1、2ω2）和包络频率电流(ω1-ω2、ω2-ω1）；

（2）这些电流与相应频率对应的输出节点的阻抗相乘，形成二阶谐波电压信号和包络频率电压信号；

（3）这些非线性电压信号（即二阶谐波电压信号和包络频率电压信号）通过结电容Cgd和结电容Cgs等反馈路径反馈到输入节点；

（4）二阶谐波和包络频率电压信号在输入节点与基频混频，由主路径放大，形成输出端的IMD3分量。

以下为更详细理论的描述：放大管的等效电路如图2所示；

输出电流id与栅级电压Vg、漏级电压Vd的关系如下公式1所示：

（1）；

其中，

、

、

、

、

、

和

为放大管的非线性项；

输出IMD3右边带电压的计算如下公式2所示：

IMD3+：

（2）；

输出IMD3左边带电压的计算如下公式3所示：

IMD3-：

（3）；

图3为相关技术中功率放大器的结构示意图。如图3所示，射频信号由射频输入（RFIN）端口输入，到射频输出（RFOUT）端口输出，C1为隔直电容，R1为隔离射频的电阻，Vg端口给放大管（Q1）提供偏置电压。L1电感为隔离射频的电感，同时也参与部分输出匹配。L2、C2和C3为功率放大器的输出匹配网络（output match）的器件。

相关技术中，通过提高偏置电压Vg，能够相应提高静态工作点Icq，使得放大管Q1工作在甲类（class A，A类）状态，此时影响输出电流id的非线性项

、

、

、

、

、

、

减小，则计算公式2和公式3中与非线性项相关的系数

、

、

相应减小，使得IMD3电压

和

减小，从而改善功率放大器的宽带线性度。但放大器工作在A类状态时，效率会大大降低，因此极大地恶化了射频功率放大器的效率。为此，提出了本申请实施例的以下技术方案。

本申请实施例提供一种功率放大器，图4为本申请实施例提供的功率放大器的结构示意图，如图4所示，所述功率放大器40包括：

偏置电路41，用于给功率放大器40的放大电路43提供偏置电压，以使放大电路43工作在放大状态。

可以理解地，要使放大管构成的放大电路做到不失真地将信号电压放大，就必须保证放大管的栅极、源极以及漏极之间处于正确的电压关系。为此，需要给放大电路43外加偏置电路41，为放大电路43提供正常工作所需要的偏置电压，以使放大电路43正常工作在放大状态。

阻抗变换电路42，与放大电路43并联连接，用于降低放大电路43的输出节点的阻抗，以提高功率放大器40的线性度。

可以理解地，功率放大器的线性度由IMD3来表征，根据公式2和公式3可知，IMD3分量的大小与放大电路中的放大管的输出端的二阶阻抗呈正相关关系。即，放大管的输出端的二阶阻抗越大，IMD3分量越大，则功率放大器的线性度越差；放大管的输出端的二阶阻抗越小，IMD3分量越小，则功率放大器的线性度越好。

在本申请实施例中，提供一种功率放大器，其中包括阻抗变换电路，该电路与放大电路并联连接；如此，在放大电路的内部阻抗无法改变的情况下，该阻抗变换电路能够降低放大电路的输出节点的二阶阻抗，从而使得IMD3分量减小，进而能够提高功率放大器的线性度。

输出匹配电路44，与放大电路43串联连接，用于使放大电路43的输出节点的阻抗与功率放大器40的外接负载的阻抗相匹配；其中，所述外接负载连接在输出匹配电路44的输出端。

本申请实施例再提供一种功率放大器，图5A为本申请实施例提供的功率放大器的结构示意图，如图5所示，功率放大器50包括：偏置电路51、阻抗变换电路52、放大电路53和输出匹配电路54；其中，

偏置电路51，用于给所述功率放大器50的放大电路53提供偏置电压，以使所述放大电路53工作在放大状态。

放大电路53，包括：放大管模组；其中，所述放大管模组的栅极端与偏置电路51的输出端连接，所述放大管模组的源极端接地，所述放大管模组的漏极端与阻抗变换电路52的输入端以及输出匹配电路54的输入端连接。

需要说明的是，所述放大管模组包括至少一个放大管。举例来说，在一些实施例中，如图5B所示，偏置电路51，包括：第一电源Vg1和第一电阻R1；所述放大管模组包括第一放大管Q1；其中，所述第一电阻R1的一端与所述第一电源Vg1连接，所述第一电阻R1的另一端与所述第一放大管Q1的栅极连接，所述第一放大管Q1的源极接地，所述第一放大管Q1的漏极与阻抗变换电路52的输入端以及输出匹配电路54的输入端连接。

在另一些实施例中，如图5C所示，偏置电路51，包括：第一电源Vg1和第一电阻R1、第二电源Vg2和第二电阻R2；所述放大管模组包括第一放大管Q1和第二放大管Q2；其中，所述第一电阻R1的一端与所述第一电源Vg1连接，所述第一电阻R1的另一端与所述第一放大管Q1的栅极连接，所述第一放大管Q1的源极接地，所述第一放大管Q1的漏极与所述第二放大管Q2的源极连接；所述第二放大管Q2的栅极与所述第二电阻R2的一端连接，所述第二电阻R2的另一端与所述第二电源Vg2连接，所述第二放大管Q2的漏极与阻抗变换电路52的输入端以及输出匹配电路54的输入端连接。

在另一些实施例中，如图5D所示，偏置电路51，包括：第一电源Vg1和第一电阻R1、第二电源Vg2和第二电阻R2以及第三电源Vg3和第三电阻R3；所述放大管模组包括第一放大管Q1、第二放大管Q2和第三放大管Q3；其中，所述第一电阻R1的一端与所述第一电源Vg1连接，所述第一电阻R1的另一端与所述第一放大管Q1的栅极连接，所述第一放大管Q1的源极接地，所述第一放大管Q1的漏极与所述第二放大管Q2的源极连接；所述第二放大管Q2的栅极与所述第二电阻R2的一端连接，所述第二电阻R2的另一端与所述第二电源Vg2连接，所述第二放大管Q2的漏极与所述第三放大管Q3的源极连接；所述第三放大管Q3的栅极与所述第三电阻R3的一端连接，所述第三电阻R3的另一端与所述第三电源Vg3连接，所述第三放大管Q3的漏极与阻抗变换电路52的输入端以及输出匹配电路54的输入端连接。

阻抗变换电路52，与放大电路53并联连接，用于降低放大电路53的输出节点的阻抗，以提高功率放大器50的线性度。

输出匹配电路54，与放大电路53串联连接，用于使放大电路53的输出节点的阻抗与功率放大器50的外接负载的阻抗相匹配；其中，所述外接负载连接在输出匹配电路54的输出端。

本申请实施例再提供一种功率放大器，图6为本申请实施例提供的功率放大器的结构示意图，如图6所示，功率放大器60包括：偏置电路61、阻抗变换电路62、放大电路63和输出匹配电路64；其中，

放大电路63，包括：放大管模组Q；其中，所述放大管模组Q的栅极端与偏置电路61的输出端连接，所述放大管模组Q的源极端接地，所述放大管模组Q的漏极端与阻抗变换电路62的输入端以及输出匹配电路64的输入端连接。

阻抗变换电路62，包括：第一电容C1和第一电感L1；其中，所述第一电容C1的一端接地，所述第一电容C1的另一端与所述第一电感L1的一端连接，所述第一电感L1的另一端与所述放大管模组Q的漏极端连接；或者，所述第一电感L1的一端接地，所述第一电感L1的另一端与所述第一电容C1的一端连接，所述第一电容C1的另一端与所述放大管模组Q的漏极端连接。

可以理解地，第一电容C1和第一电感L1的位置不是固定的。即，放大管模组Q与第一电容C1和第一电感L1的连接顺序为，放大管模组Q连接第一电容C1，第一电容C1再连接第一电感L1；或者，放大管模组Q连接第一电感L1，第一电感L1再连接第一电容C1。

放大管模组Q的漏极端口分别与阻抗变换电路的输入端、第二电源VDD和第三电感L3所在电路的输出端以及输出匹配电路的输入端连接。因此，放大管模组Q的漏极的输出端口的节点阻抗，是由这四个电路的阻抗并联形成的。

在阻抗变换电路中，第一电容C1和第一电感L1串联连接，开发人员在调试阶段，事先确定好第一电容C1和第一电感L1的值，使得阻抗变换电路谐振在二次谐波（2ω1、2ω2）处，此时该阻抗变换电路在谐振点时的阻抗最低，近乎等于0。因此，四个电路并联之后，放大管模组Q的漏极的输出节点处对外呈现的总阻抗也近乎等于0，也即降低了放大电路中的放大管模组Q的漏极输出节点的二阶阻抗

、

，从而使得IMD3分量减小，进而提高了功率放大器的线性度。

需要说明的是，在本申请实施例中，第一电容C1为具有较小电容值的电容。

在一些实施例中，阻抗变换电路中的第一电容C1，也可以再并联连接一个或多个其他电容，其他电容所在的支路连接一个或多个开关。通过控制一个或多个开关的断开和闭合，能够切换阻抗变换电路中电容值的大小，从而使得阻抗变换电路中的电容值可控。

输出匹配电路64，包括：第二电感L2、第二电容C2和第三电容C3；其中，所述放大管模组Q的漏极端与所述第二电感L2的一端连接，所述第二电感L2的另一端与所述第二电容C2的一端连接，所述第二电容C2的另一端接地；所述第二电感L2的另一端还与所述第三电容C3的一端连接，所述第三电容C3的另一端与所述外接负载连接。

在一些实施例中，功率放大器还包括：第二电源VDD和第三电感L3；其中，所述第三电感L3的一端与所述第二电源VDD连接，所述第三电感L3的另一端与所述放大管模组Q的漏极连接。

本申请实施例再提供一种功率放大器，图7为本申请实施例提供的功率放大器的结构示意图，如图7所示，功率放大器70包括：偏置电路71、阻抗变换电路72、放大电路73和输出匹配电路74；其中，

放大电路73，包括：放大管模组Q；其中，所述放大管模组Q的栅极端与偏置电路71的输出端连接，所述放大管模组Q的源极端接地，所述放大管模组Q的漏极端与阻抗变换电路72的输入端以及输出匹配电路74的输入端连接。

阻抗变换电路72，包括：第一电容C1和第一微带线M1；其中，所述第一电容C1的一端接地，所述第一电容C1的另一端与所述第一微带线M1的一端连接，所述第一微带线M1的另一端与所述放大管模组Q的漏极端连接。

需要说明的是，在本申请实施例中，第一电容C1容抗在基频和二阶频率都是低阻。

在一些实施例中，所述第一微带线M1的电长度为λ/4；其中，λ为基波波长。

可以理解地，对于基波而言，第一微带线M1的电长度为λ/4，λ/4微带线的电长度为90度，此时第一微带线M1具有阻抗翻转功能。由于第一电容C1的电容值较大，所以其阻抗对应为低阻态，因此，将λ/4微带线与第一电容C1串联，能够将阻抗变换电路的阻抗翻转为高阻态，阻抗变换电路与放大管模组Q的漏极端口并联，从而使得放大管模组Q的漏极端口的输出节点的基频阻抗不变。

而对于二次谐波而言，第一微带线M1的电长度为λ/2（此处λ为二次谐波波长），此时第一微带线M1不具备阻抗翻转功能。而由于第一电容C1的电容值较大，其阻抗对应为低阻态，因此，将λ/2微带线与第一电容C1串联，阻抗变换电路的阻抗仍为低阻态，因此降低了与其并联的放大电路中的放大管模组Q的漏极输出节点的二阶阻抗

、

，从而使得IMD3分量减小，进而提高了功率放大器的线性度。

输出匹配电路74，包括：第二电感L2、第二电容C2和第三电容C3；其中，所述放大管模组Q的漏极端与所述第二电感L2的一端连接，所述第二电感L2的另一端与所述第二电容C2的一端连接，所述第二电容C2的另一端接地；所述第二电感L2的另一端还与所述第三电容C3的一端连接，所述第三电容C3的另一端与所述外接负载连接。

下面将说明本申请实施例在实际的应用场景中的示例性应用。

图8为在本申请实施例提供的再一功率放大器的结构示意图，如图8所示，功率放大器包括射频输入端口、电容C1、电源Vg、电阻R1、放大管Q1、电源VDD、电感L1、LC串联网络（即阻抗变换电路）、输出匹配网络（即输出匹配电路）和射频输出端口；其中，输出匹配网络包括电感L2、电容C2、电容C3；LC串联网络包括电感L3和电容C4。

电容C1的一端与射频输入端口连接，另一端与放大管Q1的栅极连接；电阻R1的一端与电源Vg连接，电阻R1的另一端与放大管Q1的栅极连接，以使电源Vg给放大管Q1提供偏置电压，使其工作在放大状态，放大管Q1的源极接地；电感L1的一端与电源VDD连接，电感L1的另一端与放大管Q1的漏极连接；电感L2的一端与放大管Q1的漏极连接，电感L2的另一端与电容C2的一端连接，电容C2的另一端接地；电感L2的另一端还与电容C3的一端连接，电容C3的另一端与射频输出端连接；电感L3的一端与放大管Q1的漏极连接，电感L3的另一端与电容C4的一端连接，电容C4的另一端接地。

在本申请实施例中，在放大管（Q1）的漏极输出节点增加LC串联网络，将其并联到射频通路上，调节L3和C4的值，使该串联网络谐振在二次谐波（2ω1、2ω2）处，以降低输出节点二阶阻抗

、

，从而使得IMD3电压

、

减小，进而改善功率放大器的线性度。

图9为功率放大器中增加串联网络前，与增加串联网络后的IMD3向量的对比效果图，由图9可知，输出节点二阶阻抗降低，则由二阶谐波引起的非线性也会相应减小，优化前以线条1表示、优化后以线条2表示；总IMD3由优化前的线条3变化至优化后的线条4，IMD3-和IMD3+的向量模值同时减小，从而优化了IMD3项，改善了功率放大器的线性度。

图10为在本申请实施例提供的再一功率放大器的结构示意图，如图10所示，功率放大器包括射频输入端口、电容C1、电源Vg、电阻R1、放大管Q1、电源VDD、电感L1、MC串联网络（即阻抗变换电路）、输出匹配网络和射频输出端口；其中，输出匹配网络包括电感L2、电容C2、电容C3；MC串联网络包括微带线M1和电容C4。

电容C1的一端与射频输入端口连接，电容C1的另一端与放大管Q1的栅极连接；电阻R1的一端与电源Vg连接，另一端与放大管Q1的栅极连接，以使电源Vg给放大管Q1提供偏置电压，使其工作在放大状态，放大管Q1的源极接地；电感L1的一端与电源VDD连接，电感L1的另一端与放大管Q1的漏极连接；电感L2的一端与放大管Q1的漏极连接，电感L2的另一端与电容C2的一端连接，电容C2的另一端接地；电感L2的另一端还与电容C3的一端连接，电容C3的另一端与射频输出端口连接；微带线M1的一端与放大管Q1的漏极连接，微带线M1的另一端与电容C4的一端连接，电容C4的另一端接地。

在本申请实施例中，通过在放大管（Q1）的漏极输出节点增加MC串联网络，将其并联到射频通路上，C4隔直流且在基频和二阶均为低阻，对于基波而言，M1为基频的四分之一波长线，对于二次谐波而言，M1为二次谐波的二分之一波长线，该串联网络使输出节点基频阻抗不变，二阶阻抗

、

降低，使得IMD3电压

、

减小，从而改善功率放大器的线性度。

上述实施例中的LC串联网络和MC串联网络，均可以在多种功率放大器上使用，对此不做限定。以下给出几种示例性应用的说明。

图11为LC串联网络在叠管功率放大器上的使用示例。

如图11所示，Q1和Q2均为放大管，Q1的源极接地，Q1的漏极与Q2的源极连接，Q2的漏极分别与电感L1的一端、电感L2的一端和电感L3的一端连接。

图12为LC串联网络在双极型管（BJT）功率放大器上的使用示例。

如图12所示，功率放大器中的放大管Q1为双极性管（BJT）。

图13为LC串联网络在级联功率放大器上驱动级、末级同时使用的示例。

如图13所示，LC串联网络可以在级联功率放大器的驱动级和末级上一起使用，也可以单独在级联功率放大器的驱动级或者末级上使用。

本申请实施例的目的在于，在提高功率放大器的线性指标时，不提高功率放大器的静态工作点，改善功率放大器的效率，使得***功耗更小。

基于前述的实施例，本申请实施例提供一种功率放大器工作方法，该方法应用于具有功率放大器的芯片和设备，图14为本申请实施例功率放大器工作方法的实现流程示意图，如图14所示，该方法可以包括以下步骤1401至步骤1403：

步骤1401，通过功率放大器的偏置电路，给所述功率放大器的放大电路提供偏置电压，以使所述放大电路工作在放大状态；

步骤1402，通过所述功率放大器的阻抗变换电路，降低所述放大电路输出节点的阻抗，以提高所述功率放大器的线性度；其中，所述阻抗变换电路与所述放大电路并联连接；

步骤1403，通过所述功率放大器中与所述放大电路串联连接的输出匹配电路，使所述放大电路的输出节点的阻抗与所述功率放大器的外接负载的阻抗相匹配；其中，所述外接负载连接在所述输出匹配电路的输出端。

对应地，本申请实施例提供一种射频芯片，图15为本申请实施例射频芯片的一种硬件实体示意图，如图15所示，该射频芯片1500包括上述任一实施例所述的功率放大器。

本申请实施例再提供一种电子设备，图16为本申请实施例电子设备的一种硬件实体示意图，如图16所示，该电子设备1600包括上述任一实施例所述的功率放大器。

本申请实施例提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述实施例中提供的方法中的步骤。

应理解，说明书通篇中提到的“一个实施例”或“一实施例”或“一些实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”或“在一些实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。上文对各个实施例的描述倾向于强调各个实施例之间的不同之处，其相同或相似之处可以互相参考，为了简洁，本文不再赘述。

本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如对象A和/或对象B，可以表示：单独存在对象A，同时存在对象A和对象B，单独存在对象B这三种情况。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本申请所提供的几个实施例中，应该理解到，所揭露的电路和方法，可以通过其它的方式实现。以上所描述的功率放大器的实施例仅仅是示意性的。本申请所提供的几个电路实施例中所揭露的电路，在不冲突的情况下可以任意组合，得到新的电路实施例。本申请所提供的方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。

本申请所提供的几个方法或电路实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或电路实施例。

以上所述，仅为本申请的实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种功率放大器，其特征在于，包括：

偏置电路，用于给所述功率放大器的放大电路提供偏置电压，以使所述放大电路工作在放大状态；

阻抗变换电路，与所述放大电路并联连接，用于降低所述放大电路的输出节点的阻抗，以提高所述功率放大器的线性度；

输出匹配电路，与所述放大电路串联连接，用于使所述放大电路的输出节点的阻抗与所述功率放大器的外接负载的阻抗相匹配；其中，所述外接负载连接在所述输出匹配电路的输出端。

2.根据权利要求1所述的功率放大器，其特征在于，所述放大电路，包括：放大管模组；其中，

所述放大管模组的栅极端与所述偏置电路的输出端连接，所述放大管模组的源极端接地，所述放大管模组的漏极端与所述阻抗变换电路的输入端以及所述输出匹配电路的输入端连接。

3.根据权利要求2所述的功率放大器，其特征在于，所述阻抗变换电路，包括：第一电容和第一电感；其中，

所述第一电容的一端接地，所述第一电容的另一端与所述第一电感的一端连接，所述第一电感的另一端与所述放大管模组的漏极端连接；或者，

所述第一电感的一端接地，所述第一电感的另一端与所述第一电容的一端连接，所述第一电容的另一端与所述放大管模组的漏极端连接。

4.根据权利要求2所述的功率放大器，其特征在于，所述阻抗变换电路，包括：第一电容和第一微带线；其中，

所述第一电容的一端接地，所述第一电容的另一端与所述第一微带线的一端连接，所述第一微带线的另一端与所述放大管模组的漏极端连接。

5.根据权利要求4所述的功率放大器，其特征在于，所述第一微带线的电长度为λ/4；其中，λ为基波波长。

6.根据权利要求2至5任一项所述的功率放大器，其特征在于，所述偏置电路，包括：第一电源和第一电阻；所述放大管模组包括第一放大管；其中，

所述第一电阻的一端与所述第一电源连接，所述第一电阻的另一端与所述第一放大管的栅极连接，所述第一放大管的源极接地，所述第一放大管的漏极与所述阻抗变换电路的输入端以及所述输出匹配电路的输入端连接。

7.根据权利要求2所述的功率放大器，其特征在于，所述输出匹配电路，包括：第二电感、第二电容和第三电容；其中，

所述放大管模组的漏极端与所述第二电感的一端连接，所述第二电感的另一端与所述第二电容的一端连接，所述第二电容的另一端接地；所述第二电感的另一端还与所述第三电容的一端连接，所述第三电容的另一端与所述外接负载连接。

8.根据权利要求2所述的功率放大器，其特征在于，所述功率放大器还包括：第二电源和第三电感；其中，

所述第三电感的一端与所述第二电源连接，所述第三电感的另一端与所述第一放大管的漏极连接。

9.一种射频芯片，其特征在于，包括权利要求1至8任一项所述的功率放大器。

10.一种电子设备，其特征在于，包括权利要求1至8任一项所述的功率放大器。