CN112559430B - 适用于窄带信道单元的cpu与fpga数据交互方法和*** - Google Patents
适用于窄带信道单元的cpu与fpga数据交互方法和*** Download PDFInfo
- Publication number
- CN112559430B CN112559430B CN202011554701.1A CN202011554701A CN112559430B CN 112559430 B CN112559430 B CN 112559430B CN 202011554701 A CN202011554701 A CN 202011554701A CN 112559430 B CN112559430 B CN 112559430B
- Authority
- CN
- China
- Prior art keywords
- data
- spi
- data packet
- byte
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
- G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Security & Cryptography (AREA)
- Communication Control (AREA)
Abstract
本发明提供了一种适用于窄带信道单元的CPU与FPGA数据交互方法和***,包括:步骤1:在CPU端,利用CPU的SPI接口,通过底层驱动程序配置处理器进行数据收发,将CPU端的SPI接口设为主端;步骤2:在FPGA端,通过编写SPI接口程序完成数据收发,将FPGA端的SPI接口设为从端;步骤3:制定SPI数据包协议,数据交互以数据包为单位,主端主动发送数据包,从端通过中断方式来发送数据包;步骤4:制定信道处理流程,根据窄带信道类型保证话音的实时性和数据的可靠性。本发明充分考虑到了窄带信道的特点,针对信道类型和信道传输内容都做了特殊的处理,能保证话音的实时性和数据的可靠性。
Description
技术领域
本发明涉及窄带通信***技术领域,具体地,涉及一种适用于窄带信道单元的CPU与FPGA数据交互方法和***。
背景技术
窄带通信***包含了窄带通信控制设备和各类窄带信道设备(如超短波电台、短波电台、流余、散射、被传等)。窄带通信控制设备是一种专有路由器,主要为各类信道设备提供路由、交换、转发功能。窄带信道单元是通信控制设备的核心板卡之一,其负责处理与窄带信道设备之间的信道互连接口及数据传输服务。窄带信道单元拥有多个信道接口,具体包括异步串口、K口、基带口、四线音频口,其中串口用于传输数据和分组话,K口用于传输数据和时隙话,基带口用于传输数据,四线音频口用于传输模拟话。
窄带信道单元采用CPU+FPGA的架构,FPGA处理接口时序和逻辑控制,CPU处理协议栈。对上来说,FPGA需要将信道端接收的数据流发送给CPU,对下来说,CPU需要将数据流下发给FPGA最终发往指定信道。由于窄带信道的种类繁多,且传输内容既包含数据又包含话音,对数据来说有可靠性需求,对话音来说有实时性需求。而传统的多信道传输协议大多基于IP协议,由于其主要针对的是宽带信道,该协议有大量的冗余性,不能满足窄带信道通信***的需求。
专利文献CN109388597B(申请号:CN201811160055.3)公开了一种基于FPGA的数据交互方法及装置,所述方法包括:FPGA模块内的虚拟P2P桥接收第一终端发送的TLP类型的数据包,并将数据包存储于缓存单元中;FPGA模块内的业务单元对数据包进行解析,获取数据包对应的目的终端地址和地址路由,以及根据目的终端地址确定第二终端;判断第二终端与FPGA模块连接的总线的状态;当确定总线的状态处于空闲状态时,从缓存单元中读取数据包,并将数据包通过虚拟P2P桥发送给第二终端。
发明内容
针对现有技术中的缺陷,本发明的目的是提供一种适用于窄带信道单元的CPU与FPGA数据交互方法和***。
根据本发明提供的适用于窄带信道单元的CPU与FPGA数据交互方法,包括:
步骤1:在CPU端,利用CPU的SPI接口,通过底层驱动程序配置处理器进行数据收发,将CPU端的SPI接口设为主端;
步骤2:在FPGA端,通过编写SPI接口程序完成数据收发,将FPGA端的SPI接口设为从端;
步骤3:制定SPI数据包协议,数据交互以数据包为单位,主端主动发送数据包,从端通过中断方式来发送数据包;
步骤4:制定信道处理流程,根据窄带信道类型保证话音的实时性和数据的可靠性。
优选的,所述步骤1包括:
步骤1.1:通过驱动程序配置处理器的SPI接口,设定SPI参数,包括分频系数和主从设置;
步骤1.2:配置处理器中断,来自从端的数据包通过中断响应方式进行接收。
优选的,所述步骤2包括:
根据SPI时序,在FPGA端编写SPI从端接口程序,将从端SPI接口引脚与主端SPI接口引脚互连。
优选的,所述步骤3包括:
步骤3.1:制定SPI数据包协议,第1字节为数据包头0xEA,第2字节为数据包长度低字节,第3字节为数据包长度高字节,第4字节为命令字节,第5字节为保留字节,后面字节为有效数据包字节,有效数据包字节后面再加两个CRC16校验字节;
步骤3.2:根据传输内容划分命令字节;
步骤3.3:制定交互方式,主端在发送时主动产生时钟和片选信号,主动发送数据,在接收时通过中断方式接收数据;从端在发送时通过中断方式发送数据,在接收时根据时钟和片选信号接收数据。
优选的,所述步骤4包括:
步骤4.1:窄带信道类型包括串口数据、分组话、K口数据、时隙话、基带数据和模拟话;处理优先级为:分组话>时隙话>模拟话>串口数据>K口数据>基带数据;
步骤4.2:根据信道带宽窄,将话音使用PCM编码模式,并采用160字节为一数据包,每20ms定时发送的方式来节省SPI占用资源;
步骤4.3:为保证数据传输的可靠性,根据不同信道的特点对数据进行处理,对串口数据增加SLIP协议,对K口数据增加HDLC协议,对基带数据增加RS+BCH编码。
根据本发明提供的适用于窄带信道单元的CPU与FPGA数据交互***,包括:
模块M1:在CPU端,利用CPU的SPI接口,通过底层驱动程序配置处理器进行数据收发,将CPU端的SPI接口设为主端;
模块M2:在FPGA端,通过编写SPI接口程序完成数据收发,将FPGA端的SPI接口设为从端;
模块M3:制定SPI数据包协议,数据交互以数据包为单位,主端主动发送数据包,从端通过中断方式来发送数据包;
模块M4:制定信道处理流程,根据窄带信道类型保证话音的实时性和数据的可靠性。
优选的,所述模块M1包括:
模块M1.1:通过驱动程序配置处理器的SPI接口,设定SPI参数,包括分频系数和主从设置;
模块M1.2:配置处理器中断,来自从端的数据包通过中断响应方式进行接收。
优选的,所述模块M2包括:
根据SPI时序,在FPGA端编写SPI从端接口程序,将从端SPI接口引脚与主端SPI接口引脚互连。
优选的,所述模块M3包括:
模块M3.1:制定SPI数据包协议,第1字节为数据包头0xEA,第2字节为数据包长度低字节,第3字节为数据包长度高字节,第4字节为命令字节,第5字节为保留字节,后面字节为有效数据包字节,有效数据包字节后面再加两个CRC16校验字节;
模块M3.2:根据传输内容划分命令字节;
模块M3.3:制定交互方式,主端在发送时主动产生时钟和片选信号,主动发送数据,在接收时通过中断方式接收数据;从端在发送时通过中断方式发送数据,在接收时根据时钟和片选信号接收数据。
优选的,所述模块M4包括:
模块M4.1:窄带信道类型包括串口数据、分组话、K口数据、时隙话、基带数据和模拟话;处理优先级为:分组话>时隙话>模拟话>串口数据>K口数据>基带数据;
模块M4.2:根据信道带宽窄,将话音使用PCM编码模式,并采用160字节为一数据包,每20ms定时发送的方式来节省SPI占用资源;
模块M4.3:为保证数据传输的可靠性,根据不同信道的特点对数据进行处理,对串口数据增加SLIP协议,对K口数据增加HDLC协议,对基带数据增加RS+BCH编码。
与现有技术相比,本发明具有如下的有益效果:
1、对比与传统的IP协议有8个前导码字节、14个以太网首部字节、20个IP首部字节、4个CRC32校验字节,共48个冗余字节,本发明只有7个冗余字节,大大节省了传输带宽;
2、本发明话音采用了PCM编码方式,以数据包的形式进行话音的定时传输,且进行了话音的优先级排列,能有效保证话音在窄带信道中传输的实时性;
3、本发明针对信道特点对串口数据、K口数据、基带数据采用不同的协议或编码方式,提高了数据在信道中的可靠性传输。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1为实施举例的连接示意图;
图2为实施举例的方法步骤图;
图3为实施举例的SPI时序图;
图4为SPI协议示意图;
图5为对下实现流程图;
图6为对上实现流程。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明,但不以任何形式限制本发明。应当指出的是,对本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变化和改进。这些都属于本发明的保护范围。
实施例1:
本发明提供一种CPU与FPGA数据交互方法,本方法适用于通信控制设备的窄带信道单元,本方法包括如下步骤:
步骤1:在CPU端,利用CPU的SPI接口,通过底层驱动配置处理器端的数据收发,将CPU端的SPI接口设为主端;
步骤2:在FPGA端,通过编写SPI接口模块完成数据收发,将FPGA端的SPI接口设为从端;
步骤3:制定SPI数据包协议,数据交互以数据包为单位,主端主动发送数据包,从端通过中断方式来发送数据包;
步骤4:制定信道处理流程,根据窄带信道类型,保证话音的实时性,保证数据的可靠性;
其中,步骤1包括如下步骤:
步骤1.1:通过驱动程序配置处理器的SPI接口,设定SPI参数,包括分频系数、主从设置等;
步骤1.2:配置处理器中断,来自从端的数据包接收将通过中断响应方式。
步骤2包括如下步骤:
根据SPI时序,在FPGA端编写SPI从端接口模块,将从端SPI接口引脚与主端SPI接口引脚互连。
步骤3包括如下步骤:
步骤3.1:制定SPI数据包协议。第1字节为数据包头0xEA,第2字节为数据包长度低字节,第3字节为数据包长度高字节,第4字节为命令字节,第5字节为保留字节,后面字节为有效数据包字节,有效数据字节后面再加两个CRC16校验字节;
步骤3.2:根据传输内容划分命令字节,命令字的占了SPI协议中一个字节,最多可容纳256中不同传输类型;
步骤3.3:制定交互方式。主端在发送时主动产生时钟和片选信号,主动发送数据,在接收时通过中断方式接收数据。从端在发送时通过中断方式发送数据,在接收时根据时钟和片选信号接收数据。
步骤4包括如下步骤:
步骤4.1:窄带信道共包括串口数据(异步串口)、分组话(异步串口)、K口数据(K口)、时隙话(K口)、基带数据(基带口)、模拟话(四线音频口);
步骤4.2:为保证话音实时性,将处理优先级设定为:分组话>时隙话>模拟话>串口数据>K口数据>基带数据。此外,考虑到信道带宽窄,将话音使用PCM编码模式,并采用160字节为一数据包,每20ms定时发送的方式来节省SPI占用资源;
步骤4.3:为保证数据传输的可靠性,根据不同信道的特点对数据进行处理,对串口数据增加SLIP协议,对K口数据增加HDLC协议,对基带数据增加RS+BCH编码。
实施例2:
本例子的实施方式中采用的CPU型号为龙芯1B,FPGA型号为华微HWD2V6000。实际的连接示意图如图1所示,将龙芯1B处理器的SPI接口的四根引脚线连接至FPGA的四根普通IO引脚,其中ss为片选引脚,sck为时钟引脚,mosi为主端输出从端输入数据引脚,miso为主端输入从端输出数据引脚;此外,将龙芯1B的一根外部中断引脚连接至FPGA的一根普通IO引脚。
图2示出了本发明的一个实施方法,所述方法具体包括以下步骤:
步骤1:
配置龙芯1B端的SPI接口。根据龙芯1B手册内容,将SPCR寄存器的d4置1,使SPI接口设为主端;将SPCR寄存器的d3、d2位配置为11,使SPI接口的时钟极性和相位设为cpol=1、cpha=1模式;将SPCR寄存器的d1、d0位、SPER寄存器的d1、d0位配置为00、01,使SPI接口的分频系数设为8,由于分频的源时钟是DDR_CLK(125Mhz)的一半,则实例中SPI的时钟频率sck为15.625Mhz。
配置龙芯1B的外部中断。根据龙芯1B手册内容,将所用的外部中断使能设为有效,且将中断触发模式设为高电平触发模式。
步骤2:
在FPGA(华微HWD2V6000)端,通过编写SPI接口完成FPGA端的数据收发,将FPGA端的SPI接口设为从端;由于采用异步收发模式,在FPGA端使用sck的三倍频率(即62.5Mhz)作为从端接收数据的异步采样时钟。
步骤3:
制定数据交互协议,数据交互以数据包为单位,龙芯1B主动发送数据包,华微HWD2V6000通过中断方式来发送数据包。
制定交互方式。主端发送时主动产生时钟信号sck和片选信号ss,在数据线mosi上主动发送数据。主端接收时通过中断方式接收数据。从端在发送时通过中断方式发送数据,当主端接收到中断后,分为两种情况:一此时主端本身在发数,即存在时钟线和数据线,则从端直接在数据线miso上发送数据;二此时主端不再发数,则需主端收到中断后提供时钟信号sck和片选信号ss,从端在确认有sck、ss后在数据线miso上发送数据。从端在接收时根据时钟和片选信号接收数据。具体的时序图如图3所示。
制定数据包交互协议。龙芯1B与华微HWD2V6000通过SPI接口以数据包的形式进行数据交互,具体的数据包协议如图4所示。SPI协议包括:
(1)主端发送:第一字节为数据包头0xEA,第二、第三字节为有效数据长度字节,第四字节为命令字节,第五字节为保留字节,后面为有效字节流数据,最后两个字节为CRC16校验字节;
(2)从端发送:通过中断触发。第一字节为数据包头0xEA,第二、第三字节为有效数据长度字节,第四字节为命令字节,第五字节为保留字节,后面为有效字节流数据,最后两个字节为CRC16校验字节;
(3)当主端和从端存在一端有效一端无效时,无效端发送IDLE字节(为0x00)。SPI协议中命令字节如表1所示。
命令字 | 含义 | 备注 |
0x01 | 分组话音1 | |
0x02 | 分组话音2 | |
0x11 | 时隙话音1 | |
0x12 | 时隙话音2 | |
0x21 | 模拟话音1 | |
0x22 | 模拟话音2 | |
0x31 | 串口数据1 | |
0x32 | 串口数据2 | |
0x41 | K口数据1 | |
0x42 | K口数据2 | |
0x51 | 基带数据1 | |
0x52 | 基带数据2 |
表1命令字节
步骤4:
本实施举例共有2路串口、2路K口、2路基带口、2路四线音频口。所以可细分为两路串口数据(异步串口)、两路分组话(异步串口)、两路K口数据(K口)、两路时隙话(K口)、两路基带数据(基带口)、两路模拟话(四线音频口)。
为满足话音的实时性要求,将处理优先级设定为:分组话1>分组话2>时隙话1>时隙话2>模拟话1>模拟话2>串口数据1>串口数据2>K口数据1>K口数据2>基带数据1>基带数据2。所有的话音都使用PCM编码模式,PCM的话音传输速率为64Kbps,为了匹配PCM的传输速率,提高话音包交互效率,采用160字节为一包,每20ms定时发送的方式来节省SPI占用资源。
在数据部分,对串口数据增加SLIP协议,对K口数据增加HDLC协议,对基带数据增加RS+BCH编码。增加协议和编码的原因一是将窄带信道的比特流转换为了字节了,提高传输效率,二是减少了信道误码率,提高传输可靠性。
整个处理流程分为对下和对上两个部分。对下是指从CPU端到FPGA端到信道端,对上是指从信道端到FPGA端到CPU端。对下来说,CPU根据传输内容封装SPI协议并发送给FPGA,FPGA根据命令字来区分信道内容,对于分组话直接转发、对时隙化做分包处理、对模拟化做PCM解码和分包处理、对串口数据做SLIP协议封装、对K口数据做HDLC协议封装、对基带数据做RS+BCH编码,并将处理完的内容发送给信道,具体对下实现流程如图5所示。对上来说,FPGA从不同的信道接口接收信道内容,对于分组话直接转发、对时隙化做合包处理、对模拟化做PCM编码和合包处理、对串口数据做SLIP协议解析、对K口数据做HDLC协议解析、对基带数据做RS+BCH解码,并将处理完的内容封装成SPI协议发送给CPU。此外,当多信道接口同时接收内容时,FPGA需要根据做退避处理,将高优先级内容优先做处理,次优先级内容存入缓存区等待,等处理完高优先级内容后再次判断待处理内容的优先级,择高处理,如此反复,直至所有信道内容皆处理完毕,具体对上实现流程如图6所示。
本实例的SPI传输协议只加了7个冗余字节,而传统的IP协议有8个前导码+14个以太网首部+20个IP首部+4个CRC32校验共48个冗余字节,增加了传输有效性,非常适合窄带信道的传输。此外,针对话音,本方法以PCM数据包形式进行传输,并使用了优先级处理方式,针对数据,结合信道特点封装了不同协议和编码,满足窄带通信***中多信道、窄带宽、低延迟、高有效的需求。
本领域技术人员知道,除了以纯计算机可读程序代码方式实现本发明提供的***、装置及其各个模块以外,完全可以通过将方法步骤进行逻辑编程来使得本发明提供的***、装置及其各个模块以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同程序。所以,本发明提供的***、装置及其各个模块可以被认为是一种硬件部件,而对其内包括的用于实现各种程序的模块也可以视为硬件部件内的结构;也可以将用于实现各种功能的模块视为既可以是实现方法的软件程序又可以是硬件部件内的结构。
以上对本发明的具体实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,本领域技术人员可以在权利要求的范围内做出各种变化或修改,这并不影响本发明的实质内容。在不冲突的情况下,本申请的实施例和实施例中的特征可以任意相互组合。
Claims (8)
1.一种适用于窄带信道单元的CPU与FPGA数据交互方法,其特征在于,包括:
步骤1:在CPU端,利用CPU的SPI接口,通过底层驱动程序配置处理器进行数据收发,将CPU端的SPI接口设为主端;
步骤2:在FPGA端,通过编写SPI接口程序完成数据收发,将FPGA端的SPI接口设为从端;
步骤3:制定SPI数据包协议,数据交互以数据包为单位,主端主动发送数据包,从端通过中断方式来发送数据包;
步骤4:制定信道处理流程,根据窄带信道类型保证话音的实时性和数据的可靠性;
所述步骤4包括:
步骤4.1:窄带信道类型包括串口数据、分组话、K口数据、时隙话、基带数据和模拟话;处理优先级为:分组话>时隙话>模拟话>串口数据>K口数据>基带数据;
步骤4.2:根据信道带宽窄,将话音使用PCM编码模式,并采用160字节为一数据包,每20ms定时发送的方式来节省SPI占用资源;
步骤4.3:为保证数据传输的可靠性,根据不同信道的特点对数据进行处理,对串口数据增加SLIP协议,对K口数据增加HDLC协议,对基带数据增加RS+BCH编码。
2.根据权利要求1所述的适用于窄带信道单元的CPU与FPGA数据交互方法,其特征在于,所述步骤1包括:
步骤1.1:通过驱动程序配置处理器的SPI接口,设定SPI参数,包括分频系数和主从设置;
步骤1.2:配置处理器中断,来自从端的数据包通过中断响应方式进行接收。
3.根据权利要求1所述的适用于窄带信道单元的CPU与FPGA数据交互方法,其特征在于,所述步骤2包括:
根据SPI时序,在FPGA端编写SPI从端接口程序,将从端SPI接口引脚与主端SPI接口引脚互连。
4.根据权利要求1所述的适用于窄带信道单元的CPU与FPGA数据交互方法,其特征在于,所述步骤3包括:
步骤3.1:制定SPI数据包协议,第1字节为数据包头0xEA,第2字节为数据包长度低字节,第3字节为数据包长度高字节,第4字节为命令字节,第5字节为保留字节,后面字节为有效数据包字节,有效数据包字节后面再加两个CRC16校验字节;
步骤3.2:根据传输内容划分命令字节;
步骤3.3:制定交互方式,主端在发送时主动产生时钟和片选信号,主动发送数据,在接收时通过中断方式接收数据;从端在发送时通过中断方式发送数据,在接收时根据时钟和片选信号接收数据。
5.一种适用于窄带信道单元的CPU与FPGA数据交互***,其特征在于,包括:
模块M1:在CPU端,利用CPU的SPI接口,通过底层驱动程序配置处理器进行数据收发,将CPU端的SPI接口设为主端;
模块M2:在FPGA端,通过编写SPI接口程序完成数据收发,将FPGA端的SPI接口设为从端;
模块M3:制定SPI数据包协议,数据交互以数据包为单位,主端主动发送数据包,从端通过中断方式来发送数据包;
模块M4:制定信道处理流程,根据窄带信道类型保证话音的实时性和数据的可靠性;
所述模块M4包括:
模块M4.1:窄带信道类型包括串口数据、分组话、K口数据、时隙话、基带数据和模拟话;处理优先级为:分组话>时隙话>模拟话>串口数据>K口数据>基带数据;
模块M4.2:根据信道带宽窄,将话音使用PCM编码模式,并采用160字节为一数据包,每20ms定时发送的方式来节省SPI占用资源;
模块M4.3:为保证数据传输的可靠性,根据不同信道的特点对数据进行处理,对串口数据增加SLIP协议,对K口数据增加HDLC协议,对基带数据增加RS+BCH编码。
6.根据权利要求5所述的适用于窄带信道单元的CPU与FPGA数据交互***,其特征在于,所述模块M1包括:
模块M1.1:通过驱动程序配置处理器的SPI接口,设定SPI参数,包括分频系数和主从设置;
模块M1.2:配置处理器中断,来自从端的数据包通过中断响应方式进行接收。
7.根据权利要求5所述的适用于窄带信道单元的CPU与FPGA数据交互***,其特征在于,所述模块M2包括:
根据SPI时序,在FPGA端编写SPI从端接口程序,将从端SPI接口引脚与主端SPI接口引脚互连。
8.根据权利要求5所述的适用于窄带信道单元的CPU与FPGA数据交互***,其特征在于,所述模块M3包括:
模块M3.1:制定SPI数据包协议,第1字节为数据包头0xEA,第2字节为数据包长度低字节,第3字节为数据包长度高字节,第4字节为命令字节,第5字节为保留字节,后面字节为有效数据包字节,有效数据包字节后面再加两个CRC16校验字节;
模块M3.2:根据传输内容划分命令字节;
模块M3.3:制定交互方式,主端在发送时主动产生时钟和片选信号,主动发送数据,在接收时通过中断方式接收数据;从端在发送时通过中断方式发送数据,在接收时根据时钟和片选信号接收数据。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011554701.1A CN112559430B (zh) | 2020-12-24 | 2020-12-24 | 适用于窄带信道单元的cpu与fpga数据交互方法和*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011554701.1A CN112559430B (zh) | 2020-12-24 | 2020-12-24 | 适用于窄带信道单元的cpu与fpga数据交互方法和*** |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112559430A CN112559430A (zh) | 2021-03-26 |
CN112559430B true CN112559430B (zh) | 2022-07-05 |
Family
ID=75033833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011554701.1A Active CN112559430B (zh) | 2020-12-24 | 2020-12-24 | 适用于窄带信道单元的cpu与fpga数据交互方法和*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112559430B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5001642A (en) * | 1985-02-22 | 1991-03-19 | Robert Bosch Gmbh | Method for operating a data processing system |
CN1172409A (zh) * | 1996-05-31 | 1998-02-04 | 松下电器产业株式会社 | 有数字、模拟通信模式的移动单元通信设备及其控制方法 |
CN1901705A (zh) * | 2005-07-20 | 2007-01-24 | 大唐移动通信设备有限公司 | 基带芯片及基于基带芯片的移动终端实现多模切换的方法 |
CN101632266A (zh) * | 2007-02-14 | 2010-01-20 | 熵敏通讯股份有限公司 | 网络中的参数化服务质量 |
CN101668303A (zh) * | 2009-09-24 | 2010-03-10 | 武汉中元通信股份有限公司 | 双频段宽带电台野外联试通信仿真方法与平台 |
CN103457625A (zh) * | 2013-08-13 | 2013-12-18 | 江西联创通信有限公司 | 便携式指挥通信设备及控制方法 |
CN103888629A (zh) * | 2012-12-21 | 2014-06-25 | 中国电子科技集团公司第五十研究所 | 对pcm话音进行话音压缩/会议交换处理的装置 |
CN108153698A (zh) * | 2017-11-15 | 2018-06-12 | 上海微波技术研究所(中国电子科技集团公司第五十研究所) | 数据交互方法 |
CN108259351A (zh) * | 2017-11-27 | 2018-07-06 | 上海微波技术研究所(中国电子科技集团公司第五十研究所) | 适用于宽窄带信道混合网络的数据传输方法 |
CN109902055A (zh) * | 2019-01-16 | 2019-06-18 | 北京左江科技股份有限公司 | 一种适用窄带数据网络的slip编码数据流传输方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104243347B (zh) * | 2014-08-21 | 2017-08-25 | 中国航天科工集团第四研究院指挥自动化技术研发与应用中心 | 基于对称高速数字用户线shdsl发送及接收数据的方法和装置 |
CN105842572B (zh) * | 2016-06-12 | 2019-02-05 | 重庆金美通信有限责任公司 | 一种便携式通用综合检测仪 |
CN106952650B (zh) * | 2017-02-28 | 2019-10-11 | 大连理工大学 | 一种基于arm+fpga架构的列车语音放大单元 |
-
2020
- 2020-12-24 CN CN202011554701.1A patent/CN112559430B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5001642A (en) * | 1985-02-22 | 1991-03-19 | Robert Bosch Gmbh | Method for operating a data processing system |
CN1172409A (zh) * | 1996-05-31 | 1998-02-04 | 松下电器产业株式会社 | 有数字、模拟通信模式的移动单元通信设备及其控制方法 |
CN1901705A (zh) * | 2005-07-20 | 2007-01-24 | 大唐移动通信设备有限公司 | 基带芯片及基于基带芯片的移动终端实现多模切换的方法 |
CN101632266A (zh) * | 2007-02-14 | 2010-01-20 | 熵敏通讯股份有限公司 | 网络中的参数化服务质量 |
CN101668303A (zh) * | 2009-09-24 | 2010-03-10 | 武汉中元通信股份有限公司 | 双频段宽带电台野外联试通信仿真方法与平台 |
CN103888629A (zh) * | 2012-12-21 | 2014-06-25 | 中国电子科技集团公司第五十研究所 | 对pcm话音进行话音压缩/会议交换处理的装置 |
CN103457625A (zh) * | 2013-08-13 | 2013-12-18 | 江西联创通信有限公司 | 便携式指挥通信设备及控制方法 |
CN108153698A (zh) * | 2017-11-15 | 2018-06-12 | 上海微波技术研究所(中国电子科技集团公司第五十研究所) | 数据交互方法 |
CN108259351A (zh) * | 2017-11-27 | 2018-07-06 | 上海微波技术研究所(中国电子科技集团公司第五十研究所) | 适用于宽窄带信道混合网络的数据传输方法 |
CN109902055A (zh) * | 2019-01-16 | 2019-06-18 | 北京左江科技股份有限公司 | 一种适用窄带数据网络的slip编码数据流传输方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112559430A (zh) | 2021-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112860612B (zh) | 互联裸芯与mpu的接口***及其通信方法 | |
WO2022166427A1 (zh) | 用于互联裸芯的数据传输事件 | |
US20090016338A1 (en) | Electronic device and method of communication resource allocation | |
CN110493310B (zh) | 一种软件定义的协议控制器及方法 | |
WO2014083780A1 (ja) | 通信装置、通信装置を有するルータ、バスシステム、およびバスシステムを有する半導体回路の回路基板 | |
CN111064545B (zh) | 基于fpga实现具有spw接口的专网地检装置及方法 | |
CN101242284B (zh) | 基于spi总线的通信方法和网络设备 | |
US11973692B2 (en) | Method and system for robust streaming of data | |
CN109413094A (zh) | 基于hs-adix网络的航天数据传输*** | |
CN112666905A (zh) | 一种多通道通信控制***及通道控制方法 | |
US12001375B2 (en) | Interconnect system | |
CN109815073B (zh) | 一种基于pxi平台的高速串口srio的测试方法 | |
CN112559430B (zh) | 适用于窄带信道单元的cpu与fpga数据交互方法和*** | |
CN117331881A (zh) | 一种适用于宇航chiplet互联协议的数据传输*** | |
EP1988470A2 (en) | Network device and transmission method thereof | |
EP2916234B1 (en) | Method and universal interface chip for achieving high-speed data transmission | |
CN110838892B (zh) | 多路全双工串口的高可靠合并转发方法 | |
CN117041370A (zh) | 一种通信方法及*** | |
CN106209307A (zh) | 多颗fpga片间互联方法与*** | |
US20080212590A1 (en) | Flexible protocol engine for multiple protocol processing | |
CN112579490A (zh) | 一种可编程电子积木连接总线 | |
US8468287B2 (en) | Information processor and information processing method | |
CN209151300U (zh) | 一种t型分布式以太网集线装置 | |
CN117453609B (zh) | 多芯粒的软件程序配置方法、装置、电子设备及存储介质 | |
US20220405223A1 (en) | Method and system for data transactions on a communications interface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |