CN112540848A - 图像解压缩的设备、方法及可读存储介质 - Google Patents

Abstract

本发明涉及图像解压缩的装置、板卡、方法及可读存储介质，首先存储多个解码单元的解码能力信息，再读取图像数据流，并根据图像数据流的头部信息，识别图像数据流的格式，最后通过比对解码能力信息及格式，选择目标解码单元解码图像数据流。本发明能自适应的选择最佳的解码单元，以提高解码效率，更提升硬件的利用率。

Description

图像解压缩的设备、方法及可读存储介质

技术领域

本发明一般地涉及图像处理领域。更具体地，本发明涉及图像解压缩的集成电路装置、板卡、方法及可读存储介质。

背景技术

随着人工智能领域的蓬勃发展，越来越多的人工智能专用处理器问世。广义来说，人工智能专用处理器是能够运行人工智能算法的处理器，一般特指针对人工智能算法做了特殊加速设计的处理器。当前的人工智能专用处理器按技术架构主要分为以下几类：

1、图形处理器(GPU)。GPU是单指令、多数据处理，采用数量众多的计算单元和超长的流水线，主要处理图像领域的运算加速。GPU是不能单独使用的，它只是处理大数据计算时的能手，必须搭配传统CPU进行调用，下达指令才能工作。

2、现场可编程门阵列处理器(FPGA)。FPGA适用于多指令、单数据流的分析，其拥有硬件流水线并行和数据并行处理能力，适用于以硬件流水线方式处理一条数据，且整数运算性能高，因此常用于深度学习算法中的推理阶段。

3、专用集成电路(ASIC)。ASIC是为实现特定场景应用要求时而定制的专用芯片。虽然无法扩展，但在功耗、可靠性、体积方面都有优势，尤其在高性能、低功耗的移动设备端。谷歌的TPU、寒武纪的MLU、地平线的BPU都属于ASIC芯片。

4、类脑芯片。类脑芯片架构是一款模拟人脑的神经网络模型的新型芯片编程架构，这一***可以模拟人脑功能进行感知方式、行为方式和思维方式。IBM、高通、英特尔的芯片策略都是用硬件来模仿人脑的神经突触。

前述的人工智能专用处理器与传统的中央处理器(CPU)都能为图像数据进行解压缩，也就是解码，有时候一个***里存在多种处理器，对图像解码来说，每种处理器有其优势也有缺陷，现有技术没有一种机制可以在这些处理器中进行选择，以至于造成资源闲置，或者过度占用同一个处理器的资源。

因此，一种可以选择图像解码的方案是迫切需要的。

发明内容

为了至少部分地解决背景技术中提到的技术问题，本发明的方案提供了一种图像解压缩的集成电路装置、板卡、方法及可读存储介质。

在一个方面中，本发明揭露一种图像解压缩的方法，包括：存储多个解码单元的解码能力信息；读取图像数据流，所述图像数据流包括头部信息；根据所述头部信息，识别所述图像数据流的格式；以及通过比对所述解码能力信息及所述格式，选择目标解码单元解码所述图像数据流，所述目标解码单元为所述多个解码单元其中之一。

在另一个方面，本发明揭露一种计算机可读存储介质，其上存储有图像解压缩的计算机程序代码，当所述计算机程序代码由处理装置运行时，执行前述的方法。

在另一个方面，本发明揭露一种图像解压缩的集成电路装置，包括多个解码单元、存储单元及识别单元。存储单元用以存储多个解码单元的解码能力信息；识别单元用以根据图像数据流的头部信息，用以识别图像数据流的格式，以及通过比对解码能力信息及格式，选择目标解码单元解码图像数据流，目标解码单元为多个解码单元其中之一。

在另一个方面，本发明揭露一种板卡，包括根据前述的集成电路装置。

本发明能自适应的选择最佳的解码单元进行解码，以提高解码效率，亦提升硬件的利用率，还覆盖更全面的文档格式。

附图说明

通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，并且相同或对应的标号表示相同或对应的部分其中：

图1是示出本发明实施例的板卡的结构图；

图2是示出本发明实施例的集成电路装置的结构图；

图3是示出本发明实施例解压缩图像的流程图；以及

图4是示出本发明另一个实施例解压缩图像的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解，本发明的权利要求、说明书及附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。本发明的说明书和权利要求书中使用的术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的，而并不意在限定本发明。如在本发明说明书和权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。还应当进一步理解，在本发明说明书和权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

如在本说明书和权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。

下面结合附图来详细描述本发明的具体实施方式。

图像在传输的过程中，为了增加传输效率，大都是经过压缩，图像的接收端就需要进行解压缩，也就是解码，将图像还原回来。本发明涉及到图像的解压缩技术。

目前常用的图像格式有JPEG、PNG和BMP。这些图像格式大体可以分为两个部分：头部信息与压缩数据，头部信息记录了特定格式图像的起始，压缩数据即是图像的本文信息，其中JPEG的头部信息为0XFFD8，PNG的头部信息是为0X89、0X50、0X4E、0X47、0X0D、0X0A、0X1A或0X0A，BMP的头部信息则是0x424D。本发明通过判断图像数据的头部信息，便能得知数据格式。

图1示出本发明一种应用场景，其为板卡10。如图1所示，板卡10包括芯片101，其是一种***级芯片(System on Chip，SoC)，或称片上***，集成有一个或多个组合处理装置，组合处理装置是一种人工智能运算单元，用以支持各类深度学***台的存储能力和计算能力有很高的要求，此实施例的板卡10适用在云端智能应用，具有庞大的片外存储、片上存储和强大的计算能力。

芯片101通过对外接口装置102与外部设备103相连接。外部设备103例如是服务器、计算机、摄像头、显示器、鼠标、键盘、网卡或wifi接口等。待处理的数据可以由外部设备103通过对外接口装置102传递至芯片101。芯片101的计算结果可以经由对外接口装置102传送回外部设备103。根据不同的应用场景，对外接口装置102可以具有不同的接口形式，例如PCIe接口等。

板卡10还包括用于存储数据的存储器件104，其包括一个或多个存储单元105。存储器件104通过总线与控制器件106和芯片101进行连接和数据传输。板卡10中的控制器件106配置用于对芯片101的状态进行调控。为此，在一个应用场景中，控制器件106可以包括单片机(Micro Controller Unit，MCU)。

芯片101是一种人工智能运算单元，一般都是多核异构框架，共同协作来完成人工智能的运算，这些核处理器可以是CPU、GPU或其他通用和/或专用处理器中的一种或多种类型的处理器，像是数字信号处理器(digital signal processor，DSP)、ASIC、FPGA、人工智能专用处理器或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。这些核处理器都可能具有针对不同图像格式进行解码的能力。除了图像阶码格式外，解码效率亦是一种解码能力，解码能力可以用帧率fps来表示，帧率fps是每秒处理的显示帧数量，例如300fps表示每秒可解码300帧图。

图2是示出此实施例的芯片101中的集成电路装置20，其为多核异构框架，用以实现人工智能运算。集成电路装置20包括第一解码单元201、第二解码单元202、第三解码单元203、存储单元204、识别单元205与处理单元206。

第一解码单元201、第二解码单元202、第三解码单元203便是前述各种核处理器的至少部分硬件，具有图像解码的能力。在此实施例中，示例性的让第一解码单元201仅支持1000fps的JPEG格式，第二解码单元202仅支持1000fps的BMP格式，第三解码单元203仅支持800fps的PNG格式。

存储单元204用以存储前述这些解码单元的解码能力信息，即载有第一解码单元201支持1000fps的JPEG格式、第二解码单元202支持1000fps的BMP格式与第三解码单元203支持800fps的PNG格式的信息。

识别单元205用以根据图像数据流的头部信息，识别图像数据流的格式。当集成电路装置20需要解码某个图像数据流时，识别单元205根据该图像数据流的头部信息来识别图像数据流的格式。如果头部信息为0XFFD8则是JPEG格式，如果头部信息为0X89、0X50、0X4E、0X47、0X0D、0X0A、0X1A或0X0A则是PNG格式，如果头部信息为0x424D则是BMP格式。

识别单元205进一步基于存储单元204中的各解码单元的解码能力信息，通过比对解码能力信息及识别出的格式，选择第一解码单元201、第二解码单元202、第三解码单元203其中之一作为目标解码单元，来解码该图像数据流。更具体来说，如果识别出该图像数据流为JPEG格式，则选择第一解码单元201解码，如果识别出该图像数据流为BMP格式，则选择第二解码单元202解码，如果识别出该图像数据流为PNG格式，则选择第三解码单元203解码。目标解码单元对该图像数据流解码后产生解码数据。

解码数据接着会被发送至另一个单元进行后处理，由于集成电路装置20为多核异构框架，因此各单元不必然位于同一个硬件空间。处理单元206用以判断接收解码数据的单元是否和目标解码单元位于同一个硬件空间。如果接收解码数据的单元和目标解码单元位于同一个硬件空间，数据的传输较为单纯，处理单元206可以直接发送解码数据至接收单元。

如果处理单元206判断接收解码数据的单元并未和目标解码单元位于一个硬件空间时，涉及不同硬件空间的数据传输一般会采用DMA(direct memory access，直接存储器访问)技术。在实现DMA传输时，是由DMA控制器直接掌管总线，因此，需要进行总线控制权转移的程序。更详细来说，在DMA传输前，处理单元206要把总线控制权交给DMA控制器，而在结束DMA传输后，DMA控制器再把总线控制权交回给处理单元206。一个完整的DMA传输过程必须经过DMA请求、DMA响应、DMA传输、DMA结束4个程序。在这种应用场景下，处理单元206无法直接发送解码数据至接收单元，而是先将解码数据存储至与目标解码单元同一个硬件空间的内存，等待DMA控制器利用DMA传输程序将解码数据发送至接收单元。

本发明的另一个实施例同样是集成电路装置20，与前一个实施例不同处在于示例性的让第一解码单元201支持1000fps的JPEG与800fps的BMP两种格式，第二解码单元202支持1000fps的BMP与600fps的PNG两种格式，而第三解码单元203支持800fps的PNG与200fps的GIF两种格式。

存储单元204存储前述各个解码单元的解码能力信息与解码效率。解码能力信息指的是能支持的格式，解码效率指的是帧率。

识别单元205根据图像数据流的头部信息，识别图像数据流的格式，并基于存储单元204中的各解码单元的解码能力信息，通过比对解码能力信息及识别出的格式，选择第一解码单元201、第二解码单元202、第三解码单元203其中之一作为目标解码单元，来解码该图像数据流。举例来说，如果识别出该图像数据流为GIF格式，则只有第三解码单元203有能力解码。

识别单元205进一步判断是否有两个以上的解码单元能解码该图像数据流，在此情况下仅有第三解码单元203能解码该图像数据流，因此直接选择第三解码单元203为目标解码单元，对该图像数据流解码后产生解码数据。在另外一种情况下，如果识别出该图像数据流为PNG格式，识别单元205判断第二解码单元202与第三解码单元203都能解码，接着根据解码效率，设定解码效率最高的解码单元为目标解码单元，由于第二解码单元202支持600fps的PNG格式，而第三解码单元203支持800fps的PNG格式，第三解码单元203具有较高的解码效率，因此识别单元205设定第三解码单元203为目标解码单元，对该图像数据流解码后产生解码数据。

同样地，处理单元206判断接收解码数据的单元是否和目标解码单元位于同一个硬件空间。如果接收解码数据的单元和目标解码单元位于同一个硬件空间，处理单元206发送解码数据至接收单元。如果处理单元206判断接收解码数据的单元并未和目标解码单元位于一个硬件空间时，将解码数据存储至与目标解码单元同一个硬件空间的内存，等待DMA控制器利用DMA传输程序将解码数据发送至接收单元。

本发明的另一个实施例是一种解压缩图像的方法，应用在多核异构框架的集成电路装置中，该集成电路装置包括多个解码单元，每个解码单元具有针对特定格式的图像进行解码的能力，这些解码单元可以是中央处理器、图像处理器及人工智能专用处理器等。图3示出其流程图。

在步骤301中，存储多个解码单元的解码能力信息；在步骤302中，读取图像数据流，图像数据流包括头部信息；在步骤303中，根据图像数据流的头部信息，识别图像数据流的格式；在步骤304中，通过比对解码能力信息及格式，选择目标解码单元解码图像数据流，目标解码单元为所述多个解码单元其中之一；在步骤305中，产生解码数据；在步骤306中，判断接收解码数据的单元是否和目标解码单元位于同一个硬件空间；如是，则执行步骤307，发送解码数据至接收单元；如否，则执行步骤308，存储解码数据至硬件空间的内存。

本发明的另一个实施例同样是一种解压缩图像的方法，亦应用在多核异构框架的集成电路装置中，该集成电路装置包括多个解码单元，这些解码单元可以是中央处理器、图像处理器及人工智能专用处理器等。与图3实施例不同处在于，此实施例的单一解码单元可以解码多种的图像格式，且其解码效率各异。图4示出其流程图。

在步骤401中，存储多个解码单元的解码能力信息及解码效率；在步骤402中，读取图像数据流，图像数据流包括头部信息；在步骤403中，根据图像数据流的头部信息，识别图像数据流的格式；在步骤404中，判断是否多个解码单元中至少两个能解码图像数据流；如是，则执行步骤405，根据解码效率，设定解码效率最高的解码单元为目标解码单元；如否，则执行步骤406，通过比对解码能力信息及格式，选择能解码的解码单元作为目标解码单元解码图像数据流；在步骤407中，产生解码数据；在步骤408中，判断接收解码数据的单元是否和目标解码单元位于同一个硬件空间；如是，则执行步骤409，发送解码数据至接收单元；如否，则执行步骤410，存储解码数据至硬件空间的内存。

本发明另一个实施例为一种计算机可读存储介质，其上存储有图像解压缩的计算机程序代码，当所述计算机程序代码由处理器运行时，执行如前所述各实施例的方法。在一些实现场景中，上述集成的单元可以采用软件程序模块的形式来实现。如果以软件程序模块的形式实现并作为独立的产品销售或使用时，所述集成的单元可以存储在计算机可读取存储器中。基于此，当本发明的方案以软件产品(例如计算机可读存储介质)的形式体现时，该软件产品可以存储在存储器中，其可以包括若干指令用以使得计算机设备(例如个人计算机、服务器或者网络设备等)执行本发明实施例所述方法的部分或全部步骤。前述的存储器可以包括但不限于U盘、闪存盘、只读存储器(Read Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

本发明充分利用多个解码单元的解码能力，能自适应的选择最佳的解码单元，具有提高解码效率、提升硬件利用率、覆盖更全面的文档格式等技术功效。

根据不同的应用场景，本发明的电子设备或装置可以包括服务器、云端服务器、服务器集群、数据处理装置、机器人、电脑、打印机、扫描仪、平板电脑、智能终端、PC设备、物联网终端、移动终端、手机、行车记录仪、导航仪、传感器、摄像头、相机、摄像机、投影仪、手表、耳机、移动存储、可穿戴设备、视觉终端、自动驾驶终端、交通工具、家用电器、和/或医疗设备。所述交通工具包括飞机、轮船和/或车辆；所述家用电器包括电视、空调、微波炉、冰箱、电饭煲、加湿器、洗衣机、电灯、燃气灶、油烟机；所述医疗设备包括核磁共振仪、B超仪和/或心电图仪。本发明的电子设备或装置还可以被应用于互联网、物联网、数据中心、能源、交通、公共管理、制造、教育、电网、电信、金融、零售、工地、医疗等领域。进一步，本发明的电子设备或装置还可以用于云端、边缘端、终端等与人工智能、大数据和/或云计算相关的应用场景中。在一个或多个实施例中，根据本发明方案的算力高的电子设备或装置可以应用于云端设备(例如云端服务器)，而功耗小的电子设备或装置可以应用于终端设备和/或边缘端设备(例如智能手机或摄像头)。在一个或多个实施例中，云端设备的硬件信息和终端设备和/或边缘端设备的硬件信息相互兼容，从而可以根据终端设备和/或边缘端设备的硬件信息，从云端设备的硬件资源中匹配出合适的硬件资源来模拟终端设备和/或边缘端设备的硬件资源，以便完成端云一体或云边端一体的统一管理、调度和协同工作。

需要说明的是，为了简明的目的，本发明将一些方法及其实施例表述为一系列的动作及其组合，但是本领域技术人员可以理解本发明的方案并不受所描述的动作的顺序限制。因此，依据本发明的公开或教导，本领域技术人员可以理解其中的某些步骤可以采用其他顺序来执行或者同时执行。进一步，本领域技术人员可以理解本发明所描述的实施例可以视为可选实施例，即其中所涉及的动作或模块对于本发明某个或某些方案的实现并不一定是必需的。另外，根据方案的不同，本发明对一些实施例的描述也各有侧重。鉴于此，本领域技术人员可以理解本发明某个实施例中没有详述的部分，也可以参见其他实施例的相关描述。

在具体实现方面，基于本发明的公开和教导，本领域技术人员可以理解本发明所公开的若干实施例也可以通过本文未公开的其他方式来实现。例如，就前文所述的电子设备或装置实施例中的各个单元来说，本文在考虑了逻辑功能的基础上对其进行拆分，而实际实现时也可以有另外的拆分方式。又例如，可以将多个单元或组件结合或者集成到另一个***，或者对单元或组件中的一些特征或功能进行选择性地禁用。就不同单元或组件之间的连接关系而言，前文结合附图所讨论的连接可以是单元或组件之间的直接或间接耦合。在一些场景中，前述的直接或间接耦合涉及利用接口的通信连接，其中通信接口可以支持电性、光学、声学、磁性或其它形式的信号传输。

在本发明中，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元示出的部件可以是或者也可以不是物理单元。前述部件或单元可以位于同一位置或者分布到多个网络单元上。另外，根据实际的需要，可以选择其中的部分或者全部单元来实现本发明实施例所述方案的目的。另外，在一些场景中，本发明实施例中的多个单元可以集成于一个单元中或者各个单元物理上单独存在。

在另外一些实现场景中，上述集成的单元也可以采用硬件的形式实现，即为具体的硬件电路，其可以包括数字电路和/或模拟电路等。电路的硬件结构的物理实现可以包括但不限于物理器件，而物理器件可以包括但不限于晶体管或忆阻器等器件。鉴于此，本文所述的各类装置(例如计算装置或其他处理装置)可以通过适当的硬件处理器来实现，例如中央处理器、GPU、FPGA、DSP和ASIC等。进一步，前述的所述存储单元或存储装置可以是任意适当的存储介质(包括磁存储介质或磁光存储介质等)，其例如可以是可变电阻式存储器(Resistive Random Access Memory，RRAM)、动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)、静态随机存取存储器(Static Random Access Memory，SRAM)、增强动态随机存取存储器(Enhanced Dynamic Random Access Memory，EDRAM)、高带宽存储器(High Bandwidth Memory，HBM)、混合存储器立方体(Hybrid Memory Cube，HMC)、ROM和RAM等。

依据以下条款可更好地理解前述内容：

条款A1、一种图像解压缩的方法，包括：存储多个解码单元的解码能力信息；读取图像数据流，所述图像数据流包括头部信息；根据所述头部信息，识别所述图像数据流的格式；以及通过比对所述解码能力信息及所述格式，选择目标解码单元解码所述图像数据流，所述目标解码单元为所述多个解码单元其中之一。

条款A2、根据条款A1所述的方法，还包括存储所述多个解码单元的解码效率；其中，所述选择步骤包括：判断是否所述多个解码单元中至少两个能解码所述图像数据流；以及如是，根据所述解码效率，设定解码效率最高的解码单元为所述目标解码单元。

条款A3、根据条款A1或2所述的方法，还包括：产生解码数据；判断接收所述解码数据的单元是否和所述目标解码单元位于同一个硬件空间；以及如是，发送所述解码数据至所述接收单元。

条款A4、根据条款A3所述的方法，其中如果接收所述解码数据的单元并未和所述目标解码单元位于一个硬件空间时，所述方法还包括：存储所述解码数据至所述硬件空间的内存。

条款A5、根据条款A1所述的方法，其中所述多个解码单元包括中央处理器及图像处理器。

条款A6、根据条款A1所述的方法，其中所述多个解码单元包括中央处理器及人工智能专用处理器。

条款A7、一种计算机可读存储介质，其上存储有图像解压缩的计算机程序代码，当所述计算机程序代码由处理装置运行时，执行条款A1至6任一项所述的方法。

条款A8、一种图像解压缩的集成电路装置，包括：多个解码单元；存储单元，用以存储所述多个解码单元的解码能力信息；以及识别单元，用以：根据图像数据流的头部信息，用以识别所述图像数据流的格式；以及通过比对所述解码能力信息及所述格式，选择目标解码单元解码所述图像数据流，以产生解码数据，所述目标解码单元为所述多个解码单元其中之一。

条款A9、根据条款A8所述的集成电路装置，其中所述存储单元还存储所述多个解码单元的解码效率，所述识别单元还用以：判断是否所述多个解码单元中至少两个能解码所述图像数据流；以及如是，根据所述解码效率，设定解码效率最高的解码单元为所述目标解码单元。

条款A10、根据条款A8或9所述的集成电路装置，还包括处理单元，用以判断接收所述解码数据的单元是否和所述目标解码单元位于同一个硬件空间，如是，发送所述解码数据至所述接收单元。

条款A11、根据条款A10所述的集成电路装置，其中如果接收所述解码数据的单元并未和所述目标解码单元位于一个硬件空间时，所述处理单元存储所述解码数据至所述硬件空间的内存。

条款A12、根据条款A8所述的集成电路装置，其中所述多个解码单元包括中央处理器及图像处理器。

条款A13、根据条款A8所述的集成电路装置，其中所述多个解码单元包括中央处理器及人工智能专用处理器。

条款A14、一种板卡，包括根据条款A8至13任一项所述的集成电路装置。

以上对本发明实施例进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (14)

1.一种图像解压缩的方法，包括：

存储多个解码单元的解码能力信息；

读取图像数据流，所述图像数据流包括头部信息；

根据所述头部信息，识别所述图像数据流的格式；以及

通过比对所述解码能力信息及所述格式，选择目标解码单元解码所述图像数据流，所述目标解码单元为所述多个解码单元其中之一。

2.根据权利要求1所述的方法，还包括存储所述多个解码单元的解码效率；其中，所述选择步骤包括：

判断是否所述多个解码单元中至少两个能解码所述图像数据流；以及

如是，根据所述解码效率，设定解码效率最高的解码单元为所述目标解码单元。

3.根据权利要求1或2所述的方法，还包括：

产生解码数据；

判断接收所述解码数据的单元是否和所述目标解码单元位于同一个硬件空间；以及

如是，发送所述解码数据至所述接收单元。

4.根据权利要求3所述的方法，其中如果接收所述解码数据的单元并未和所述目标解码单元位于一个硬件空间时，所述方法还包括：

存储所述解码数据至所述硬件空间的内存。

5.根据权利要求1所述的方法，其中所述多个解码单元包括中央处理器及图像处理器。

6.根据权利要求1所述的方法，其中所述多个解码单元包括中央处理器及人工智能专用处理器。

7.一种计算机可读存储介质，其上存储有图像解压缩的计算机程序代码，当所述计算机程序代码由处理装置运行时，执行权利要求1至6任一项所述的方法。

8.一种图像解压缩的集成电路装置，包括：

多个解码单元；

存储单元，用以存储所述多个解码单元的解码能力信息；以及

识别单元，用以：

根据图像数据流的头部信息，用以识别所述图像数据流的格式；以及

通过比对所述解码能力信息及所述格式，选择目标解码单元解码所述图像数据流，以产生解码数据；

其中，所述目标解码单元为所述多个解码单元其中之一。

9.根据权利要求8所述的集成电路装置，其中所述存储单元还存储所述多个解码单元的解码效率，所述识别单元还用以：

判断是否所述多个解码单元中至少两个能解码所述图像数据流；以及

如是，根据所述解码效率，设定解码效率最高的解码单元为所述目标解码单元。

10.根据权利要求8或9所述的集成电路装置，还包括处理单元，用以判断接收所述解码数据的单元是否和所述目标解码单元位于同一个硬件空间，如是，发送所述解码数据至所述接收单元。

11.根据权利要求10所述的集成电路装置，其中如果接收所述解码数据的单元并未和所述目标解码单元位于一个硬件空间时，所述处理单元存储所述解码数据至所述硬件空间的内存。

12.根据权利要求8所述的集成电路装置，其中所述多个解码单元包括中央处理器及图像处理器。

13.根据权利要求8所述的集成电路装置，其中所述多个解码单元包括中央处理器及人工智能专用处理器。

14.一种板卡，包括根据权利要求8至13任一项所述的集成电路装置。

Images