CN112540732B - 数据处理方法及相关产品 - Google Patents

Abstract

本申请实施例公开了一种数据处理方法及相关产品，该方法包括以下步骤：控制第一存储器对应的片选信号为第一状态；至少一次向该第一存储器写入数据；控制该第一存储器对应的片选信号为第二状态，信号状态为该第二状态的该片选信号用于指示该第一存储器锁存被写入的该数据。本申请实施例有利于提高数据写入效率。

Description

数据处理方法及相关产品

技术领域

本申请涉及数据处理领域，具体涉及一种数据处理方法及相关产品。

背景技术

SPI(serial peripheral interface)是串行接口设备，SPI flash就是通过串行的接口进行操作的flash存储设备。目前，SPI flash通常用于数据存储或者代码运行，在使用SPI flash运行程序代码或存储音频、视频及图像等数据类型时，由于目前在每一次写数据前都要进行写使能操作，每一次写数据后都要等待当次写状态完成才进行下一次数据的写入，导致数据写入过程耗时较长，难以满足低时延和高写入速度场景的要求。

发明内容

本申请实施例提供了一种数据处理方法及相关产品，以期提高数据写入效率。

第一方面，本申请实施例提供了一种数据处理方法，应用于电子设备，所述方法包括：

控制第一存储器对应的片选信号为第一状态；

至少一次向所述第一存储器写入数据；

控制所述第一存储器对应的片选信号为第二状态，信号状态为所述第二状态的所述片选信号用于指示所述第一存储器锁存被写入的所述数据。

第二方面，本申请实施例提供了一种数据处理装置，应用于电子设备，所述装置包括：

第一控制单元，用于控制第一存储器对应的片选信号为第一状态；

写入单元，用于至少一次向所述第一存储器写入数据；

第二控制单元，用于控制所述第一存储器对应的片选信号为第二状态，信号状态为所述第二状态的所述片选信号用于指示所述第一存储器锁存被写入的所述数据。

第三方面，本申请实施例提供一种电子设备，包括处理器、存储器、通信接口，以及一个或多个程序，所述一个或多个程序被存储在所述存储器中，并且被配置由所述处理器执行，所述程序包括用于执行本申请实施例第一方面中的步骤的指令。

第四方面，本申请实施例提供了一种计算机存储介质，存储用于电子数据交换的计算机程序，其中，所述计算机程序使得计算机执行如本实施例第一方面中所描述的部分或全部步骤。

第五方面，本申请实施例提供了一种计算机程序产品，其中，上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质，上述计算机程序可操作来使计算机执行如本申请实施例第一方面中所描述的部分或全部步骤。该计算机程序产品可以为一个软件安装包。

本申请实施例中，电子设备先控制第一存储器对应的片选信号为第一状态，然后至少一次向该第一存储器写入数据，最后控制该第一存储器对应的片选信号为第二状态，其中，信号状态为第二状态的片选信号用于指示该第一存储器锁存被写入的该数据，可见，电子设备至少一次向第一存储器写入数据时，每次写入数据后到下一次写入数据之前不会进行写使能操作，且至少一次写入数据后再控制第一存储器对应的片选信号为第二状态，即第一存储器在至少一次写入数据之后，再将至少一次写入的数据一并进行锁存，减少写入数据之前写使能和等待上一次写状态完成的时间，有利于提高数据写入效率。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请实施例的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1A是本申请实施例提供的一种应用场景示例图；

图1B是本申请实施例提供的一种电子设备的组成示例图；

图2A是本申请实施例提供的一种数据处理方法的流程示意图；

图2B是本申请实施例提供的另一种数据处理方法的流程示意图；

图3A是本申请实施例提供的一种数据处理装置的功能单元组成框图；

图3B是本申请实施例提供的另一种数据处理装置的功能单元组成框图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、***、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

下面结合附图对本申请的实施例进行说明。

请参阅图1A，图1A是本申请实施例提供的一种应用场景示例图，本申请所描述的数据处理方法可以应用于电子设备100，电子设备100内部的处理器可执行下述方法实施例中由电子设备执行的任一步骤，其中，如图1A中(a)部分所示，第一存储器可以是设置在该电子设备100上的存储器，或者，如图1A中(b)部分所示，第一存储器可以是设置在其他电子设备如应用设备200上的存储器。具体的，第一存储器可以是SPI flash，电子设备100的处理器可与第一存储器进行通信，并向其写入数据。

请参阅图1B，本申请实施例提供的电子设备100的组成结构可以如图1B所示，电子设备100包括处理器110、存储器120、通信接口130以及一个或多个程序121，其中，所述一个或多个程序121被存储在上述存储器120中，且被配置由上述处理器110执行，所述一个或多个程序121包括用于执行下述方法实施例中任一步骤的指令。

其中，通信接口130用于支持电子设备与其他设备的通信。处理器110例如可以是中央处理器(Central Processing Unit，CPU)，通用处理器，数字信号处理器(DigitalSignal Processor，DSP)，专用集成电路(Application-Specific Integrated Circuit，ASIC)，现场可编程门阵列(Field Programmable Gate Array，FPGA)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框，单元和电路。所述处理器也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，DSP和微处理器的组合等等。

存储器120可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-only memory，ROM)、可编程只读存储器(programmable ROM，PROM)、可擦除可编程只读存储器(erasable PROM，EPROM)、电可擦除可编程只读存储器(electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(random access memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的随机存取存储器(random access memory，RAM)可用，例如静态随机存取存储器(static RAM，SRAM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(double data rateSDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(directrambus RAM，DR RAM)。

第一存储器为电子设备100内部存储器时，则可以是存储器120，具体的，可以为SPI flash。

具体实现中，所述处理器110用于执行下述方法实施例中由电子设备执行的任一步骤，且在执行诸如发送等数据传输时，可选择的调用所述通信接口130来完成相应操作。

需要注意的是，上述电子设备100的结构示意图仅为示例，具体包含的器件可以更多或更少，此处不做唯一限定。

请参阅图2A，图2A是本申请实施例提供的一种数据处理方法的流程示意图，该方法可以应用在如图1A所示的电子设备上，如图2A所示，该数据处理方法包括以下步骤：

S201，电子设备控制第一存储器对应的片选信号为第一状态。

其中，第一存储器可以是电子设备内部的SPI flash。具体的，控制第一存储器对应的片选信号为第一状态，可以是将第一存储器对应的片选信号拉低。电子设备在需要向第一存储器中写入数据时，可以在写入数据前通过处理器控制将第一存储器CS引脚即片选引脚的信号拉低，使得该第一存储器处于工作模式。

S202，电子设备至少一次向所述第一存储器写入数据。

具体实现中，电子设备可以连续多次向第一存储器写入数据，每次写入数据时，写入的数据可以包括数据写入指令、数据写入地址和用于写入存储器内存储区的数据，电子设备可以将每一次写入的上述数据写入存储器中的缓冲区。

S203，电子设备控制所述第一存储器对应的片选信号为第二状态。

其中，信号状态为所述第二状态的所述片选信号用于指示所述第一存储器锁存被写入的所述数据。

具体实现中，在电子设备的处理器向第一存储器中写入数据完成之后，可以控制第一存储器对应的片选信号为第二状态，具体的，可以是将第一存储器对应的片选信号拉高。将第一存储器对应的片选信号拉高之后，第一存储器则可以将上述一次或多次写入缓冲区中的数据一并锁存至相应的存储区域(即数据写入地址指示的存储区域)内，相对于每次向缓冲中写入数据之后则将数据锁存至相应的存储区域而言，减少了多次数据写入之间等待第一存储器写状态完成的时间，即无需在每次写入数据时等待上一次写状态(上述将缓冲中数据锁存至相应存储区域的过程)的完成。

本申请实施例中，电子设备先控制第一存储器对应的片选信号为第一状态，然后至少一次向该第一存储器写入数据，最后控制该第一存储器对应的片选信号为第二状态，其中，信号状态为第二状态的片选信号用于指示该第一存储器锁存被写入的该数据，可见，电子设备至少一次向第一存储器写入数据时，每次写入数据后到下一次写入数据之前不会进行写使能操作，且至少一次写入数据后再控制第一存储器对应的片选信号为第二状态，即第一存储器在至少一次写入数据之后，再将至少一次写入的数据一并进行锁存，减少写入数据之前写使能和等待上一次写状态完成的时间，有利于提高数据写入效率。

在一个可能的示例中，所述数据包括用于写入所述第一存储器中第一存储区域的数据；所述控制所述第一存储器对应的片选信号为第二状态，包括：检测到所述第一存储区域的已写入数据长度信息为不小于第一预设阈值时，控制所述第一存储器对应的片选信号为第二状态。

其中，已写入数据长度信息即可以是已写入数据长度具体的值。

具体实现中，SPI flash可以支持以页为单位进行数据写入即页编程，因此电子设备可以采用页编程的方法，将数据写入第一存储器中对应的页，在页编程指令下最多写入字节数据Wlen_max为256字节。

第一存储区域可以是第一存储器中的缓冲区，第一预设阈值可以为256字节。也就是说，电子设备采用页编程的方法向第一存储器中写入数据时，检测到缓冲区中已写入数据长度信息不小于256时(即已写入数据长度的值大于等于允许写入的最大数据长度值)，则可以控制第一存储器对应的片选信号为第二状态，结束向第一存储器的缓冲区中写入数据，第一存储器将被写入缓冲区的数据进行锁存，即将被写入缓冲区中的数据存储至页写地址对应的页中。

可见，本示例中，电子设备在检测到该第一存储区域的已写入数据长度信息为不小于第一预设阈值时，控制该第一存储器对应的片选信号为第二状态，超过第一预设阈值即允许写入的字节数时，不再向第一存储器中写入数据，第一存储器将被写入的数据一并进行锁存，有利于提高数据写入效率。

在一个可能的示例中，所述至少一次向所述第一存储器写入数据中，每次向所述第一存储器写入数据之后，所述方法还包括：更新所述第一存储区域的已写入数据长度信息，其中，每次更新后所述第一存储区域的已写入数据长度信息不为零。

具体实现中，由于写入存储器的数据是用于写入第一存储器中第一存储区域的数据，因此，每次向存储器中写入数据之后，都可以更新第一存储区域的已写入数据长度信息，以便后续根据已写入数据长度信息控制第一存储器的片选信号。每次更新后已写入数据长度信息不为零，即下一次数据写入之前已经向第一存储区中写入过数据，电子设备可连续多次向第一存储器中写入数据。

可见，本示例中，电子设备每次向第一存储器写入数据之后，都会更新第一存储区域的已写入数据长度信息，其中，每次更新后第一存储区域的已写入数据长度信息不为零，即可连续多次向第一存储器中写入数据，有利于提高数据写入效率。

在一个可能的示例中，所述控制第一存储器对应的片选信号为第一状态，包括：检测所述第一存储器是否处于写使能状态；若是，则控制所述第一存储器对应的片选信号为第一状态。

具体实现中，只有在存储器处于写使能状态时，才能够向存储器中写入数据，也就是说，如果第一存储器未处于写使能的状态，即使控制第一存储器对应的片选信号为第一状态，也无法向第一存储器中写入数据。因此，在控制第一存储器对应的片选信号为第一状态之前，需要检测第一存储器是否处于写使能状态，在写使能状态下，再控制第一存储器对应的片选信号为第一状态。

可见，本示例中，电子设备先检测第一存储器是否处于写使能状态；若是，则控制该第一存储器对应的片选信号为第一状态，有利于保证数据写入的实现。

在一个可能的示例中，所述数据包括用于写入所述第一存储器中第一存储区域的数据；所述检测所述第一存储器是否处于写使能状态，包括：检测所述第一存储区域的已写入数据长度信息是否为零；若是，则检测所述第一存储器是否处于写使能状态。

具体实现中，第一存储区域可以是缓冲区域，对于连续多次向第一存储器中写入数据的情况，缓冲区中已写入数据长度为零，即此前还未向第一存储器中写入数据，因此，需要在缓冲区中已写入数据长度为零即第一次写入数据之前，确定第一存储器处于写使能状态；若第一存储区域即缓冲区中已写入数据长度不为零，即本次写数据不是第一次向第一存储器中写入数据，在本次之前已经向第一存储器中写入过数据，已经检测过第一存储器处于写使能状态，则无需检测第一存储器是否处于写使能状态。

具体的，可以通过读取第一存储器的WEL位确定，WEL位是只读位，当执行了一个“写使能”指令之后，存储器的WEL位会置1，表示可以写入数据。“写禁止”时，WEL位为0。

可见，本示例中，电子设备先检测该第一存储区域的已写入数据长度信息是否为零；若是，则检测该第一存储器是否处于写使能状态，即该已写入数据长度不为零时，电子设备无需检测第一存储器是否处于写使能状态，有利于提高数据写入效率。

在一个可能的示例中，所述检测所述第一存储器是否处于写使能状态之后，所述方法还包括：若否，则输出用于表征数据写入错误的信息。

可见，本示例中，电子设备在检测到第一存储器未处于写使能状态时，会输出用于表征数据写入错误的信息，由于第一存储器未处于写使能状态，则无法向其写入数据，因此可输出相应的提示信息提示数据写入错误，有利于提高信息的全面性。

在一个可能的示例中，所述检测所述第一存储区域的已写入数据长度是否为零，包括：检测所述第一存储器是否处于空闲状态；若是，则检测所述第一存储区域的已写入数据长度是否为零。

具体实现中，由于存储器未处于空闲状态时，不会接收数据写入操作，因此，电子设备可以首先检测第一存储器是否处于空闲状态，处于空闲状态时，再进行后续操作。具体的，可以通过读取第一存储器的BUSY位进行确定，BUSY位是只读位，在存储器执行例如页编程和擦除等操作时，BUSY位会被置1，这些操作完成后，BUSY位自动清零，当BUSY位为1时，存储器不会接受数据写入操作。

此外，若检测到所述第一存储器未处于空闲状态，则可以输出用于表征数据写入错误的信息。

可见，本示例中，电子设备在检测到第一存储器处于空闲状态时，才检测该第一存储器的已写入数据长度是否为零，有利于保证数据写入的实现。

下面结合具体示例进行说明。

以电子设备对第一存储器以页编程的方式写入数据为例，请参阅图2B，具体的方法流程可以如图2B所示。在电子设备进行页编程时，第一次向第一存储器中写入数据时，可以先检测第一存储器是否处于空闲状态，如果检测到第一存储器处于空闲状态，则可以检测已写入数据长度是否为零(包括先检测到已写入数据长度小于第一预设阈值)，若为零即可确定为第一次写入数据，此时需要检测第一存储器是否处于写使能状态，也就是说第一次写入之前第一存储器需要写使能，检测到第一存储器处于写使能状态后，则可将第一存储器对应的片选信号配置为低，即第一存储器的工作模式，之后可向第一存储器中的缓冲区写入页写指令、页写地址和页写数据。

写入一次数据之后，更新已写入数据长度，然后再次检测已写入数据长度是否小于第一预设阈值，若是，则检测已写入数据长度是否为零，若不为零，即之前有写入过数据，可直接向缓冲区中写入页写指令、页写地址、和页写数据，写入数据后再次更新已写入数据长度，直至检测到已写入数据长度不小于第一预设阈值之后，将第一存储器的对应片选信号配置为高，结束向第一存储器写入数据，第一存储器将至少一次写入的数据一并锁存至相应的存储区域内。

其中，缓冲区即方法实施例中所述第一存储区域，已写入数据长度即第一存储区域的已写入数据长度信息，片选信号被配置为低即对应第一状态，片选信号被配置为高则对应第二状态。

此外，在检测第一存储器是否处于空闲状态，以及检测第一存储器是否处于写使能状态时，若结果为否，则返回用于表征数据写入错误的信息。

本申请可以根据上述方法示例对电子设备进行功能单元的划分，例如，可以对应各个功能划分各个功能单元，也可以将两个或两个以上的功能集成在一个处理单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。需要说明的是，本申请实施例中对单元的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。

图3A是本申请实施例提供的一种数据处理装置的功能单元组成框图。该数据处理装置30可以应用于如图1A所示的电子设备中，该数据处理装置30包括：

第一控制单元301，用于控制第一存储器对应的片选信号为第一状态；

写入单元302，用于至少一次向所述第一存储器写入数据；

第二控制单元303，用于控制所述第一存储器对应的片选信号为第二状态，信号状态为所述第二状态的所述片选信号用于指示所述第一存储器锁存被写入的所述数据。

在一个可能的示例中，所述数据包括用于写入所述第一存储器中第一存储区域的数据；所述第二控制单元303具体用于：检测到所述第一存储区域的已写入数据长度信息为不小于第一预设阈值时，控制所述第一存储器对应的片选信号为第二状态。

在一个可能的示例中，所述写入单元302还用于：在所述至少一次向所述第一存储器写入数据中，每次向所述第一存储器写入数据之后，更新所述第一存储区域的已写入数据长度信息，其中，每次更新后所述第一存储区域的已写入数据长度信息不为零。

在一个可能的示例中，所述第二控制单元303具体用于：检测所述第一存储器是否处于写使能状态；若是，则控制所述第一存储器对应的片选信号为第一状态。

在一个可能的示例中，所述数据包括用于写入所述第一存储器中第一存储区域的数据；在所述检测所述第一存储器是否处于写使能状态方面，所述第二控制单元303具体用于：检测所述第一存储区域的已写入数据长度信息是否为零；若是，则检测所述第一存储器是否处于写使能状态。

在一个可能的示例中，所述第二控制单元303还用于，在所述检测所述第一存储器是否处于写使能状态之后，若否，则输出用于表征数据写入错误的信息。

在一个可能的示例中，在所述检测所述第一存储区域的已写入数据长度是否为零方面，所述第二控制单元303具体用于，检测所述第一存储器是否处于空闲状态；若是，则检测所述第一存储区域的已写入数据长度是否为零。

在采用集成的单元的情况下，本申请实施例提供的数据处理装置的功能单元组成框图如图3B所示。在图3B中，数据处理装置包括：处理模块310和通信模块311。处理模块310用于对数据处理装置的动作进行控制管理，例如，第一控制单元301，写入单元302，第二控制单元303执行的步骤，和/或用于执行本文所描述的技术的其它过程。通信模块311用于支持数据处理装置与其他设备之间的交互。如图3B所示，数据处理装置还可以包括存储模块312，存储模块312用于存储数据处理装置的程序代码和数据。

其中，处理模块310可以是处理器或控制器，例如可以是中央处理器(CentralProcessing Unit，CPU)，通用处理器，数字信号处理器(Digital Signal Processor，DSP)，ASIC，FPGA或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本申请公开内容所描述的各种示例性的逻辑方框，模块和电路。所述处理器也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，DSP和微处理器的组合等等。通信模块311可以是收发器、RF电路或通信接口等。存储模块312可以是存储器。

其中，上述方法实施例涉及的各场景的所有相关内容均可以援引到对应功能模块的功能描述，在此不再赘述。上述数据处理装置均可执行上述图2A所示的数据处理方法中电子设备所执行的步骤。

本申请实施例还提供一种计算机存储介质，其中，该计算机存储介质存储用于电子数据交换的计算机程序，该计算机程序使得计算机执行如上述方法实施例中记载的任一方法的部分或全部步骤，上述计算机包括电子设备。

本申请实施例还提供一种计算机程序产品，上述计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质，上述计算机程序可操作来使计算机执行如上述方法实施例中记载的任一方法的部分或全部步骤。该计算机程序产品可以为一个软件安装包，上述计算机包括电子设备。

需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如上述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。

上述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

上述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储器中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储器中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本申请各个实施例上述方法的全部或部分步骤。而前述的存储器包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储器中，存储器可以包括：闪存盘、只读存储器(英文：Read-Only Memory，简称：ROM)、随机存取器(英文：Random Access Memory，简称：RAM)、磁盘或光盘等。

以上对本申请实施例实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (9)

1.一种数据处理方法，其特征在于，应用于电子设备，所述方法包括：

控制第一存储器对应的片选信号为第一状态；

至少一次向所述第一存储器写入数据；

控制所述第一存储器对应的片选信号为第二状态，信号状态为所述第二状态的所述片选信号用于指示所述第一存储器锁存被写入的所述数据；

其中，所述数据包括用于写入所述第一存储器中第一存储区域的数据；所述控制所述第一存储器对应的片选信号为第二状态，包括：检测到所述第一存储区域的已写入数据长度信息为不小于第一预设阈值时，控制所述第一存储器对应的片选信号为第二状态，其中，所述第一存储器支持页编程，所述第一预设阈值为页编程指令下最多写入字节数。

2.根据权利要求1所述的方法，其特征在于，所述至少一次向所述第一存储器写入数据中，每次向所述第一存储器写入数据之后，所述方法还包括：

更新所述第一存储区域的已写入数据长度信息，其中，每次更新后所述第一存储区域的已写入数据长度信息不为零。

3.根据权利要求1或2所述的方法，其特征在于，所述控制第一存储器对应的片选信号为第一状态，包括：

检测所述第一存储器是否处于写使能状态；若是，则控制所述第一存储器对应的片选信号为第一状态。

4.根据权利要求3所述的方法，其特征在于，所述数据包括用于写入所述第一存储器中第一存储区域的数据；所述检测所述第一存储器是否处于写使能状态，包括：

检测所述第一存储区域的已写入数据长度信息是否为零；

若是，则检测所述第一存储器是否处于写使能状态。

5.根据权利要求4所述的方法，其特征在于，所述检测所述第一存储器是否处于写使能状态之后，所述方法还包括：

若否，则输出用于表征数据写入错误的信息。

6.根据权利要求4所述的方法，其特征在于，所述检测所述第一存储区域的已写入数据长度是否为零，包括：

检测所述第一存储器是否处于空闲状态；

若是，则检测所述第一存储区域的已写入数据长度是否为零。

7.一种数据处理装置，其特征在于，应用于电子设备，所述装置包括：

第一控制单元，用于控制第一存储器对应的片选信号为第一状态；

写入单元，用于至少一次向所述第一存储器写入数据；

第二控制单元，用于控制所述第一存储器对应的片选信号为第二状态，信号状态为所述第二状态的所述片选信号用于指示所述第一存储器锁存被写入的所述数据；

其中，所述数据包括用于写入所述第一存储器中第一存储区域的数据；所述第二控制单元具体用于：检测到所述第一存储区域的已写入数据长度信息为不小于第一预设阈值时，控制所述第一存储器对应的片选信号为第二状态，其中，所述第一存储器支持页编程，所述第一预设阈值为页编程指令下最多写入字节数。

8.一种电子设备，其特征在于，包括处理器、存储器、通信接口，以及一个或多个程序，所述一个或多个程序被存储在所述存储器中，并且被配置由所述处理器执行，所述程序包括用于执行如权利要求1-6任一项所述的方法中的步骤的指令。

9.一种计算机可读存储介质，其特征在于，存储用于电子数据交换的计算机程序，其中，所述计算机程序使得计算机执行如权利要求1-6任一项所述的方法。

Images