CN112530338B - 放大电路 - Google Patents
放大电路 Download PDFInfo
- Publication number
- CN112530338B CN112530338B CN202011138404.9A CN202011138404A CN112530338B CN 112530338 B CN112530338 B CN 112530338B CN 202011138404 A CN202011138404 A CN 202011138404A CN 112530338 B CN112530338 B CN 112530338B
- Authority
- CN
- China
- Prior art keywords
- output
- module
- input
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001629 suppression Effects 0.000 claims abstract description 42
- 230000003321 amplification Effects 0.000 claims abstract description 35
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 35
- 230000001052 transient effect Effects 0.000 claims description 11
- 230000009286 beneficial effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
Abstract
本发明提供一种放大电路，包括：输入放大模块，具有第一输出端和第二输出端；输出放大模块，具有第一输入端、第二输入端及一输出端；以及过冲抑制模块，过冲抑制模块电连接输入放大模块的第一输出端和第二输出端、输出放大模块的第一输入端、第二输入端和输入端，用于根据输出放大模块的输出端的电压和叠接偏压电路电压控制输入放大模块的第一输出端和第二输出端的电压在预设范围内；过冲抑制模块包括叠接偏压电路和Wide‑Swing钳位电路，Wide‑Swing钳位电路分别与叠接偏压电路的两端电连接，偏压电路用于接收偏压信号，Wide‑Swing钳位电路用于根据偏压信号及输出放大模块的输出端的信号控制过冲抑制模块处于导通或开路状态。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种放大电路。
背景技术
运算放大器作为一种常用的电子器件被广泛应用于各类集成电路。传统的运算放大器具有输出端用于输出信号。运算放大器可被应用于显示器。显示器定义有多个子像素，每个子像素在显示图像时需被施加一目标灰阶电压，在目标灰阶电压摆幅较大时往往会产生过冲现象，导致输出端过冲超出目标灰阶电压，而过充的目标灰阶电压让电压稳定(settling)时间过长，会使得运算放大器应用于高解析度的显示器时让显示器中的显示灰阶错误。
钳位二极管可以应用解决过冲问题，但钳位二极管启动后在稳态时段的漏电流造成运算放大器目标电压变异量变大仍需要解决，因此兼顾瞬变时段过冲问题和稳态时段漏电问题成为亟待解决的技术问题。
发明内容
本发明一方面提供一种放大电路，包括：
输入放大模块，具有第一输出端和第二输出端；
输出放大模块，具有第一输入端、第二输入端及一输出端；以及
过冲抑制模块，所述过冲抑制模块电连接所述输入放大模块的所述第一输出端和所述第二输出端、所述输出放大模块的所述第一输入端、所述第二输入端和所述输入端，用于根据所述输出放大模块的输出端的电压控制所述输入放大模块的所述第一输出端和所述第二输出端的瞬变电压在预设范围内；
所述过冲抑制模块包括叠接偏压电路和Wide-Swing钳位电路，所述Wide-Swing钳位电路分别与所述偏压电路的两端电连接，所述叠接偏压电路用于接收偏压信号，所述Wide-Swing钳位电路用于根据所述偏压信号及所述输出放大模块的输出端的信号控制所述过冲抑制模块处于导通或开路状态。
上述的放大电路，有利于通过过冲抑制模块抑制输入放大模块的第一输出端和第二输出端输出的电压在所述预设范围内，且有利于减小漏电流。
附图说明
图1为放大电路的电路结构示意图。
图2为第一抑制单元和第二抑制单元的一电路结构示意图。
图3为第一抑制单元和第二抑制单元的另一电路结构示意图。
图4为多个实施例中的第一抑制单元的电路结构示意图。
图5为输入放大模块的电路结构示意图。
图6为多个实施例中的第二抑制单元的电路结构示意图。
主要元件符号说明
放大电路 10
输入放大模块 20
第一输出端 SP
第二输出端 SN
正相输入端 21
反相输入端 22
节点 PD2
输出放大模块 30
第一输入端 31
第二输入端 32
输出端 AVO、AVOI
第一晶体管 M1
第二晶体管 M2
过冲抑制模块 40
第一抑制单元 41
第二抑制单元 42
第一端 N1
第二端 N2
叠接偏压电路 411
Wide-Swing钳位电路 412
第三晶体管 M3
第四晶体管 M4
第五晶体管 M5
第六晶体管 M6
偏压信号 BIAS
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
本实施例提供的放大电路，可应用于各类集成电路中，例如可应用于显示装置驱动器。
请参阅图1，放大电路10包括输入放大模块20、输出放大模块30和电连接于输入放大模块20与输出放大模块30之间的过冲抑制模块40。
输入放大模块20具有第一输出端SP和第二输出端SN。输出放大模块30具有第一输入端31、第二输入端32及输出端AVO。输入放大模块20的第一输出端SP电连接输出放大模块30的第一输入端31；输入放大模块20的第二输出端SN电连接输出放大模块30的第二输入端32。过冲抑制模块40分别电连接输入放大模块20的第一输出端SP、第二输出端SN以及输出放大模块30的输出端AVO。过冲抑制模块40用于抑制输入放大模块20的第一输出端SP和第二输出端SN的信号值。本实施例中，过冲抑制模块40用于抑制输入放大模块20的第一输出端SP和第二输出端SN的电压值。
输出放大模块30包括第一晶体管M1和第二晶体管M2。第一晶体管M1和第二晶体管M2皆为金属氧化物半导体(MOS)场效应晶体管。第一晶体管M1为P型MOS管，第二晶体管M2为N型MOS管。
第一晶体管M1的栅极作为输出放大模块30的第一输入端31，用于接收输入放大模块20的第一输出端SP输出的信号；第一晶体管M1的源极用于接收***电压Vdd。第二晶体管M2的栅极作为输出放大模块30的第二输入端32，用于接收输入放大模块20的第二输出端SN输出的信号；第二晶体管M2的源极接地。第一晶体管M1的漏极电连接第二晶体管M2的漏极并作为输出放大模块30的输出端AVO。
本实施例中，输入放大模块20为一输入放大器，其还包括正相输入端21和反相输入端22，反相输入端22连接成负反馈形式至输出端AVO。通过正相输入端21信号控制第一输出端SP和第二输出端SN输出的信号。
输入放大模块20具有瞬变时段和稳态时段。输入放大模块20在瞬变时段，可能出现第一输出端SP的电压过低或第二输出端SN的电压过高的现象，本实施例利用过冲抑制模块40改善上述问题，有利于缩短输出端AVO的电压的稳定(settling)时间。本实施例中的放大电路10应用于显示器，所述稳定(settling)时间越长，在高解析度的显示器中易让显示器的显示灰阶错误，因此缩短输出端AVO的电压的稳定(settling)时间有利于提升显示灰阶的正确性。
定义第一输出端SP和第二输出端SN的电压处于预设值的时段为输入放大模块20的稳态时段，并定义第一输出端SP和第二输出端SN的电压超出预设值的时段为输入放大模块20的瞬变时段。在所述稳态时段，过冲抑制模块40不导通，第一输出端SP和第二输出端SN输出的信号分别输出至输出放大模块30的第一输入端31和第二输入端32，从而控制输出放大模块30的输出端AVO的信号。在所述瞬变时段中若过冲而超出目标灰阶之稳定(settling)时间过长，则让过冲抑制模块40导通，从而抑制第一输出端SP和第二输出端SN输出的电压让输出端AVO电压稳定(settling)时间变短。
本实施例中，过冲抑制模块40包括相互电连接的第一抑制单元41和第二抑制单元42。第一抑制单元41电连接输入放大模块20的第一输出端SP，第二抑制单元42电连接输入放大模块20的第二输出端SN，第一抑制单元41与第二抑制单元42之间的节点电连接输出放大模块30的输出端AVO。第一抑制单元41用于抑制输入放大模块20的第一输出端SP的电压值，第二抑制单元42用于抑制输入放大模块20的第二输出端SN的电压值。
第一抑制单元41和第二抑制单元42的电路结构皆可为图2或图3所示。
请参阅图2，第一抑制单元41具有第一端N1和第二端N2。第一抑制单元41包括相互电连接的位于第一端N1和第二端N2之间的宽摆幅(Wide-Swing)钳位电路412，另外也包含叠接偏压电路411用来控制第一抑制单元41之切入电压(cut-in voltage)。而叠接偏压电路411接收偏压信号BIAS。藉由调整所述偏压信号BIAS可控制第一抑制单元41之切入电压(cut-in voltage)，从而控制整个第一抑制单元41之钳位范围。
钳位电路412至少包括一Wide-Swing组态晶体管。
请继续参阅图2，本实施例中，Wide-Swing钳位电路412包括一Wide-Swing第三晶体管M3为N型晶体管。叠接偏压电路411一端连接靠近第一端N1，另一端连接靠近第三晶体管M3的漏极。第三晶体管M3的源极连接靠近第二端N2，栅极连接靠近第一端N1和叠接偏压电路411之间。
请参阅图3，于另一实施例中，Wide-Swing第三晶体管M3与叠接偏压电路411的连接方式不同于图2中第一抑制单元41的连接方式。图3所示的第一抑制单元41中，第三晶体管M3的源极连接靠近第一端N1，叠接偏压电路411连接于第三晶体管M3的漏极和第二端N2之间，第三晶体管M3的栅极连接至叠接偏压电路411与第二端N2之间。
叠接偏压电路411至少包括一晶体管。在第一抑制单元41中第一端N1连接至输出放大模块30的输出端AVO或连接至输入放大模块20内部一电路节点，第二端N2连接至输入放大模块20的第一输出端SP；在第二抑制单元42中第二端N2连接至输出放大模块30的输出端AVO或连接至输入放大模块20内部一电路节点，第一端N1连接至输入放大模块20的第二输出端SN。
图4示出了如图2和图3中以模块图形式示出的第一抑制单元41的具体电路结构的不同实施方式，但不以此为限。以下对其中几个实施方式的电路结构和工作原理进行说明。
请参阅图4中(a)图，叠接偏压电路411包括一第四晶体管M4。第四晶体管M4源极连接第一端N1，漏极连接至Wide-Swing组态第三晶体管M3的漏极，栅极连接一外部节点用于接收偏压信号BIAS。Wide-Swing组态第三晶体管M3的源极连接第二端N2，栅极连接至第一端N1与第四晶体管M4的源极之间。
叠接组态之第四晶体管M4可通过改变所述偏压信号BIAS的大小调整第一抑制单元41之切入电压(cut-in voltage)。第一端N1连接输出放大模块30的输出端AVO，第二端N2连接输入放大模块20的第一输出端SP。
在输入放大模块20瞬变时段第一输出端SP点逐渐拉深让输出放大模块30第一晶体管M1之驱动电流对输出端AVO充电，当目标灰阶电压在靠近Rail端的时候容易因第一输出端SP过深导致输出端AVO实际充电电压过冲超出目标灰阶电压，导致输出端AVO电压稳定(settling)时间变长。当输出端AVO的过冲电压大于偏压信号BIAS超过第四晶体管M4之一个阈值电压VTH和驱动电压VOV之和，则第一抑制单元41开始导通让输出端AVO钳位第一输出端SP在第三晶体管M3之一个阈值电压VTH和驱动电压VOV之和，因此解决原本第一输出端SP在输出大摆幅容易过深的问题。
在本实施例应用在第一抑制单元41中，采用N型的第三晶体管M3，因为显示器的基板效应(Body Effect)导致第三晶体管M3阈值电压VTH较大，在稳态时不易导通，有利于抑制漏电流。
请参阅图4中(c)图，叠接偏压电路411包括一第四晶体管M4。Wide-Swing组态第三晶体管M3源极连接第一端N1，漏极连接第四晶体管M4的源极，第四晶体管M4的漏极连接第二端N2，栅极连接一外部节点用于接收偏压信号BIAS，Wide-Swing组态第三晶体管M3的栅极连接至第二端N2与第四晶体管M4的漏极之间。
在本实施例应用中叠接组态之第四晶体管M4可通过改变所述偏压信号BIAS的大小调整第一抑制单元41之切入电压(cut-in voltage)。第一端N1连接输出放大模块30的输出端AVO，第二端N2连接输入放大模块20的第一输出端SP。
在输入放大模块20瞬变时段输出端AVOI的过冲电压大于偏压信号BIAS超过第四晶体管M4之一个阈值电压VTH和驱动电压VOV之和，则第一抑制单元41开始导通让输出端AVO钳位第一输出端SP在第三晶体管M3之一个阈值电压VTH和驱动电压VOV之和，因此可解决原本第一输出端SP在输出大摆幅易过深的问题。
此施例中为了解决输出端AVO过充问题，偏压信号BIAS可能设计过深，导致钳位电路在稳态时段漏电问题，导致OP输出电压变异量提高，因此实施例中漏电大小和输出端AVO过充问题需要做取舍。
请参阅图4中(e)图，叠接偏压电路411包括第四晶体管M4和第五晶体管M5。第五晶体管M5源极连接第四晶体管M4的源极，漏极连接第三晶体管M3的漏极，栅极连接输出端AVO。
叠接组态之第四晶体管M4和第五晶体管M5可通过改变所述偏压信号BIAS的大小调整第一抑制单元41之切入电压(cut-in voltage)。第一端N1连接输输入放大模块20的一内部的电路节点PD2(参图5)，第二端N2连接输入放大模块20的第一输出端SP。
在输入放大模块20瞬变时段输出端AVO的电压高过所设计偏压信号BIAS叠接组态之第四晶体管M4和第五晶体管M5阈值电压VTH和驱动电压VOV之和，则第一抑制单元41开始导通让节点PD2钳位第一输出端SP在第三晶体管M3之一个阈值电压VTH和驱动电压VOV之和，因此可解决原本SP在输出大摆幅容易过深的问题。
请参阅图5，通常设计上第一晶体管M1(第二晶体管M2)比第六晶体管M6有较高的宽长比(aspect ratio)，因此在稳态时段内部的电路节点第一输出端SP(第二输出端SN)点会比节点PD2(ND2)更靠近电压源端，故稳态时段第三晶体管M3让Wide-Swing钳位电路412截止，从而有效减小漏电流。于本发明其他实施例中，第一端N1可连接至其他的在稳态时段电压低于第一输出端SP电压的节点，并不限于节点PD2。
应当理解，第一抑制单元41并非仅限于包括叠接偏压电路411和Wide-Swing钳位电路412。于其他实施例中，第一抑制单元41还可包括其他的电子元件，不影响叠接偏压电路411和Wide-Swing钳位电路412的工作过程即可。所述其他的电子元件可为例如电阻、MOS管等。且，以Block表示所述其他的电子元件，Block可电连接于如图2和3中所示的任意位置。或者，于另一实施例中，所述其他的电子元件可直接整合于叠接偏压电路411中。
第一抑制单元41和第二抑制单元42的电路结构基本类似，区别主要在于：晶体管的类型(P型或N型)不同。图6示出了几种第二抑制单元42的电路结构的具体实施方式。此处不再赘述第二抑制单元42的电路结构和工作原理，可参上述针对第一抑制单元41的描述。
本实施例提供的放大电路10，通过设置第一抑制单元41和第二抑制单元42，分别抑制输入放大模块20的第一输出端SP和第二输出端SN的瞬变电压值，有利于控制第一输出端SP和第二输出端SN在预设范围内，从而有利于避免第一输出端SP和第二输出端SN的电压超出预设范围后让输出端AVO电压稳定(settling)时间变短，进而导致在高解析度应用让显示灰阶错误，另外适当选择实施例也可降低漏电流产生的输出电压变异量。
分别测量一对比例中的放大电路与实施例一和实施例二提供的放大电路10在稳态时段的漏电流，参表一：
| 电路 | 漏电流 |
| 对比例 | 2.82nA |
| 图4中电路(e) | 125pA |
| 图4中电路(c) | 235pA |
| 图4中电路(a) | 2.64nA |
由表一可知，实施例一及实施例二中提供的放大电路，可有效减小放大电路在稳态时段的漏电流。进一步的，图4中电路(e)和(e)甚至将漏电流减小至无限趋近于0。
本实施例通过设置第一端N1和第二端N2接入电路的不同节点，控制第一端N1和第二端N2的电压，有利于控制第一抑制单元41和第二抑制单元在稳态时段保持开路状态，从而有效减少漏电流产生，有利于提升放大电路10性能。
本技术领域的普通技术人员应当认识到，以上的实施方式仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本发明要求保护的范围之内。
Claims (8)
1.一种放大电路，其特征在于，包括：
输入放大模块，具有第一输出端和第二输出端；
输出放大模块，具有第一输入端、第二输入端及一输出端；以及
过冲抑制模块，所述过冲抑制模块电连接所述输入放大模块的所述第一输出端和所述第二输出端、所述输出放大模块的所述第一输入端、所述第二输入端和所述输出端，用于根据所述输出放大模块的输出端的电压控制所述输入放大模块的所述第一输出端和所述第二输出端的电压在预设范围内；
所述过冲抑制模块包括第一抑制单元，所述第一抑制单元包括一叠接偏压电路和一Wide-Swing钳位电路，所述Wide-Swing钳位电路分别与所述叠接偏压电路的两端电连接，所述叠接偏压电路用于接收偏压信号，所述Wide-Swing钳位电路用于根据所述偏压信号及所述输出放大模块的输出端的信号控制所述过冲抑制模块处于导通或开路状态；
所述第一抑制单元包括第一端和第二端，所述第一端连接所述输出放大模块的所述输出端或连接所述输入放大模块中一节点，所述第二端连接所述输入放大模块的所述第一输出端，所述叠接偏压电路连接于所述第一端和所述第二端之间，所述Wide-Swing钳位电路至少包括一第三晶体管；
其中，所述第三晶体管的源极和漏极连接于所述叠接偏压电路与所述第二端之间，所述第三晶体管的栅极连接于所述叠接偏压电路与所述第一端之间；或，所述第三晶体管的源极和漏极连接于所述叠接偏压电路与所述第一端之间，所述第三晶体管的栅极连接于所述偏压电路与所述第二端之间。
2.如权利要求1所述的放大电路，其特征在于，所述过冲抑制模块还包括电连接所述第一抑制单元的第二抑制单元，所述第一抑制单元连接所述输入放大模块的第一输出端，所述第二抑制单元连接所述输入放大模块的第二输出端，所述第一抑制单元和所述第二抑制单元之间的节点连接所述输出放大模块的输出端；
所述第二抑制单元也包括一所述叠接偏压电路和一所述Wide-Swing钳位电路，所述第一抑制单元用于根据所述输出放大模块的输出端和叠接偏压电路的电压控制所述输入放大模块的所述第一输出端的电压在所述预设范围内，所述第二抑制单元用于根据所述输出放大模块的输出端和叠接偏压电路的电压控制所述输入放大模块的所述第二输出端的电压在所述预设范围内。
3.如权利要求1所述的放大电路，其特征在于，所述输出放大模块包括第一晶体管和第二晶体管；
所述第一晶体管的漏极连接所述第二晶体管的漏极并连接于所述输出放大模块的输出端，所述第一晶体管的栅极连接于所述输入放大模块的第一输出端，所述第二晶体管的栅极连接于所述输入放大模块的第二输出端。
4.如权利要求1所述的放大电路，其特征在于，所述叠接偏压电路至少包括一第四晶体管，所述第四晶体管的源极和漏极连接于所述第一端和所述第二端之间，所述第四晶体管的栅极用于接收偏压信号。
5.如权利要求4所述的放大电路，其特征在于，所述偏压电路还包括一第五晶体管，所述第五晶体管的源极和漏极连接于所述第一端和所述第二端之间，所述第五晶体管的栅极连接于所述输出放大模块的输出端。
6.如权利要求1所述的放大电路，其特征在于，所述第二端为所述输入放大模块的第一输出端，所述第一端为所述输出放大模块的输出端。
7.如权利要求1所述的放大电路，其特征在于，所述输入放大模块工作于稳态时段和瞬变时段；
所述第二端为所述输入放大模块的第一输出端，所述第一端为所述输入放大模块中一节点，所述输入放大模块工作于所述稳态时，所述节点的电压高于所述第二端的电压。
8.如权利要求1所述的放大电路，其特征在于，所述输入放大模块为输入放大器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011138404.9A CN112530338B (zh) | 2020-10-22 | 2020-10-22 | 放大电路 |
| TW109137511A TWI758925B (zh) | 2020-10-22 | 2020-10-28 | 放大電路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011138404.9A CN112530338B (zh) | 2020-10-22 | 2020-10-22 | 放大电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112530338A CN112530338A (zh) | 2021-03-19 |
| CN112530338B true CN112530338B (zh) | 2024-04-16 |
Family
ID=74980257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011138404.9A Active CN112530338B (zh) | 2020-10-22 | 2020-10-22 | 放大电路 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112530338B (zh) |
| TW (1) | TWI758925B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101151652A (zh) * | 2005-03-29 | 2008-03-26 | 松下电器产业株式会社 | 显示驱动器电路 |
| CN102403968A (zh) * | 2010-08-27 | 2012-04-04 | 瑞萨电子株式会社 | 输出电路 |
| CN102487266A (zh) * | 2010-12-02 | 2012-06-06 | 联咏科技股份有限公司 | 运算放大器与应用其的显示驱动电路 |
| JP2013104942A (ja) * | 2011-11-11 | 2013-05-30 | Renesas Electronics Corp | 出力回路及びそれを備えた増幅器 |
| CN105811958A (zh) * | 2015-08-31 | 2016-07-27 | 威盛电子股份有限公司 | 输出缓冲装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5534789A (en) * | 1995-08-07 | 1996-07-09 | Etron Technology, Inc. | Mixed mode output buffer circuit for CMOSIC |
| JP2000134068A (ja) * | 1998-10-22 | 2000-05-12 | Nec Ic Microcomput Syst Ltd | 出力バッファ回路 |
| JP2000151291A (ja) * | 1998-11-12 | 2000-05-30 | Fujitsu Ltd | 演算増幅器 |
| US9837967B2 (en) * | 2009-10-29 | 2017-12-05 | Novatek Microelectronics Corp. | Amplifier circuit with overshoot suppression |
| TWI463792B (zh) * | 2009-10-29 | 2014-12-01 | Novatek Microelectronics Corp | 具有過衝抑制功能的放大電路 |
| TWI407694B (zh) * | 2010-01-27 | 2013-09-01 | Novatek Microelectronics Corp | 可抑制電壓過衝之輸出緩衝電路及方法 |
| TWI508049B (zh) * | 2013-07-29 | 2015-11-11 | Himax Tech Ltd | 源極驅動器 |
-
2020
- 2020-10-22 CN CN202011138404.9A patent/CN112530338B/zh active Active
- 2020-10-28 TW TW109137511A patent/TWI758925B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101151652A (zh) * | 2005-03-29 | 2008-03-26 | 松下电器产业株式会社 | 显示驱动器电路 |
| CN102403968A (zh) * | 2010-08-27 | 2012-04-04 | 瑞萨电子株式会社 | 输出电路 |
| CN102487266A (zh) * | 2010-12-02 | 2012-06-06 | 联咏科技股份有限公司 | 运算放大器与应用其的显示驱动电路 |
| JP2013104942A (ja) * | 2011-11-11 | 2013-05-30 | Renesas Electronics Corp | 出力回路及びそれを備えた増幅器 |
| CN105811958A (zh) * | 2015-08-31 | 2016-07-27 | 威盛电子股份有限公司 | 输出缓冲装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI758925B (zh) | 2022-03-21 |
| TW202218325A (zh) | 2022-05-01 |
| CN112530338A (zh) | 2021-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7339402B2 (en) | Differential amplifier with over-voltage protection and method | |
| KR20040030242A (ko) | 전압 레귤레이터 | |
| US9740223B1 (en) | Regulator | |
| CN101118450A (zh) | 一种用于线性稳压器的折返式限流电路 | |
| TW449961B (en) | Active operation-point adjustment for a power amplifier | |
| CN112684846A (zh) | 低压差线性稳压器的误差放大器以及低压差线性稳压器 | |
| US11614762B2 (en) | Voltage converter | |
| CN114594820A (zh) | 源极跟随器以及源极跟随器的驱动方法 | |
| CN212586761U (zh) | 一种基于低压放大器的易集成稳压电路 | |
| CN112530338B (zh) | 放大电路 | |
| CN116470855B (zh) | 运算放大电路、运算放大器及线性电源 | |
| CN108696260A (zh) | 跨导放大器 | |
| CN115657779B (zh) | 一种电源瞬态突变抑制的低压差线性稳压器 | |
| CN116736922A (zh) | 低压差线性稳压器 | |
| CN110908427A (zh) | 一种应用于高压线性稳压器的限流保护电路 | |
| CN115840483A (zh) | 一种具有瞬态增强特性的低压差线性稳压器 | |
| EP3282581B1 (en) | Buffer stage and control circuit | |
| EP4033659B1 (en) | Drive circuit and memory chip | |
| CN114967830A (zh) | 限流电路、芯片及电子设备 | |
| JP2015037287A (ja) | バイアス電流制御回路 | |
| CN112558680B (zh) | 线性调整器及其控制电路 | |
| CN210835774U (zh) | 高压的稳压电路 | |
| CN112684841B (zh) | 高电源抑制比的低压差线性稳压器 | |
| CN113014216A (zh) | 一种运算放大器 | |
| TWI789249B (zh) | 靴帶式開關 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |