CN112511718A - 采样时钟的同步方法、终端设备及存储介质 - Google Patents
采样时钟的同步方法、终端设备及存储介质 Download PDFInfo
- Publication number
- CN112511718A CN112511718A CN202011335437.2A CN202011335437A CN112511718A CN 112511718 A CN112511718 A CN 112511718A CN 202011335437 A CN202011335437 A CN 202011335437A CN 112511718 A CN112511718 A CN 112511718A
- Authority
- CN
- China
- Prior art keywords
- video
- clock
- video signal
- sampling
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 49
- 230000001360 synchronised effect Effects 0.000 claims abstract description 19
- 230000000694 effects Effects 0.000 abstract description 9
- 230000005540 biological transmission Effects 0.000 description 30
- 238000009825 accumulation Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种采样时钟的同步方法，包括以下步骤：获取内存中存储的视频信号的行数与所述视频信号的发送端发送的视频分辨率信息；根据所述行数与预设阈值之间的大小关系调节压控震荡器产生的参考时钟的时钟频率；根据所述参考时钟和所述视频分辨率信息，生成与所述视频信号的发送端对应的第一采样时钟同步的第二采样时钟。本发明还公开了一种终端设备及计算机可读存储介质，达成了提高视频流畅度的效果。
Description
技术领域
本发明涉及数据处理技术领域，尤其涉及采样时钟的同步方法、终端设备及计算机可读存储介质。
背景技术
在传统视频传输方案中，为使得接收端可以解析出与发送端相同的视频信号，需要尽量使发送端与接收端的控制时钟同步。但是，在一般情况下，由于发送端和接收端的采样时钟为异步时钟，所以必然会存在一定的相位差。因此，随着时间的积累，会导致视频画面不同步。
为解决因异步时钟之间的相位差在时间积累下，导致视频画面不同步的问题，一般通过丢帧或者插帧的方式来消除因时钟相位差在时间积累下导致的画面不同步问题。但是，上述方案在低延时视频传输过程中，会导致视频出现不连续或者顿挫的现象，这样存在视频流畅度较低的缺陷。
上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。
发明内容
本发明的主要目的在于提供一种采样时钟的同步方法、终端设备及计算机可读存储介质，旨在达成提高视频流畅度的效果。
为实现上述目的，本发明提供一种采样时钟的同步方法，所述采样时钟的同步方法包括以下步骤：
获取内存中存储的视频信号的行数与所述视频信号的发送端发送的视频分辨率信息；
根据所述行数与预设阈值之间的大小关系调节压控震荡器产生的参考时钟的时钟频率；
根据所述参考时钟和所述视频分辨率信息，生成与所述视频信号的发送端对应的第一采样时钟同步的第二采样时钟。
可选地，所述根据所述参考时钟和所述视频分辨率信息，生成与所述视频信号的发送端对应的第一采样时钟同步的第二采样时钟的步骤包括：
根据所述视频分辨率信息计算视频核心频率；
根据所述视频核心频率及所述参考时钟，生成与所述视频信号的发送端对应的第一采样时钟同步的第二采样时钟。
可选地，所述根据所述参考时钟和所述视频分辨率信息，生成与所述视频信号的发送端对应的第一采样时钟同步的第二采样时钟的步骤之后，还包括：
根据所述第二采样时钟和所述视频分辨率信息生成行场同步信号；
基于所述行场同步信号读取所述内存中保存的所述视频信号。
可选地，所述基于所述行场同步信号读取所述内存中保存的所述视频信号的步骤之后，还包括：
根据读取到的所述视频信号，生成视频画面，并输出所述视频画面。
可选地，所述基于所述行场同步信号读取所述内存中保存的所述视频信号的步骤之前，还包括：
在接收到所述视频信号时，将接收到的所述视频信号保存至所述内存中。
可选地，所述预设阈值包括第一阈值和第二阈值，所述根据所述行数与预设阈值之间的大小关系调节压控震荡器产生的参考时钟的时钟频率的步骤包括：
所述行数大于或者等于所述第一阈值时，增大所述压控震荡器的输入电压，以使所述参考时钟的时钟频率增大；
所述行数小于或者等于所述第二阈值时，减小所述压控震荡器的输入电压，以使所述参考时钟的时钟频率减小。
可选地，所述视频分辨率信息包括所述视频信号对应的分辨率和帧频。
此外，为实现上述目的，本发明还提供一种终端设备，所述终端设备包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的时钟同步程序，所述时钟同步程序被所述处理器执行时实现如上所述的采样时钟的同步方法的步骤。
此外，为实现上述目的，本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有时钟同步程序，所述时钟同步程序被处理器执行时实现如上所述的采样时钟的同步方法的步骤。
本发明实施例提出的一种采样时钟的同步方法、终端设备及计算机可读存储介质，先获取内存中存储的视频信号的行数与所述视频信号的发送端发送的视频分辨率信息，然后根据所述行数与预设阈值之间的大小关系调节压控震荡器产生的参考时钟的时钟频率，进而根据所述参考时钟和所述视频分辨率信息，生成与所述视频信号的发送端对应的第一采样时钟同步的第二采样时钟。由于可以根据所述行数动态调整第二采样时钟，使得内存中的缓存量在指定范围内浮动，从而达成了传输延时可控的效果。这样使得本方案可以适配低延时传输过程，提高了时钟调整方案的适配性。与此同时，由于本方案无需增加硬件，避免了通过增加硬件提高时钟同步性的方案存在的可靠性降低的现象，因此本方案还具备简单可靠，成本低的优点。并且，FPGA计算量少，占有用逻辑资源少，布局布线容易。另外，由于本方案是根据行数动态调整采样时钟的频率，因此不会出现因相位差在时间积累下，导致视频画面不同步的问题，从而还达成了提高视频流畅度的效果。
附图说明
图1是本发明实施例方案涉及的硬件运行环境的终端结构示意图；
图2为本发明采样时钟的同步方法的一实施例的流程示意图；
图3为本发明采样时钟的同步方法一实施例中，一可选实施方案的流程示意图；
图4为本发明采样时钟的同步方法一实施例中，另一可选实施方案的流程示意图；
图5为本发明实施例涉及的处理逻辑流程简图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
由于在传统视频传输过程中，为解决因异步时钟之间的相位差在时间积累下，导致视频画面不同步的问题，一般通过丢帧或者插帧的方式来消除因时钟相位差在时间积累下导致的画面不同步问题。但是，上述方案在低延时视频传输过程中，会导致视频出现不连续或者顿挫的现象，这样存在视频流畅度较低的缺陷。
为解决上述缺陷，本发明实施例提出一种采样时钟的同步方法，其主要解决方案包括以下步骤：
获取内存中存储的视频信号的行数与所述视频信号的发送端发送的视频分辨率信息；
根据所述行数与预设阈值之间的大小关系调节压控震荡器产生的参考时钟的时钟频率；
根据所述参考时钟和所述视频分辨率信息，生成与所述视频信号的发送端对应的第一采样时钟同步的第二采样时钟。
由于可以根据所述行数动态调整第二采样时钟，使得内存中的缓存量在指定范围内浮动，从而达成了传输延时可控的效果。这样使得本方案可以适配低延时传输过程，提高了时钟调整方案的适配性。与此同时，由于本方案无需增加硬件，避免了通过增加硬件提高时钟同步性的方案存在的可靠性降低的现象，因此本方案还具备简单可靠，成本低的优点。并且，FPGA计算量少，占有用逻辑资源少，布局布线容易。另外，由于本方案是根据行数动态调整采样时钟的频率，因此不会出现因相位差在时间积累下，导致视频画面不同步的问题，从而还达成了提高视频流畅度的效果。
如图1所示，图1是本发明实施例方案涉及的硬件运行环境的终端结构示意图。
如图1所示，该终端可以包括：处理器1001，例如CPU，网络接口1004，用户接口1003，存储器1005，通信总线1002。其中，通信总线1002用于实现这些组件之间的连接通信。用户接口1003可以包括显示屏(Display)、输入单元比如键盘(Keyboard)、鼠标等，可选用户接口1003还可以包括标准的有线接口、无线接口。网络接口1004可选的可以包括标准的有线接口、无线接口(如WI-FI接口)。存储器1005可以是高速RAM存储器，也可以是稳定的存储器(non-volatile memory)，例如磁盘存储器。存储器1005可选的还可以是独立于前述处理器1001的存储装置。
本领域技术人员可以理解，图1中示出的终端结构并不构成对终端的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。
如图1所示，作为一种计算机存储介质的存储器1005中可以包括操作***、网络通信模块、用户接口模块以及时钟同步程序。
在图1所示的终端中，网络接口1004主要用于连接后台服务器，与后台服务器进行数据通信；处理器1001可以用于调用存储器1005中存储的时钟同步程序，并执行以下操作：
获取内存中存储的视频信号的行数与所述视频信号的发送端发送的视频分辨率信息；
根据所述行数与预设阈值之间的大小关系调节压控震荡器产生的参考时钟的时钟频率；
根据所述参考时钟和所述视频分辨率信息，生成与所述视频信号的发送端对应的第一采样时钟同步的第二采样时钟。
进一步地，处理器1001可以调用存储器1005中存储的时钟同步程序，还执行以下操作：
根据所述视频分辨率信息计算视频核心频率；
根据所述视频核心频率及所述参考时钟，生成与所述视频信号的发送端对应的第一采样时钟同步的第二采样时钟。
进一步地，处理器1001可以调用存储器1005中存储的时钟同步程序，还执行以下操作：
根据所述第二采样时钟和所述视频分辨率信息生成行场同步信号；
基于所述行场同步信号读取所述内存中保存的所述视频信号。
进一步地，处理器1001可以调用存储器1005中存储的时钟同步程序，还执行以下操作：
根据读取到的所述视频信号，生成视频画面，并输出所述视频画面。
进一步地，处理器1001可以调用存储器1005中存储的时钟同步程序，还执行以下操作：
在接收到所述视频信号时，将接收到的所述视频信号保存至所述内存中。
进一步地，处理器1001可以调用存储器1005中存储的时钟同步程序，还执行以下操作：
所述行数大于或者等于所述第一阈值时，增大所述压控震荡器的输入电压，以使所述参考时钟的时钟频率增大；
所述行数小于或者等于所述第二阈值时，减小所述压控震荡器的输入电压，以使所述参考时钟的时钟频率减小。
随着传输技术的日益成熟，传输配线***的发展。国内外配线***已从双绞线阶段发展至今天的光纤阶段。使得传输速度与带宽有了极大的提升。因此，给高速数据传输奠定了底层基础。
在数据传输的基础技术得以完善的同时，低延时视频传输技术也在各个行业得以普及。其中，特别是在互联网、安防监控、广电音视频传输等三大领域得到广泛应用。但是，视频传输过程中，为使得接收端可以解析出与发送端相同的视频信号，需要尽量使发送端与接收端的控制时钟同步。但是，在一般情况下，由于发送端和接收端的采样时钟为异步时钟，所以必然会存在一定的相位差。因此，随着时间的积累，会导致视频画面不同步。
为解决因异步时钟之间的相位差在时间积累下，导致视频画面不同步的问题，一般通过丢帧或者插帧的方式来消除因时钟相位差在时间积累下导致的画面不同步问题。但是，上述方案在低延时视频传输过程中，会导致视频出现不连续或者顿挫的现象，这样存在视频流畅度较低的缺陷。
为解决传统视频传输技术，应用于低延时视频传输过程，导致存在视频流畅度较低的缺陷，本实施例提出一种采样时钟的同步方法，旨在使得视频接收端应用该方法产生的采样时钟，可以与发送端的采样时钟基本同步，从而实现提高低延时视频传输模式下，接收端输出的视频信号的流畅度的效果。
参照图2，在本发明采样时钟的同步方法的一实施例中，所述采样时钟的同步方法包括以下步骤：
步骤S10、获取内存中存储的视频信号的行数与所述视频信号的发送端发送的视频分辨率信息；
步骤S20、根据所述行数与预设阈值之间的大小关系调节压控震荡器产生的参考时钟的时钟频率；
步骤S30、根据所述参考时钟和所述视频分辨率信息，生成与所述视频信号的发送端对应的第一采样时钟同步的第二采样时钟。
在本实施例中，所述采样时钟的同步方法应用于视频接收端。其中，视频发送端可以基于自身的采样信号，将视频数据压缩编码为视频信号后，将该视频信号以及该视频数据对应的视频分辨率信息发送至所述接收端。
其中，以基于TMDS(TransitionMinimized Differential Signaling，最小化传输差分信号)传输技术的视频传输过程为例，在视频传输过载中，为避免传输音频数据和其他辅助数据的时候，占据视频数据传输的带宽，发送端可以将采集到的视频分辨率信息，内嵌到消隐期，发送至所述接收端。
可以理解的是，所述消隐期是指VBI(Vertical Blanking Interval，场消隐期)，也叫场逆程。所述TMDS(TransitionMinimized Differential Signaling，最小化传输差分信号)传输技术，是指通过异或及异或非等逻辑算法将原始信号数据转换成10位，前8位数据由原始信号经运算后获得，第9位指示运算的方式，第10位用来对应直流平衡(DC-balanced，就是指在编码过程中保证信道中直流偏移为零，电平转化实现不同逻辑接口间的匹配)，转换后的数据以差分传动方式传送。这种算法使得被传输信号过渡过程的上冲和下冲减小，传输的数据趋于直流平衡，使信号对传输线的电磁干扰减少提高信号传输的速度和可靠性。
进一步地，当接收端接收到源自发送端的数据流时，可以基于所述数据流获取视频信号，并获取所述发送端发送的视频分辨率信息。进而将接收到的所述视频信号，写入内存中。
可以理解的是，所述内存是作为所述视频信号的缓存区域，因此，在将视频信息号写入所述内存的过程中，还可以一边读取内存中的所述视频信号，并根据读取到的所述视频生成显示装置的控制信息，以控制显示装置输出所述视频信号对应的视频。
具体地，在接收到视频信号后，可以先将视频信号写入DDR(Double Data Rate，双倍速率同步动态随机存储器)中，然后在读取DDR中保存的的所述视频信号同时，根据读取到的所述视频生成显示装置的控制信息，以控制显示装置输出所述视频信号对应的视频。
进一步地，由于所述内存中在写入视频信号的同时，会一边读取所述视频信号，因此，所述内存中缓存的视频信号的行数(即为被读取的视频信号的行数)会动态变化。也就是说，所述内存中缓存的视频信号的行数的取决与接收端对自身内存中的视频信号的写入速度和读取速度。因此，接收端可以实时监测内存中存储的视频信号行数，即内存中缓存的视频信号的行数。进而根据所述行数与预设阈值之间的大小关系调节压控震荡器产生的参考时钟的时钟频率。然后，根据所述参考时钟和所述视频分辨率信息，生成与所述视频信号的发送端对应的第一采样时钟同步的第二采样时钟。
需要说明的是，接收端还设置为根据所述第二采样时钟和所述视频分辨率信息生成行场同步信号，然后基于所述行场同步信号读取所述内存中保存的所述视频信号。其中，所述第二采样时钟的生成受到读内存中视频信号的影响，而该第二采样时钟有控制了读内存的速度。因此使得读取速度可以和写入速度达到一个平衡。从而使得达到使所述第二采样时钟可以与所述视频信号的发送端对应的第一采样时钟同步的效果。
可选地，参照图3，所述步骤S30包括：
步骤S31、根据所述视频分辨率信息计算视频核心频率；
步骤S32、根据所述视频核心频率及所述参考时钟，生成与所述视频信号的发送端对应的第一采样时钟同步的第二采样时钟
在本实施例中，可以基于接收到的数据流，获取发送端发送的视频分辨率数据。其中，所述视频分辨率信息包括发送端采集到的当前需要发送至接收端的视频的分辨率和帧率。使得接收端获取到所述分辨率信息后，可以通过FPGA(Field Programmable GateArray，现场可编程逻辑门阵列)，基于所述视频分辨率信息计算出当前接收到的视频信号对应的视频核心频率。示例性地，显示分辨率为1080P，帧率为60hz，实际分辨率为2200*1125，则像素时钟即所述视频核心频率为2200*1125*60＝148.5Mhz。
在计算出所述视频核心频率后，FPGA动态可重置锁相环可以根据计算出来的所述视频核心频率以及压控振荡器芯片提供的参考时钟进行配置，产生同频率时钟，即所述第二采样时钟。
可选地，参照图4，所述步骤S30之后，还包括：
步骤S40、根据所述第二采样时钟和所述视频分辨率信息生成行场同步信号；
步骤S50、基于所述行场同步信号读取所述内存中保存的所述视频信号。
在本实施例中，可以利用FPGA生成的所述第二采样时钟和接收到的视频分辨率信息，产生行场同步信号，进而在接收到的视频信号存储DDR的同时，基于所述行场同步信号读DDR，并计算DDR剩余存储视频行数。并根据所述行数与预设阈值之间的大小关系调节压控震荡器产生的参考时钟的时钟频率。其中，接收端还可以根据读取到的所述视频信号，生成视频画面，并输出所述视频画面。
可以理解的是，参照图5，在本实施例中，当接收端接收到发送端用于发送视频的数据流时，可以基于所述数据流解析出相应视频信号，并将所述视频信号存储于DDR中，并获取发送端发送的视频分辨率信息。然后接收端FPGA芯片根据视频分辨率信息计算出视频核心频率，使得接收端的FPGA动态可重置锁相环，可以根据计算出来的视频核心频率以及压控振荡器芯片提供的参考时钟进行配置，产生同频率时钟。并利用所述同频率时钟和所述视频分辨率信息，产生行场同步信号以根据所述行场同步信号读DDR。
其中，接收端还可以实时获取所述DDR剩余存储视频行数，然后由FPGA产生一个计时器(可通过MCU芯片配置)和一个可调频率的脉冲宽度调制信号，可通过MCU(Microcontroller Unit，微控制单元)芯片控制。使得MCU可以通过计时器和脉冲宽度调制来控制压控振荡器产生的参考时钟的频率。而在控制压控振荡器产生的参考时钟的频率时，是根据所述行数与预设阈值之间的大小关系调节压控震荡器产生的参考时钟的时钟频率。即若DDR缓存的视频行数大于或者等于第一阈值时，说明写DDR的速率大于读DDR的速率，则可以调高压控振荡器输入电压，产生的参考时钟频率略有增加，动态锁相环输出频率增加，若DDR剩余存储视频行数小于指定行数时，则调低压控振荡器输入电压，产生的参考时钟频率略有降低，动态锁相环输出频率降低，从而达到DDR剩余存储视频行数在指定范围内浮动，即传输延时也在可控范围内。
在本实施例公开的技术方案中，先获取内存中存储的视频信号的行数与所述视频信号的发送端发送的视频分辨率信息，然后根据所述行数与预设阈值之间的大小关系调节压控震荡器产生的参考时钟的时钟频率，进而根据所述参考时钟和所述视频分辨率信息，生成与所述视频信号的发送端对应的第一采样时钟同步的第二采样时钟。由于可以根据所述行数动态调整第二采样时钟，使得内存中的缓存量在指定范围内浮动，从而达成了传输延时可控的效果。这样使得本方案可以适配低延时传输过程，提高了时钟调整方案的适配性。与此同时，由于本方案无需增加硬件，避免了通过增加硬件提高时钟同步性的方案存在的可靠性降低的现象，因此本方案还具备简单可靠，成本低的优点。并且，FPGA计算量少，占有用逻辑资源少，布局布线容易。另外，由于本方案是根据行数动态调整采样时钟的频率，因此不会出现因相位差在时间积累下，导致视频画面不同步的问题，从而还达成了提高视频流畅度的效果。
此外，本发明实施例还提出一种终端设备，所述终端设备包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的时钟同步程序，所述时钟同步程序被所述处理器执行时实现如上各个实施例所述的采样时钟的同步方法的步骤。
此外，本发明实施例还提出一种计算机可读存储介质，所述计算机可读存储介质上存储有时钟同步程序，所述时钟同步程序被处理器执行时实现如上各个实施例所述的采样时钟的同步方法的步骤。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者***不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者***所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者***中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是电视机、PC机或者智能手机等)执行本发明各个实施例所述的方法。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (9)
1.一种采样时钟的同步方法，应用于视频信号的接收端，其特征在于，所述采样时钟的同步方法包括：
获取内存中存储的视频信号的行数与所述视频信号的发送端发送的视频分辨率信息；
根据所述行数与预设阈值之间的大小关系调节压控震荡器产生的参考时钟的时钟频率；
根据所述参考时钟和所述视频分辨率信息，生成与所述视频信号的发送端对应的第一采样时钟同步的第二采样时钟。
2.如权利要求1所述的采样时钟的同步方法，其特征在于，所述根据所述参考时钟和所述视频分辨率信息，生成与所述视频信号的发送端对应的第一采样时钟同步的第二采样时钟的步骤包括：
根据所述视频分辨率信息计算视频核心频率；
根据所述视频核心频率及所述参考时钟，生成与所述视频信号的发送端对应的第一采样时钟同步的第二采样时钟。
3.如权利要求1所述的采样时钟的同步方法，其特征在于，所述根据所述参考时钟和所述视频分辨率信息，生成与所述视频信号的发送端对应的第一采样时钟同步的第二采样时钟的步骤之后，还包括：
根据所述第二采样时钟和所述视频分辨率信息生成行场同步信号；
基于所述行场同步信号读取所述内存中保存的所述视频信号。
4.如权利要求3所述的采样时钟的同步方法，其特征在于，所述基于所述行场同步信号读取所述内存中保存的所述视频信号的步骤之后，还包括：
根据读取到的所述视频信号，生成视频画面，并输出所述视频画面。
5.如权利要求3所述的采样时钟的同步方法，其特征在于，所述基于所述行场同步信号读取所述内存中保存的所述视频信号的步骤之前，还包括：
在接收到所述视频信号时，将接收到的所述视频信号保存至所述内存中。
6.如权利要求1所述的采样时钟的同步方法，其特征在于，所述预设阈值包括第一阈值和第二阈值，所述根据所述行数与预设阈值之间的大小关系调节压控震荡器产生的参考时钟的时钟频率的步骤包括：
所述行数大于或者等于所述第一阈值时，增大所述压控震荡器的输入电压，以使所述参考时钟的时钟频率增大；
所述行数小于或者等于所述第二阈值时，减小所述压控震荡器的输入电压，以使所述参考时钟的时钟频率减小。
7.如权利要求1所述的采样时钟的同步方法，其特征在于，所述视频分辨率信息包括所述视频信号对应的分辨率和帧频。
8.一种终端设备，其特征在于，所述终端设备包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的时钟同步程序，所述时钟同步程序被所述处理器执行时实现如权利要求1至7中任一项所述的采样时钟的同步方法的步骤。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有时钟同步程序，所述时钟同步程序被处理器执行时实现如权利要求1至7中任一项所述的采样时钟的同步方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011335437.2A CN112511718B (zh) | 2020-11-24 | 2020-11-24 | 采样时钟的同步方法、终端设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011335437.2A CN112511718B (zh) | 2020-11-24 | 2020-11-24 | 采样时钟的同步方法、终端设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112511718A true CN112511718A (zh) | 2021-03-16 |
| CN112511718B CN112511718B (zh) | 2023-11-28 |
Family
ID=74958469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011335437.2A Active CN112511718B (zh) | 2020-11-24 | 2020-11-24 | 采样时钟的同步方法、终端设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112511718B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113726467A (zh) * | 2021-07-29 | 2021-11-30 | 黎兴荣 | 电子产品数据传输方法、***、存储介质及程序产品 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06121188A (ja) * | 1992-10-05 | 1994-04-28 | Mitsubishi Electric Corp | 映像フレームの同期装置 |
| JPH07236121A (ja) * | 1994-02-24 | 1995-09-05 | Hitachi Ltd | 静止画像再生装置 |
| KR20040008824A (ko) * | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 디지털 디스플레이장치의 수평 동기 신호 보정 장치 및 그방법 |
| US6803970B1 (en) * | 1994-03-24 | 2004-10-12 | Samsung Electronics Co., Ltd. | Digital television receiver with match filter responsive to field synchronization code |
| CN1655587A (zh) * | 2003-12-19 | 2005-08-17 | 松下电器产业株式会社 | 同步时钟产生装置及同步时钟产生方法 |
| CN1797506A (zh) * | 2004-12-30 | 2006-07-05 | 鸿富锦精密工业（深圳）有限公司 | 基于低端锁相环调节虚拟像素时钟的装置及方法 |
| CN101098220A (zh) * | 2006-06-29 | 2008-01-02 | 中兴通讯股份有限公司 | 一种基于数字锁相环的时钟同步方法及其*** |
| US20080094427A1 (en) * | 2004-10-29 | 2008-04-24 | Jeroen Debonnet | Asynchronous Video Capture for Insertion Into High Resolution Image |
| US20080309818A1 (en) * | 2007-06-15 | 2008-12-18 | Holtek Semiconductor Inc. | Image-clock adjusting circuit and method |
| US20170142296A1 (en) * | 2015-11-12 | 2017-05-18 | Pfu Limited | Video-processing apparatus and video-processing method |
| JP2020031334A (ja) * | 2018-08-22 | 2020-02-27 | 沖電気工業株式会社 | クロック同期システム及びクロック同期方法 |
-
2020
- 2020-11-24 CN CN202011335437.2A patent/CN112511718B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06121188A (ja) * | 1992-10-05 | 1994-04-28 | Mitsubishi Electric Corp | 映像フレームの同期装置 |
| JPH07236121A (ja) * | 1994-02-24 | 1995-09-05 | Hitachi Ltd | 静止画像再生装置 |
| US6803970B1 (en) * | 1994-03-24 | 2004-10-12 | Samsung Electronics Co., Ltd. | Digital television receiver with match filter responsive to field synchronization code |
| KR20040008824A (ko) * | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 디지털 디스플레이장치의 수평 동기 신호 보정 장치 및 그방법 |
| CN1655587A (zh) * | 2003-12-19 | 2005-08-17 | 松下电器产业株式会社 | 同步时钟产生装置及同步时钟产生方法 |
| US20080094427A1 (en) * | 2004-10-29 | 2008-04-24 | Jeroen Debonnet | Asynchronous Video Capture for Insertion Into High Resolution Image |
| CN1797506A (zh) * | 2004-12-30 | 2006-07-05 | 鸿富锦精密工业（深圳）有限公司 | 基于低端锁相环调节虚拟像素时钟的装置及方法 |
| CN101098220A (zh) * | 2006-06-29 | 2008-01-02 | 中兴通讯股份有限公司 | 一种基于数字锁相环的时钟同步方法及其*** |
| US20080309818A1 (en) * | 2007-06-15 | 2008-12-18 | Holtek Semiconductor Inc. | Image-clock adjusting circuit and method |
| US20170142296A1 (en) * | 2015-11-12 | 2017-05-18 | Pfu Limited | Video-processing apparatus and video-processing method |
| JP2020031334A (ja) * | 2018-08-22 | 2020-02-27 | 沖電気工業株式会社 | クロック同期システム及びクロック同期方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113726467A (zh) * | 2021-07-29 | 2021-11-30 | 黎兴荣 | 电子产品数据传输方法、***、存储介质及程序产品 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112511718B (zh) | 2023-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10897594B2 (en) | Frame synchronous packet switching for high-definition multimedia interface (HDMI) video transitions | |
| EP3751862B1 (en) | Display method and device, television set, and storage medium | |
| JP6034697B2 (ja) | ビデオフレームの同期化 | |
| CN108833975B (zh) | 视频播放的处理方法及装置 | |
| US20140226064A1 (en) | Video Processing Device and Video Processing Method | |
| CN111954070A (zh) | 一种基于fpga的视频分辨率转换方法及终端 | |
| TW200842598A (en) | Receiving device and method for calibrating clock signal rate | |
| CN105681720A (zh) | 视频播放的处理方法及装置 | |
| CN113055675A (zh) | 图像传输方法及装置以及视频处理设备 | |
| CN112511718B (zh) | 采样时钟的同步方法、终端设备及存储介质 | |
| JPWO2013150698A1 (ja) | 映像信号送信装置及び受信装置 | |
| US6578093B1 (en) | System for loading a saved write pointer into a read pointer of a storage at desired synchronization points within a horizontal video line for synchronizing data | |
| CN102647583B (zh) | Sdi音视频数据的转发装置和转发方法 | |
| CN107197190B (zh) | 一种视频时钟的生成方法及装置 | |
| US7071991B2 (en) | Image decoding apparatus, semiconductor device, and image decoding method | |
| CN107666582B (zh) | 视频信号转换方法、***、装置及视频处理装置 | |
| CN101431643B (zh) | 降低视频数据输出速度的装置及方法 | |
| CN102665073B (zh) | 用于转发sdi音视频数据的装置和方法 | |
| CN105812923A (zh) | 基于视频点播的播放处理方法及装置 | |
| CN114339345A (zh) | 一种应用于音视频信号的源端同步装置及同步方法 | |
| CN116261002B (zh) | 一种视频拼控的显示同步*** | |
| CN111295703A (zh) | 影像处理装置、显示装置、影像处理方法、控制程序、以及记录介质 | |
| CN112188181B (zh) | 图像显示设备、立体图像处理电路及其同步信号校正方法 | |
| TWI847430B (zh) | 影像資料處理方法及相關的電子裝置 | |
| US8606040B2 (en) | Method and apparatus for image conversion |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |