CN112511153B

CN112511153B - Swp主接口电路及终端

Info

Publication number: CN112511153B
Application number: CN202110139365.2A
Authority: CN
Inventors: 黄金煌
Original assignee: Beijing Unigroup Tsingteng Microsystems Co Ltd
Current assignee: Beijing Unigroup Tsingteng Microsystems Co Ltd
Priority date: 2021-02-02
Filing date: 2021-02-02
Publication date: 2021-05-18
Anticipated expiration: 2041-02-02
Also published as: CN112511153A

Abstract

本公开提出一种SWP主接口电路及终端，其中，电路包括：SWP主接口；电压脉冲发射单元，电压脉冲发射单元与SWP主接口相连，用于控制SWP主接口向SWP从接口发送电压脉冲信号；电流发射单元，电流发射单元与电压脉冲发射单元相连，用于生成第一电流调制信号，并将第一电流调制信号发送至电流接收单元；电流接收单元，用于基于电流阈值接收第一电流调制信号，并根据接收的第一电流调制信号输出数字调制信号；性能检测单元，性能检测单元与电流接收单元连接，用于根据数字调制信号对SWP主接口电路的性能进行检测。该电路可以通过模拟电流的发射功能，实现对SWP主接口电路性能的自动检测，从而可以降低后期对电路的测试成本。

Description

SWP主接口电路及终端

技术领域

本公开涉及近距离通信技术领域，尤其涉及一种SWP主接口电路及终端。

背景技术

近场支付是基于近距离无线通信（Near Field Communication，简称NFC）技术的移动支付技术，能够方便的应用于手机、手环、电脑等嵌入式智能设备，目前，主要的近场支付方案是SWP-SIM 卡方案，其中，NFC上的SWP（single wire protocol，单线连接协议）接口作为SWP-SIM通信的主接口，UICC（Universal Integrated Circuit Card，通用集成电路卡）上的SWP接口作为SWP-SIM通信的从接口。因此，高性能、低成本的SWP主接口电路的设计和研究具有非常重要的意义。SWP主接口是UICC卡与NFC 前端芯片之间实现单线全双工通信关键接口，SWP主接口的性能直接关系到NFC 前端芯片卡与UICC卡通信的好坏。

相关技术中，SWP主接口电路包括SWP主接口、电压脉冲发射单元及电流接收单元。然而，该SWP主接口电路无法实现对SWP主接口的性能进行自动评估，且后期评估测试成本较高。

发明内容

本公开旨在至少在一定程度上解决相关技术中的技术问题之一。

本公开主要的技术方案如下。

本公开第一方面实施例提出了一种SWP主接口电路，包括：SWP主接口；电压脉冲发射单元，所述电压脉冲发射单元与所述SWP主接口相连，用于控制所述SWP主接口向SWP从接口发送电压脉冲信号；电流发射单元，所述电流发射单元与所述电压脉冲发射单元相连，用于生成第一电流调制信号，并将所述第一电流调制信号发送至电流接收单元；电流接收单元，所述电流接收单元分别与所述SWP主接口、所述电压脉冲发射单元及所述电流发射单元相连，用于基于电流阈值接收第一电流调制信号，并根据接收的所述第一电流调制信号输出数字调制信号；性能检测单元，所述性能检测单元与所述电流接收单元连接，用于根据所述数字调制信号对SWP主接口电路的性能进行检测。

另外，根据本公开上述实施例提出的SWP主接口电路还可以具有如下附加的技术特征。

根据本公开的一个实施例，所述电流接收单元还用于：在所述SWP主接口发送电压脉冲信号时，基于电流阈值从所述SWP主接口接收所述SWP从接口发送的第二电流调制信号；所述SWP主接口电路，还包括：阈值调节单元；所述阈值调节单元与所述电流接收单元连接，用于对所述电流阈值进行调节。

根据本公开的一个实施例，所述电流发射单元，包括：第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管，第十NMOS晶体管、第十一NMOS晶体管、第一PMOS晶体管及第二PMOS晶体管；所述第一NMOS晶体管的漏极分别与所述电压脉冲发射单元、所述SWP主接口及所述电流接收单元相连，所述第一NMOS晶体管的源极与所述第二NMOS晶体管的漏极连接，所述第一NMOS晶体管的栅极用于输入控制信号，所述第二NMOS晶体管的栅极分别与所述第三NMOS晶体管的栅极、所述第三NMOS晶体管的漏极及所述第一PMOS晶体管的漏极相连，所述第一PMOS晶体管的栅极分别与所述第二PMOS晶体管的栅极、所述第二PMOS晶体管的漏极、所述第九NMOS晶体管的漏极、所述第十NMOS晶体管的漏极、所述第十一NMOS晶体管的漏极及所述第四NMOS晶体管的漏极相连，所述第九NMOS晶体管的栅极、所述第十NMOS晶体管的栅极、所述第十一NMOS晶体管的栅极连接第一调节端，所述第九NMOS晶体管的源极与所述第五NMOS晶体管的漏极连接、所述第十NMOS晶体管的源极与所述第六NMOS晶体管的漏极连接、所述第十一NMOS晶体管的源极与所述第七NMOS晶体管的漏极连接，所述第五NMOS晶体管的栅极、所述第六NMOS晶体管的栅极、所述第七NMOS晶体管的栅极、所述第八NMOS晶体管的漏极及所述第八NMOS晶体管的栅极用于输入第一参考电流，所述第一PMOS晶体管的源极及所述第二PMOS晶体管的源极与电源端相连，所述第二NMOS晶体管的源极、所述第三NMOS晶体管的源极、所述第四NMOS晶体管的源极、所述第五NMOS晶体管的源极、所述第六NMOS晶体管的源极、所述第七NMOS晶体管的源极及所述第八NMOS晶体管的源极与地端相连；所述电流发射单元，具体用于通过所述第一调节端生成第一电流调制信号，并通过所述控制信号将所述第一电流调制信号发送至所述电流接收单元。

根据本公开的一个实施例，所述阈值调节单元，包括：第十二NMOS晶体管、第十三NMOS晶体管、第十四NMOS晶体管、第十五NMOS晶体管、第十六NMOS晶体管、第十七NMOS晶体管及第十八NMOS晶体管；所述第十二NMOS晶体管的栅极、所述第十二NMOS晶体管的漏极、所述第十三NMOS晶体管的栅极、所述第十四NMOS晶体管的栅极、所述第十五NMOS晶体管的栅极用于输入第二参考电流，所述第十三NMOS晶体管的漏极与所述第十六NMOS晶体管的源极相连，所述第十四NMOS晶体管的漏极与所述第十七NMOS晶体管的源极相连，所述第十五NMOS晶体管的漏极与所述第十八NMOS晶体管的源极相连，所述第十六NMOS晶体管的栅极、所述第十七NMOS晶体管的栅极、所述第十八NMOS晶体管的栅极连接第二调节端，所述第十六NMOS晶体管的漏极、所述第十七NMOS晶体管的漏极、所述第十八NMOS晶体管的漏极与所述电流接收单元相连，所述第十二NMOS晶体管的源极、所述第十三NMOS晶体管的源极、所述第十四NMOS晶体管的源极、所述第十五NMOS晶体管的源极与地端相连；所述阈值调节单元，具体用于通过所述第二调节端对所述电流阈值进行调节。

根据本公开的一个实施例，SWP主接口电路，还包括：静电防护单元；所述静电防护单元，包括：第一二极管、第二二极管及第一电阻器；其中，所述第一电阻器的一端连接所述SWP主接口，所述第一电阻器的另一端分别与所述第一二极管的正极、所述第二二极管的负极、所述电压脉冲发射单元、所述电流发射单元及所述电流接收单元相连，所述第一二极管的负极连接电源端，所述第二二极管的正极连接地端。

根据本公开的一个实施例，所述电压脉冲发射单元，包括：第一缓冲器、第三PMOS晶体管、第十九NMOS晶体管及第二电阻器；其中，所述第一缓冲器的输入端用于接收电压调制信号，所述第一缓冲器的输出端分别与所述第三PMOS晶体管的栅极及所述第十九NMOS晶体管的栅极连接，所述第三PMOS晶体管的漏极连接所述第二电阻器的一端，所述第二电阻器的另一端分别与所述第十九NMOS晶体管的漏极、所述第一二极管的正极、所述电流发射单元及所述电流接收单元相连，所述第三PMOS晶体管的源极分别与所述电流接收单元及电源端相连，所述第十九NMOS晶体管的源极与地端相连。

根据本公开的一个实施例，所述电流接收单元，包括：第四PMOS晶体管、第三电阻器、比较器及第二缓冲器；其中，所述第四PMOS晶体管的栅极与地端连接，所述第四PMOS晶体管的源极连接所述第三PMOS晶体管的源极，所述第四PMOS晶体管的漏极连接所述第三电阻器的一端，所述比较器的正输入端分别连接第三电阻器的另一端与所述阈值调节单元，所述比较器的负输入端分别与所述第一二极管的正极及所述电流发射单元连接，所述比较器的输出端连接所述第二缓冲器的输入端。

根据本公开的一个实施例，SWP主接口电路，还包括：数字解调单元，所述数字解调单元与所述电流接收单元的输出端连接，所述数字解调单元用于将所述电流接收单元输出的输出信号进行解调处理，以解析出SWP从接口发送的数据。

本公开第二方面实施例提出了一种终端，包括本公开第一方面实施例提出的SWP主接口电路。

通过本公开的技术方案，可以通过模拟电流的发射功能，实现对SWP主接口电路性能的自动检测，从而可以降低后期对电路的测试成本。

本公开附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本公开的实践了解到。

附图说明

本公开上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为根据本公开实施例的SWP主接口电路的结构示意图；

图2为根据本公开一个实施例的SWP主接口电路的结构示意图；

图3A为根据本公开一个实施例的电流发射单元的结构示意图；

图3B为根据本公开一个实施例的电流接收单元的结构示意图；

图3C为根据本公开一个实施例的SWP主接口电路的结构示意图；

图4为根据本公开实施例的终端的结构示意图。

具体实施方式

下面详细描述本公开的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本公开，而不能理解为对本公开的限制。

本公开实施例为了实现对SWP主接口的性能进行自动检测或者评估，提出了一种SWP主接口电路。

下面参考附图1-图4描述本公开实施例的SWP主接口电路及终端。

图1为根据本公开实施例的SWP主接口电路的结构框图。

如图1所示，该SWP主接口电路100，包括：SWP主接口101、电压脉冲发射单元102、电流发射单元103、电流接收单元104及性能检测单元105。

其中，电压脉冲发射单元102与SWP主接口101相连，用于控制SWP主接口101向SWP从接口发送电压脉冲信号；电流发射单元103与电压脉冲发射单元102相连，用于生成第一电流调制信号，并将第一电流调制信号发送至电流接收单元104；电流接收单元104分别与SWP主接口101、电流发射单元103及电压脉冲发射单元102相连，用于基于电流阈值接收第一电流调制信号，并根据接收的第一电流调制信号输出数字调制信号；性能检测单元105与电流接收单元104连接，用于根据数字调制信号对SWP主接口电路100的性能进行检测。

本公开实施例中，SWP主接口可以理解为SWP主接口电路的输入输出接口，其可以连接UICC（Universal Integrated Circuit Card，通用集成电路卡）的SWP从接口。

本公开实施例，可通过模拟UICC的SWP从接口发射电流信号来对SWP主接口电路的性能进行检测或者评估，可将完成该模拟功能的单元或者电路称为电流发射单元。其中，可将电流发射单元生成以及发送的电流调制信号称为第一电流调制信号。

具体地，在需要对SWP主接口电路100的性能进行评估时，可控制电流发射单元103开始工作，即电流发射单元103生成第一电流调制信号，并将该第一电流调制信号发送给电流接收单元104，进而电流接收单元104基于电流阈值接收该第一电流调制信号，并根据接收的第一电流调制信号输出数字调制信号，性能检测单元105根据数字调制信号对SWP主接口电路100的性能进行检测。

该SWP主接口电路，相较于相关技术中的SWP主接口电路（没有电流发射单元及性能检测单元），可以模拟SWP从接口实现第一电流调制信号的发射，并根据第一电流调制信号实进行SWP主接口电路的性能检测。

需要说明的是，本公开实施例中，可在SWP主接口电路100进行正常工作之前，通过电流发射单元103、电流接收单元104及性能检测单元105实现电路的性能测试，也可在SWP主接口电路100进行正常工作的过程中，定期通过电流发射单元103、电流接收单元104及性能检测单元105实现电路的性能测试，具体哪种方式可根据实际情况确定，本公开实施例对此不做具体限定。

本公开实施例的SWP主接口电路，可以通过模拟电流的发射功能，实现对SWP主接口电路性能的自动检测，从而可以降低后期对电路的测试成本。

可以理解的是，通常情况下，SWP主接口电路100在进行正常工作以实现正常通信时，根据ETSI（European Telecommunications Standards Institute，欧洲电信标准协会）定义的TS 102613协议规范，SWP主接口101发射电压脉冲调制信号S1的同时，SWP从接口可以发射电流调制信号S2，实现单线全双工通信。

因此，在本公开的一个实施例中，电流接收单元104还可用于：在SWP主接口101发送电压脉冲信号时，基于电流阈值从SWP主接口101接收SWP从接口发送的第二电流调制信号。

其中，第二电流调制信号可以理解为UICC的SWP从接口发送的电流调制信号S2。

具体地，电压脉冲发射单元102控制SWP主接口101向UICC的SWP从接口发送电压脉冲调制信号S1，以完成电压脉冲调制信号的发射。在SWP主接口发射电压脉冲调制信号S1的同时，SWP主接口101可以接收SWP从接口发射的电流调制信号S2，此时，SWP主接口电路的电流接收单元103基于电流阈值从SWP主接口101接收SWP从接口发送的电流调制信号S2，以完成电流调制信号的接收。

需要说明的是，相关技术中，SWP主接口电路接收电流调制信号的电流阈值较容易受工艺的影响，即电流阈值可能会随工艺的变化而变化，影响接收性能。为此，本公开实施例中，可以对电流阈值进行调节，以弥补电流阈值随工艺的变化而变化带来的接收性能降低的问题。

即在该实施例中，如图2所示，SWP主接口电路100，还可包括：阈值调节单元106，阈值调节单元106与电流接收单元104连接，阈值调节单元106可用于对电流阈值进行调节。

具体地，在SWP主接口电路101工作之前，可先对电流阈值进行调节，即阈值调节单元106可对电流阈值进行调节，并可将调节后的电流阈值发送给电流接收单元104，进而电流接收单元104基于调节后的电流阈值从SWP主接口101接收SWP从接口发送的第二电流调制信号S2，以完成电流调制信号S2的接收。

本公开实施例，为了避免或者减少接收性能对性能检测的影响、提高电路性能检测的可靠性、准确性，在SWP主接口电路101进行电路性能测试（评估）的情况下，阈值调节单元106也可对电流阈值进行调节，并可将调节后的电流阈值发送给电流接收单元104，进而电流接收单元104基于调节后的电流阈值接收电流发射单元103发送的第一电流调制信号S21，并根据接收的第一电流调制信号S21输出数字调制信号，以完成第一电流调制信号S21的接收。其中，第一电流调制信号S21可以理解为模拟第二电流调制信号S2的信号。

由此，通过阈值调节单元实现对电流阈值的调节，可以弥补电流阈值随工艺的变化，从而不仅可以提高接收性能，而且还可以提高电路性能检测的准确性和可靠性。

在本公开的一个实施例中，如图3A所示，电流发射单元103，可包括：第一NMOS晶体管N1、第二NMOS晶体管N2、第三NMOS晶体管N3、第四NMOS晶体管N4、第五NMOS晶体管N5、第六NMOS晶体管N6、第七NMOS晶体管N7、第八NMOS晶体管N8、第九NMOS晶体管N10，第十NMOS晶体管N10、第十一NMOS晶体管N11、第一PMOS晶体管P1及第二PMOS晶体管P2。

其中，第一NMOS晶体管N1的漏极分别与电压脉冲发射单元102、SWP主接口101及电流接收单元104相连（图3A中未示出，也即图3A中的第一节点d1分别与电压脉冲发射单元102、SWP主接口101及电流接收单元104相连），第一NMOS晶体管N1的源极与第二NMOS晶体管N2的漏极连接，第一NMOS晶体管N1的栅极用于输入控制信号EN，第二NMOS晶体管N2的栅极分别与第三NMOS晶体管N2的栅极、第三NMOS晶体管N3的漏极及第一PMOS晶体管P1的漏极相连，第一PMOS晶体管P1的栅极分别与第二PMOS晶体管P2的栅极、第二PMOS晶体管P2的漏极、第九NMOS晶体管N9的漏极、第十NMOS晶体管N10的漏极、第十一NMOS晶体管N11的漏极及第四NMOS晶体管N4的漏极相连，第九NMOS晶体管N9的栅极、第十NMOS晶体管N10的栅极、第十一NMOS晶体管N11的栅极连接第一调节端VTH1_TRIM<2:0>，第九NMOS晶体管N9的源极与第五NMOS晶体管N5的漏极连接、第十NMOS晶体管N10的源极与第六NMOS晶体管N6的漏极连接、第十一NMOS晶体管N11的源极与第七NMOS晶体管N7的漏极连接，第五NMOS晶体管N5的栅极、第六NMOS晶体管N6的栅极、第七NMOS晶体管N7的栅极、第八NMOS晶体管N8的漏极及第八NMOS晶体管N8的栅极用于输入第一参考电流IREF1PU1，第一PMOS晶体管P1的源极及第二PMOS晶体管P2的源极与电源端VCC相连，第二NMOS晶体管N2的源极、第三NMOS晶体管N3的源极、第四NMOS晶体管N4的源极、第五NMOS晶体管N5的源极、第六NMOS晶体管N6的源极、第七NMOS晶体管N7的源极及第八NMOS晶体管N8的源极与地端相连。

电流发射单元103，具体可用于通过第一调节端VTH1_TRIM<2:0>生成第一电流调制信号S21，并通过控制信号EN将第一电流调制信号S21发送至电流接收单元104。

具体地，可通过给第一调节端VTH1_TRIM<2:0>配置不同的值控制电流发射单元103生成第一电流调制信号S21，其中，第一电流调制信号S21的大小范围可以是300uA~1000uA（微安），即第一调节端VTH1_TRIM<2:0>在调节范围300uA~1000uA内调节第一电流调制信号S21，其调节步进可以是100uA/bit。在生成第一电流调节信号S21之后，可通过控制信号EN控制第一NMOS晶体管N1导通，以使第一电流调节信号S21经第一NMOS晶体管N1传输至电流接收单元104，由此即可实现SWP从接口的发射功能的模拟，电流接收单元104可基于电流阈值接收该第一电流调制信号S21，并根据接收的第一电流调制信号S21输出数字调制信号，性能检测单元105根据数字调制信号对SWP主接口电路100的性能进行检测，以完成对电路性能的线上自动评估。

具体而言，可通过给第一调节端VTH1_TRIM<2:0>配置不同的值，控制第九NMOS晶体管N10，第十NMOS晶体管N10及第十一NMOS晶体管N11的导通和关断，以将第一参考电流IREF1PU1放大后生成第一电流调制信号S21，不同的第一电流调制信号可对应模拟不同UICC的SWP从接口发射的第二电流调制信号S2，完成SWP从接口发射功能的模拟，从而可以实现自动评估测试SWP主接口电路性能，降低后期评估测试成本。

需要说明的是，为了实现阈值调节单元106对电流阈值的调节，本公开实施例提出了一种阈值调节单元106的结构，下面继续参照图3B进行描述。

在本公开的一个实施例中，如图3B所示，阈值调节单元106，可包括：第十二NMOS晶体管N12、第十三NMOS晶体管N13、第十四NMOS晶体管N14、第十五NMOS晶体管N15、第十六NMOS晶体管N16、第十七NMOS晶体管N17及第十八NMOS晶体管N18。

其中，第十二NMOS晶体管N12的栅极、第十二NMOS晶体管N12的漏极、第十三NMOS晶体管N13的栅极、第十四NMOS晶体管N14的栅极、第十五NMOS晶体管N15的栅极用于输入第二参考电流IREF1PU2，第十三NMOS晶体管N13的漏极与第十六NMOS晶体管N16的源极相连，第十四NMOS晶体管N14的漏极与第十七NMOS晶体管N17的源极相连，第十五NMOS晶体管N15的漏极与第十八NMOS晶体管N18的源极相连，第十六NMOS晶体管N16的栅极、第十七NMOS晶体管N17的栅极、第十八NMOS晶体管N18的栅极连接第二调节端VTH2_TRIM<2:0>，第十六NMOS晶体管N16的漏极、第十七NMOS晶体管N17的漏极、第十八NMOS晶体管N18的漏极与电流接收单元104相连（图3B中未示出，即图3B中第二节点d2与电流接收单元104相连），第十二NMOS晶体管N12的源极、第十三NMOS晶体管N13的源极、第十四NMOS晶体管N14的源极、第十五NMOS晶体管N15的源极与地端GND相连。

其中，阈值调节单元106，具体可用于通过第二调节端VTH2_TRIM<2:0>对电流阈值进行调节。

进一步地，电流阈值的调节范围可为0uA~700uA（微安），调节步进可为100uA/bit。

在本公开的一个实施例中，如图3C所示，SWP主接口电路100还可包括：静电防护单元107。

参照图3C，静电防护单元107，可包括：第一二极管D1、第二二极管D2及第一电阻器R1。

其中，第一电阻器R1的一端连接SWP主接口101（图3C中的SWP-IO接口），第一电阻器R1的另一端分别与第一二极管D1的正极、第二二极管D2的负极、电压脉冲发射单元102及电流接收单元104相连，第一二极管D1的负极连接电源端VCC，第二二极管D2的正极连接地端。

进一步地，参照图3C，电压脉冲发射单元102，可包括：第一缓冲器BUF1第三PMOS晶体管P3、第十九NMOS晶体管N19及第二电阻器R2。

其中，第一缓冲器BUF1的输入端用于接收电压调制信号SWP_S1，第一缓冲器BUF1的输出端分别与第三PMOS晶体管P3的栅极及第十九NMOS晶体管N19的栅极连接，第三PMOS晶体管P3的漏极连接第二电阻器R2的一端，第二电阻器R2的另一端分别与第十九NMOS晶体管N19的漏极、第一二极管D1的正极及电流接收单元104相连，第三PMOS晶体管P3的源极分别与电流接收单元104及电源端VCC相连，第十九NMOS晶体管N19的源极与地端相连。可以理解的是，参照图3C，第一缓冲器BUF1的电源端与电源端VCC相连，第一缓冲器BUF1的地端与地端相连。

参照图3C，电流接收单元104，可包括：第四PMOS晶体管P4、第三电阻器R3、比较器COM及第二缓冲器BUF2。

其中，第四PMOS晶体管P4的栅极与地端连接，第四PMOS晶体管P4的源极连接第三PMOS晶体管P3的源极，第四PMOS晶体管P4的漏极连接第三电阻器R3的一端，比较器COM的正输入端分别连接第三电阻器R3的另一端与阈值调节单元106，比较器COM的负输入端分别与第一二极管D1的正极及电流发射单元103连接，比较器COM的输出端连接第二缓冲器BUF2的输入端。可以理解的是，第二缓冲器BUF2的电源端、比较器COM的电源端均与电源端相连，第二缓冲器BUF2的地端、比较器COM的地端均与地端相连接。

具体地，在SWP主接口101发射电压脉冲调制信号S1的同时，SWP主接口101可以接收SWP从接口发射的电流调制信号S2。阈值调节单元106可对电流阈值进行调节，比较器COM根据调节后的电流阈值与电流调制信号S2的大小关系，输出高电平信号或者低电平信号，比较器COM的输出信号经第二缓存器BUF2转换为信号SWP_S2。

具体而言，电流调制信号S2的电流大小范围可以为0uA~1000uA（微安），调节步进可以为100uA/bit，当电流调制信号S2大于电流阈值时，比较器COM的输出信号为高电平信号；当电流调制信号S2小于或者等于电流阈值时，比较器COM的输出信号为低电平信号。

本公开实施例，通过第二调节端TRIM VTH2_TRIM<2:0>来补偿制造工艺偏差带来的电流阈值的变化变化，从而可以实现对SWP主接口接收的电流阈值的自动校准，提高产品的性能。

需要说明的是，图3A中的第一节点d1与图3C中的第一节点d1连接、图3B中的第二节点d2与图3C中的第二节点d2连接，构成本公开一个实施例的SWP主接口电路，也即，图3A中的第一NMOS晶体管N1的漏极与图3C中的第十九NMOS晶体管N19的漏极连接，图3B中的第十六NMOS晶体管N16的漏极、第十七NMOS晶体管N17的漏极、第十八NMOS晶体管N18的漏极与图3C中的比较器COM的正输入端相连。

下面通过一个具体示例描述SWP主接口电路的工作过程。

参照图3A至图3C，数字调制信号SWP_S1经过第一缓冲器BUF1后驱动第三PMOS晶体管P3和第十九NMOS晶体管N19的导通与关断，将数字调制信号SWP_S1通过SWP_IO端口传送给UICC的SWP从接口，完成发射功能。

在SWP主接口101发射的电压脉冲调制信号S1为高电平的同时，SWP主接口电路可以通过SWP_IO端口接收SWP从接口发射的电流调制信号S2，可设置：R2和R3的阻值比为1比100，P3和P4晶体管的宽长比100比1，第一参考电流与第二参考电流的大小均为1 uA ，IREF1PU1=IREF1PU2=1uA，可通过给第二调节端配置不同的值（即VTH2_TRIM<2:0>=000~111），实现SWP主接口电路接收的电流阈值的可调范围可以是100uA~700uA，其调节精度可以是100uA/bit，比如：VTH2_TRIM<2:0>=100，此时当电流信号S2大于400uA时，COM比较器输出为高电平，否则为低电平，将采样信号传输给第二缓存器BUF2，使第二缓存器BUF2输出信号SWP_S2。其中，若SWP_S2为高电平，则表示SWP从接口发射逻辑“1”，即电流信号的大小范围为600uA~1mA；若SWP_S2为低电平，则表示SWP从接口发射逻辑“0”，即电流信号的大小范围为-20uA~0uA，由此完成接收功能。

需要说明的是，本公开实施例中的电流阈值的调节范围及调节精度可以根据实际需求确定，上述电流阈值的大小、范围及调节精度仅仅是示例性的说明，并不构成对本公开的限制。

由此，SWP主接口电路中引入接收阈值调节电路，使其可以通过VTH2_TRIM<2:0>端口来调整电流阈值，弥补电流阈值随工艺的变化而变化，提高接收性能。

需要说明的是，可将第二缓存器BUF2的输出信号SWP_S2经过数字解调处理后，得到正确的SWP从接口发送的数据。基于此，本公开提出了以下是实施例。

即在本申请的一个实施例中，SWP主接口电路100还可以包括：与电流接收单元104的输出端连接的数字解调单元，数字解调单元用于将电流接收单元104输出的输出信号进行解调处理，以解析出SWP从接口发送的数据。

其中，电流接收单元104的输出端可以是其第二缓冲器BUF2的输出端，也就是说第二缓冲器BUF2的输出端可以连接数字解调单元。

具体地，第二缓存器BUF2将其输出信号SWP_S2传送给数字解调单元，进而数值解调单元对该输出信号进行数字解调，以解析出正确的SWP从接口发送的数据，完成电流调制信号S2的接收功能，实现数据接收，从而可以提高接收准确性。

综上所述，本公开实施例的SWP主接口电路，可通过电流发射单元与性能检测单元实现电路性能的检测与评估，降低后期评估测试成本，还可以通过调节电流阈值来弥补电流阈值随工艺的变化而变化，降低干扰信号，提高产品良率，而且具有结构简单、易于集成的优点。

需要说明的是，上述实施方式仅以示意方式说明本发明的基本思路，与本发明中有关的组成电路而非按照实际实施时的组成电路数目、形状、器件排列方式、连接方式绘制。其实际实施时各电路的型态、数量、连接方式、器件排列方式、器件参数可为随意的改变。

本公开实施例还提出了一种终端。图4为根据本公开实施例的终端的结构示意图。

如图4所示，该终端1000包括上述实施例提出的SWP主接口电路100。

需要说明的是，该终端1000可以是手机、手环、电脑等智能设备。

本公开实施例的终端，通过其SWP主接口电路，可以通过模拟电流的发射功能，实现对SWP主接口电路性能的自动检测，从而可以降低后期对电路的测试成本。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本公开的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本公开的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本公开的实施例所属技术领域的技术人员所理解。

在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行***、装置或设备（如基于计算机的***、包括处理器的***或其他可以从指令执行***、装置或设备取指令并执行指令的***）使用，或结合这些指令执行***、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行***、装置或设备或结合这些指令执行***、装置或设备而使用的装置。计算机可读介质的更具体的示例（非穷尽性列表）包括以下：具有一个或多个布线的电连接部（电子装置），便携式计算机盘盒（磁装置），随机存取存储器（RAM），只读存储器（ROM），可擦除可编辑只读存储器（EPROM或闪速存储器），光纤装置，以及便携式光盘只读存储器（CDROM）。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本公开的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行***执行的软件或固件来实现。如，如果用硬件来实现和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA），现场可编程门阵列（FPGA）等。

本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。

此外，在本公开各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。

上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本公开的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本公开的限制，本领域的普通技术人员在本公开的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims

1.一种SWP主接口电路，其特征在于，包括：

SWP主接口；

电压脉冲发射单元，所述电压脉冲发射单元与所述SWP主接口相连，用于控制所述SWP主接口向SWP从接口发送电压脉冲信号；

电流发射单元，所述电流发射单元与所述电压脉冲发射单元相连，用于生成第一电流调制信号，并将所述第一电流调制信号发送至电流接收单元；

电流接收单元，所述电流接收单元分别与所述SWP主接口、所述电压脉冲发射单元及所述电流发射单元相连，用于基于电流阈值接收第一电流调制信号，并根据接收的所述第一电流调制信号输出数字调制信号；

性能检测单元，所述性能检测单元与所述电流接收单元连接，用于根据所述数字调制信号对SWP主接口电路的性能进行检测；

所述电流接收单元还用于：在所述SWP主接口发送电压脉冲信号时，基于电流阈值从所述SWP主接口接收所述SWP从接口发送的第二电流调制信号；所述SWP主接口电路，还包括：阈值调节单元；所述阈值调节单元与所述电流接收单元连接，用于对所述电流阈值进行调节。

2.根据权利要求1所述的电路，其特征在于，所述电流发射单元，包括：

第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第七NMOS晶体管、第八NMOS晶体管、第九NMOS晶体管，第十NMOS晶体管、第十一NMOS晶体管、第一PMOS晶体管及第二PMOS晶体管；

所述第一NMOS晶体管的漏极分别与所述电压脉冲发射单元、所述SWP主接口及所述电流接收单元相连，所述第一NMOS晶体管的源极与所述第二NMOS晶体管的漏极连接，所述第一NMOS晶体管的栅极用于输入控制信号，所述第二NMOS晶体管的栅极分别与所述第三NMOS晶体管的栅极、所述第三NMOS晶体管的漏极及所述第一PMOS晶体管的漏极相连，所述第一PMOS晶体管的栅极分别与所述第二PMOS晶体管的栅极、所述第二PMOS晶体管的漏极、所述第九NMOS晶体管的漏极、所述第十NMOS晶体管的漏极、所述第十一NMOS晶体管的漏极及所述第四NMOS晶体管的漏极相连，所述第九NMOS晶体管的栅极、所述第十NMOS晶体管的栅极、所述第十一NMOS晶体管的栅极连接第一调节端，所述第九NMOS晶体管的源极与所述第五NMOS晶体管的漏极连接、所述第十NMOS晶体管的源极与所述第六NMOS晶体管的漏极连接、所述第十一NMOS晶体管的源极与所述第七NMOS晶体管的漏极连接，所述第四NMOS晶体管的栅极、所述第五NMOS晶体管的栅极、所述第六NMOS晶体管的栅极、所述第七NMOS晶体管的栅极、所述第八NMOS晶体管的漏极及所述第八NMOS晶体管的栅极用于输入第一参考电流，所述第一PMOS晶体管的源极及所述第二PMOS晶体管的源极与电源端相连，所述第二NMOS晶体管的源极、所述第三NMOS晶体管的源极、所述第四NMOS晶体管的源极、所述第五NMOS晶体管的源极、所述第六NMOS晶体管的源极、所述第七NMOS晶体管的源极及所述第八NMOS晶体管的源极与地端相连；

所述电流发射单元，具体用于通过所述第一调节端生成第一电流调制信号，并通过所述控制信号将所述第一电流调制信号发送至所述电流接收单元。

3.根据权利要求1所述的电路，其特征在于，所述阈值调节单元，包括：

第十二NMOS晶体管、第十三NMOS晶体管、第十四NMOS晶体管、第十五NMOS晶体管、第十六NMOS晶体管、第十七NMOS晶体管及第十八NMOS晶体管；

所述第十二NMOS晶体管的栅极、所述第十二NMOS晶体管的漏极、所述第十三NMOS晶体管的栅极、所述第十四NMOS晶体管的栅极、所述第十五NMOS晶体管的栅极用于输入第二参考电流，所述第十三NMOS晶体管的漏极与所述第十六NMOS晶体管的源极相连，所述第十四NMOS晶体管的漏极与所述第十七NMOS晶体管的源极相连，所述第十五NMOS晶体管的漏极与所述第十八NMOS晶体管的源极相连，所述第十六NMOS晶体管的栅极、所述第十七NMOS晶体管的栅极、所述第十八NMOS晶体管的栅极连接第二调节端，所述第十六NMOS晶体管的漏极、所述第十七NMOS晶体管的漏极、所述第十八NMOS晶体管的漏极与所述电流接收单元相连，所述第十二NMOS晶体管的源极、所述第十三NMOS晶体管的源极、所述第十四NMOS晶体管的源极、所述第十五NMOS晶体管的源极与地端相连；

所述阈值调节单元，具体用于通过所述第二调节端对所述电流阈值进行调节。

4.根据权利要求1所述的电路，其特征在于，还包括：静电防护单元；

所述静电防护单元，包括：第一二极管、第二二极管及第一电阻器；其中，

所述第一电阻器的一端连接所述SWP主接口，所述第一电阻器的另一端分别与所述第一二极管的正极、所述第二二极管的负极、所述电压脉冲发射单元、所述电流发射单元及所述电流接收单元相连，所述第一二极管的负极连接电源端，所述第二二极管的正极连接地端。

5.根据权利要求4所述的电路，其特征在于，所述电压脉冲发射单元，包括：第一缓冲器、第三PMOS晶体管、第十九NMOS晶体管及第二电阻器；其中，

所述第一缓冲器的输入端用于接收电压调制信号，所述第一缓冲器的输出端分别与所述第三PMOS晶体管的栅极及所述第十九NMOS晶体管的栅极连接，所述第三PMOS晶体管的漏极连接所述第二电阻器的一端，所述第二电阻器的另一端分别与所述第十九NMOS晶体管的漏极、所述第一二极管的正极、所述电流发射单元及所述电流接收单元相连，所述第三PMOS晶体管的源极分别与所述电流接收单元及电源端相连，所述第十九NMOS晶体管的源极与地端相连。

6.根据权利要求5所述的电路，其特征在于，所述电流接收单元，包括：第四PMOS晶体管、第三电阻器、比较器及第二缓冲器；其中，

所述第四PMOS晶体管的栅极与地端连接，所述第四PMOS晶体管的源极连接所述第三PMOS晶体管的源极，所述第四PMOS晶体管的漏极连接所述第三电阻器的一端，所述比较器的正输入端分别连接第三电阻器的另一端与所述阈值调节单元，所述比较器的负输入端分别与所述第一二极管的正极及所述电流发射单元连接，所述比较器的输出端连接所述第二缓冲器的输入端。

7.根据权利要求1-6任一项所述的电路，其特征在于，还包括：

数字解调单元，所述数字解调单元与所述电流接收单元的输出端连接，所述数字解调单元用于将所述电流接收单元输出的输出信号进行解调处理，以解析出SWP从接口发送的数据。

8.一种终端，其特征在于，包括权利要求1-7任一项所述的SWP主接口电路。