CN112510975B - 一种用于提高加速器电源pwm精度的方法及*** - Google Patents
一种用于提高加速器电源pwm精度的方法及*** Download PDFInfo
- Publication number
- CN112510975B CN112510975B CN202011339580.9A CN202011339580A CN112510975B CN 112510975 B CN112510975 B CN 112510975B CN 202011339580 A CN202011339580 A CN 202011339580A CN 112510975 B CN112510975 B CN 112510975B
- Authority
- CN
- China
- Prior art keywords
- phase
- entering
- locked loop
- phase shift
- comparison value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/081—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters wherein the phase of the control voltage is adjustable with reference to the AC source
- H02M1/082—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters wherein the phase of the control voltage is adjustable with reference to the AC source with digital control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明涉及一种用于提高加速器电源PWM精度的方法及***，其特征在于，包括以下内容：1)将加速器电源的PWM波调整分为数字调节器比较值整数部分调整和数字调节器比较值小数部分调整；2)在一个PWM波周期不变的情况下，通过比较计数器产生的锯齿波和数字调节器输出的比较值，改变高低电平持续时间，生成PWM波；3)通过FPGA锁相环中电压控制振荡器的动态相移，对生成的PWM波的计数时钟进行相移，调整数字调节器输出的比较值的小数部分，进而调整PWM波的占空比，完成加速器电源PWM波的调整，本发明可以广泛应用于脉冲宽度调制领域中。
Description
技术领域
本发明是关于一种用于提高加速器电源PWM(脉冲宽度调制)精度的方法及***，属于脉冲宽度调制领域。
背景技术
目前，现有技术中数字电源PWM波的产生方式一般是通过比较计数器产生的锯齿波和数字调节器生成的比较值进行调整，如图1所示，为PWM波产生的原理，图中“SW_num_in”表示PWM波的周期即比较计数器的最大输出，由电源的开关频率决定，“pwm_num_in”表示PWM波低电平保持时间即数字调节器产生的比较值，决定PWM波的占空比。当比较计数器的输出小于数字调节器产生的比较值时，PWM波处于低电平状态，当比较计数器的输出大于数字调节器产生的比较值时，PWM波处于高电平状态，当锯齿波的下一时期开始时，PWM波回到低电平状态，从图1中可以看出，PWM波的周期由比较计数器的最大输出决定，PWM波的占空比由比较计数器的最大输出与数字调节器输出的比较值的差决定。在目前采用的方法中，数字调节器输出的比较值为单浮点数，而比较计数器输出的比较值为整数，目前舍弃了数字调节器输出的比较值的小数部分，只取整数部分与比较计数器输出的整数值进行比较，因此导致PWM精度损失，而PWM占空比的调整精度主要取决于计数器所用时钟的频率。
目前，现有技术中主要采用两种方法提高PWM波的精度，第一种方法为双PWM调制方法，如图2所示，第二种方法为插值方法，如图3所示。在双PWM调制方法中，调制精度受低频PWM精度的影响，即低频PWM精度是该方法的最小精度；而插值法涉及到数字可编程延迟装置的使用，大大增加了硬件实现的难度。
发明内容
针对上述问题，本发明的目的是提供一种在满足精度的前提下不需要任何额外硬件的用于提高加速器电源PWM精度的方法及***。
为实现上述目的，本发明采取以下技术方案：一种用于提高加速器电源PWM精度的方法，包括以下内容：
1)将加速器电源的PWM波调整分为数字调节器比较值整数部分调整和数字调节器比较值小数部分调整；
2)在一个PWM波周期不变的情况下，通过比较计数器产生的锯齿波和数字调节器输出的比较值，改变高低电平持续时间，生成PWM波；
3)通过FPGA锁相环中电压控制振荡器的动态相移，对生成的PWM波的计数时钟进行相移，调整数字调节器输出的比较值的小数部分，进而调整PWM波的占空比，完成加速器电源PWM波的调整。
进一步地，所述步骤3)的具体过程为：
3.1)确定生成的PWM波的占空比是否大于50％，若是，则进入步骤3.2)；否则，进入步骤3.7)；
3.2)确定数字调节器输出的比较值的小数部分是否小于0.5个最小计数值，若是，则进入步骤3.3)；否则，进入步骤3.12)；
3.3)根据PWM波的计数时钟频率，将数字调节器比较值的小数部分分为n步m皮秒，每一m皮秒均对应锁相环的一个相移，进入步骤3.4)；
3.4)正向使能锁相环的动态相移，并记录相移次数加1，进入步骤3.5)；
3.5)当锁相环的一次相移完成时，进入步骤3.4)，直至记录的相移次数达到n时，进入步骤3.6)；
3.6)当PWM波的下降沿到来时，复位锁相环，完成数字调节器比较值小数部分的调整；
3.7)确定数字调节器输出的比较值的小数部分是否小于0.5个最小计数值，若是，则进入步骤3.8)；否则，进入步骤3.16)；
3.8)根据PWM波的计数时钟频率，将数字调节器比较值的小数部分分为n步m皮秒，每一m皮秒均对应锁相环的一个相移，进入步骤3.9)；
3.9)反向使能锁相环的动态相移，并记录相移次数加1，进入步骤3.10)；
3.10)当锁相环的一次相移完成时，进入步骤3.9)，直至记录的相移次数达到n时，进入步骤3.11)；
3.11)当PWM波的上升沿到来时，复位锁相环，完成数字调节器比较值小数部分的调整；
3.12)根据PWM波的计数时钟频率，将数字调节器比较值的小数部分进行四舍五入后分为n步m皮秒，每一m皮秒均对应锁相环的一个相移，进入步骤3.13)；
3.13)反向使能锁相环的动态相移，并记录相移次数加1，进入步骤3.14)；
3.14)当锁相环的一次相移完成时，进入步骤3.13)，直至记录的相移次数达到n时，进入步骤3.15)；
3.15)当PWM波的下降沿到来时，复位锁相环，完成数字调节器比较值小数部分的调整；
3.16)根据PWM波的计数时钟频率，将数字调节器比较值的小数部分进行四舍五入后分为n步m皮秒，每一m皮秒均对应锁相环的一个相移，进入步骤3.17)；
3.17)正向使能锁相环的动态相移，并记录相移次数加1，进入步骤3.18)；
3.18)当锁相环的一次相移完成时，进入步骤3.17)，直至记录的相移次数达到n时，进入步骤3.19)；
3.19)当PWM波的上升沿到来时，复位锁相环，完成数字调节器比较值小数部分的调整。
进一步地，所述步骤3)中的m为18。
进一步地，所述步骤3.12)和3.16)中的四舍五入为将数字调节器比较值的整数部分加1，并将1减去数字调节器比较值的小数部分的值分为n步18皮秒。
一种用于提高加速器电源PWM精度的***，包括：
划分模块，用于将加速器电源的PWM波调整分为数字调节器比较值整数部分调整和数字调节器比较值小数部分调整；
PWM波生成模块，用于在一个PWM波周期不变的情况下，通过比较计数器产生的锯齿波和数字调节器输出的比较值，改变高低电平持续时间，生成PWM波；
PWM波调整模块，用于通过FPGA锁相环中电压控制振荡器的动态相移，对生成的PWM波的计数时钟进行相移，调整数字调节器输出的比较值的小数部分，进而调整PWM波的占空比，完成加速器电源PWM波的调整。
一种处理器，包括计算机程序指令，其中，所述计算机程序指令被处理器执行时用于实现上述用于提高加速器电源PWM精度的方法对应的步骤。
一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序指令，其中，所述计算机程序指令被处理器执行时用于实现上述用于提高加速器电源PWM精度的方法对应的步骤。
本发明由于采取以上技术方案，其具有以下优点：本发明利用锁相环的动态移相函数调整数字调节器输出的比较值的小数部分，能够提高PWM波占空比的精度，最小精度可以达到18皮秒左右，使得加速器电源的输出更容易接近给定电流值，减少动态调整所需的时间，可以广泛应用于脉冲宽度调制领域中。
附图说明
图1是现有技术中PWM波的产生原理示意图，其中，“SW_num_in”表示PWM波的周期；“pwm_num_in”表示PWM波低电平保持时间，横坐标为时间，纵坐标为比较值；
图2是现有技术中的双PWM调制方法示意图；
图3是现有技术中的插值方法示意图；
图4是本发明方法的流程图；
图5是本发明实施例中的完成多次调整的FPGA的状态机示意图。
具体实施方式
以下结合附图来对本发明进行详细的描绘。然而应当理解，附图的提供仅为了更好地理解本发明，它们不应该理解成对本发明的限制。
本发明提供的用于提高加速器电源PWM精度的方法，包括以下步骤：
1)将加速器电源的PWM波调整分为数字调节器比较值整数部分调整和数字调节器比较值小数部分调整。
2)在一个PWM波周期不变的情况下，通过比较计数器产生的锯齿波和数字调节器输出的比较值，改变高低电平持续时间，生成PWM波。
3)如图4所示，通过FPGA(现场可编程逻辑门阵列)锁相环中电压控制振荡器的动态相移，对生成的PWM波的计数时钟进行相移，调整数字调节器输出的比较值的小数部分，进而调整PWM波的占空比，完成加速器电源PWM波的调整，具体为：
3.1)确定生成的PWM波的占空比是否大于50％，若是，则进入步骤3.2)；否则，进入步骤3.7)。
3.2)确定数字调节器输出的比较值的小数部分是否小于0.5个最小计数值，若是，则进入步骤3.3)；否则，进入步骤3.12)。
3.3)根据PWM波的计数时钟频率，将数字调节器比较值的小数部分分为n步18皮秒，每一18皮秒均对应锁相环的一个相移，进入步骤3.4)。
由于锁相环动态相移的最小步长由电压控制振荡器决定，每步动态相移的最小步长为电压控制振荡器周期的五十六分之一，本发明中采用的电压控制振荡器的频率为1000MHZ，因此最小调整步长约为18皮秒，即将PWM波小数部分的调整分为n个18皮秒。
3.4)正向使能锁相环的动态相移，并记录相移次数加1，进入步骤3.5)。
3.5)当锁相环的一次相移完成时，进入步骤3.4)，直至记录的相移次数达到n时，进入步骤3.6)。
3.6)当PWM波的下降沿到来时，复位锁相环，完成数字调节器比较值小数部分的调整，进入步骤3.20)。
3.7)确定数字调节器输出的比较值的小数部分是否小于0.5个最小计数值，若是，则进入步骤3.8)；否则，进入步骤3.16)。
3.8)根据PWM波的计数时钟频率，将数字调节器比较值的小数部分分为n步18皮秒，每一18皮秒均对应锁相环的一个相移，进入步骤3.9)。
3.9)反向使能锁相环的动态相移，并记录相移次数加1，进入步骤3.10)。
3.10)当锁相环的一次相移完成时，进入步骤3.9)，直至记录的相移次数达到n时，进入步骤3.11)。
3.11)当PWM波的上升沿到来时，复位锁相环，完成数字调节器比较值小数部分的调整，进入步骤3.20)。
3.12)根据PWM波的计数时钟频率，将数字调节器比较值的小数部分进行四舍五入后分为n步18皮秒，每一18皮秒均对应锁相环的一个相移，进入步骤3.13)，四舍五入即为将数字调节器比较值的整数部分加1，并将1减去数字调节器比较值的小数部分的值分为n步18皮秒。
3.13)反向使能锁相环的动态相移，并记录相移次数加1，进入步骤3.14)。
3.14)当锁相环的一次相移完成时，进入步骤3.13)，直至记录的相移次数达到n时，进入步骤3.15)。
3.15)当PWM波的下降沿到来时，复位锁相环，完成数字调节器比较值小数部分的调整，进入步骤3.20)。
3.16)根据PWM波的计数时钟频率，将数字调节器比较值的小数部分进行四舍五入后分为n步18皮秒，每一18皮秒均对应锁相环的一个相移，进入步骤3.17)。
3.17)正向使能锁相环的动态相移，并记录相移次数加1，进入步骤3.18)。
3.18)当锁相环的一次相移完成时，进入步骤3.17)，直至记录的相移次数达到n时，进入步骤3.19)。
3.19)当PWM波的上升沿到来时，复位锁相环，完成数字调节器比较值小数部分的调整，进入步骤3.20)。
3.20)结束。
上述步骤3)中，FPGA可以采用基于电源数字控制器的核心芯片XILINX Kintex-7系列的FPGA。
如图5所示，为完成多次调整的FPGA的状态机示意图，例如：一个计数时钟频率为100MHZ、周期为100微秒的PWM波，其占空比需要增加4.001％，这意味着PWM波高电平的时间将增加4001纳秒。由于最小计数值对应于10纳秒，因此需要将比较值增加400，然后再通过锁相环的动态相移调整1纳秒，即将PWM波的小数部分向正方向(右移)调整1纳秒，根据背景技术中提到的方法，大约需要55次来完成相位调整。
通过锁相环的动态相移，在调整PWM波的时钟相位时需要一定的时间来完成，根据本发明的方法，当在高电平持续时间内调整数字调节器比较值小数部分时，调整将在下降沿之前完成，而在某些情况下，在下降沿之前尚未完成调整，导致结果会与预期有一些偏差。为避免这种情况，本发明采取的方式是对数字调节器比较值小数部分进行四舍五入，即当调整的数字调节器比较值小数部分大于0.5个最小计数值时，将PWM波的整数部分加1，并将小数部分的调整方向改为原来的相反方向，调整值改为1减去原始比较值的小数部分；而数字调节器比较值小数部分调整小于0.5个最小计数值的调整将不会改变。例如上述计数时钟频率为100MHZ、周期为100微秒的PWM波，小数部分的值是0.1，因此不必四舍五入。如果只是想要占空比增加3.999％，则PWM波的高电平时间就会增加3999纳秒，如果采用现有技术公开的方法，调整的小数部分是9纳秒，调整的小数部分太大，PWM下降沿到来之前无法完成调整，而采用本发明的方法，图1中的数字调节器产生的比较值将增加400，动态相移将被用来补偿额外的1纳秒，由于该PWM波原本调整的方向为正向(向右)的，调整的小数部分将被调整到相反方向，即向左移动1纳秒。
还有一种情况是PWM波的高电平持续时间不足以完成调整，这意味着调整低占空比的PWM波需要另一种方式。为解决这一问题，本发明采用当PWM波的占空比小于50％时，将动态相移调整放在PWM波的低电平部分，通过改变PWM波上升沿的位置来改变PWM波的占空比。与之前的方法相似，均是改变高电平持续时间或低电平保持时间，而不调整周期来调整PWM波的占空比。但是仍有一些不同之处，由于下降沿的正向调整会导致高电平持续时间的增加，而上升沿的反向调整也会导致高电平持续时间的增加。因此当想要减少占空比时，需要更多的低电平保持时间，反之也适用。例如：当PWM波的占空比小于50％时，整数部分的调整是相同的，而小数部分的调整放在该PWM波的低电平保持时间，方向将是原来调整的反方向。
基于上述用于提高加速器电源PWM精度的方法，本发明还提供一种用于提高加速器电源PWM精度的***，包括：
划分模块，用于将加速器电源的PWM波调整分为数字调节器比较值整数部分调整和数字调节器比较值小数部分调整；
PWM波生成模块，用于在一个PWM波周期不变的情况下，通过比较计数器产生的锯齿波和数字调节器输出的比较值，改变高低电平持续时间，生成PWM波；
PWM波调整模块，用于通过FPGA锁相环中电压控制振荡器的动态相移，对生成的PWM波的计数时钟进行相移，调整数字调节器输出的比较值的小数部分，进而调整PWM波的占空比，完成加速器电源PWM波的调整。
本发明还提供一种处理器，包括计算机程序指令，其中，计算机程序指令被处理器执行时用于实现上述用于提高加速器电源PWM精度的方法对应的步骤。
本发明还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序指令，其中，计算机程序指令被处理器执行时用于实现上述用于提高加速器电源PWM精度的方法对应的步骤。
上述各实施例仅用于说明本发明，其中各部件的结构、连接方式和制作工艺等都是可以有所变化的，凡是在本发明技术方案的基础上进行的等同变换和改进，均不应排除在本发明的保护范围之外。
Claims (6)
1.一种用于提高加速器电源PWM精度的方法，其特征在于，包括以下内容：
1)将加速器电源的PWM波调整分为数字调节器比较值整数部分调整和数字调节器比较值小数部分调整；
2)在一个PWM波周期不变的情况下，通过比较计数器产生的锯齿波和数字调节器输出的比较值，改变高低电平持续时间，生成PWM波；
3)通过FPGA锁相环中电压控制振荡器的动态相移，对生成的PWM波的计数时钟进行相移，调整数字调节器输出的比较值的小数部分，进而调整PWM波的占空比，完成加速器电源PWM波的调整，具体过程为：
3.1)确定生成的PWM波的占空比是否大于50％，若是，则进入步骤3.2)；否则，进入步骤3.7)；
3.2)确定数字调节器输出的比较值的小数部分是否小于0.5个最小计数值，若是，则进入步骤3.3)；否则，进入步骤3.12)；
3.3)根据PWM波的计数时钟频率，将数字调节器比较值的小数部分分为n步m皮秒，每一m皮秒均对应锁相环的一个相移，进入步骤3.4)；
3.4)正向使能锁相环的动态相移，并记录相移次数加1，进入步骤3.5)；
3.5)当锁相环的一次相移完成时，进入步骤3.4)，直至记录的相移次数达到n时，进入步骤3.6)；
3.6)当PWM波的下降沿到来时，复位锁相环，完成数字调节器比较值小数部分的调整；
3.7)确定数字调节器输出的比较值的小数部分是否小于0.5个最小计数值，若是，则进入步骤3.8)；否则，进入步骤3.16)；
3.8)根据PWM波的计数时钟频率，将数字调节器比较值的小数部分分为n步m皮秒，每一m皮秒均对应锁相环的一个相移，进入步骤3.9)；
3.9)反向使能锁相环的动态相移，并记录相移次数加1，进入步骤3.10)；
3.10)当锁相环的一次相移完成时，进入步骤3.9)，直至记录的相移次数达到n时，进入步骤3.11)；
3.11)当PWM波的上升沿到来时，复位锁相环，完成数字调节器比较值小数部分的调整；
3.12)根据PWM波的计数时钟频率，将数字调节器比较值的小数部分进行四舍五入后分为n步m皮秒，每一m皮秒均对应锁相环的一个相移，进入步骤3.13)；
3.13)反向使能锁相环的动态相移，并记录相移次数加1，进入步骤3.14)；
3.14)当锁相环的一次相移完成时，进入步骤3.13)，直至记录的相移次数达到n时，进入步骤3.15)；
3.15)当PWM波的下降沿到来时，复位锁相环，完成数字调节器比较值小数部分的调整；
3.16)根据PWM波的计数时钟频率，将数字调节器比较值的小数部分进行四舍五入后分为n步m皮秒，每一m皮秒均对应锁相环的一个相移，进入步骤3.17)；
3.17)正向使能锁相环的动态相移，并记录相移次数加1，进入步骤3.18)；
3.18)当锁相环的一次相移完成时，进入步骤3.17)，直至记录的相移次数达到n时，进入步骤3.19)；
3.19)当PWM波的上升沿到来时，复位锁相环，完成数字调节器比较值小数部分的调整。
2.如权利要求1所述的一种用于提高加速器电源PWM精度的方法，其特征在于，所述步骤3)中的m为18。
3.如权利要求1所述的一种用于提高加速器电源PWM精度的方法，其特征在于，所述步骤3.12)和3.16)中的四舍五入为将数字调节器比较值的整数部分加1，并将1减去数字调节器比较值的小数部分的值分为n步18皮秒。
4.一种用于提高加速器电源PWM精度的***，其特征在于，包括：
划分模块，用于将加速器电源的PWM波调整分为数字调节器比较值整数部分调整和数字调节器比较值小数部分调整；
PWM波生成模块，用于在一个PWM波周期不变的情况下，通过比较计数器产生的锯齿波和数字调节器输出的比较值，改变高低电平持续时间，生成PWM波；
PWM波调整模块，用于通过FPGA锁相环中电压控制振荡器的动态相移，对生成的PWM波的计数时钟进行相移，调整数字调节器输出的比较值的小数部分，进而调整PWM波的占空比，完成加速器电源PWM波的调整，具体过程为：
3.1)确定生成的PWM波的占空比是否大于50％，若是，则进入步骤3.2)；否则，进入步骤3.7)；
3.2)确定数字调节器输出的比较值的小数部分是否小于0.5个最小计数值，若是，则进入步骤3.3)；否则，进入步骤3.12)；
3.3)根据PWM波的计数时钟频率，将数字调节器比较值的小数部分分为n步m皮秒，每一m皮秒均对应锁相环的一个相移，进入步骤3.4)；
3.4)正向使能锁相环的动态相移，并记录相移次数加1，进入步骤3.5)；
3.5)当锁相环的一次相移完成时，进入步骤3.4)，直至记录的相移次数达到n时，进入步骤3.6)；
3.6)当PWM波的下降沿到来时，复位锁相环，完成数字调节器比较值小数部分的调整；
3.7)确定数字调节器输出的比较值的小数部分是否小于0.5个最小计数值，若是，则进入步骤3.8)；否则，进入步骤3.16)；
3.8)根据PWM波的计数时钟频率，将数字调节器比较值的小数部分分为n步m皮秒，每一m皮秒均对应锁相环的一个相移，进入步骤3.9)；
3.9)反向使能锁相环的动态相移，并记录相移次数加1，进入步骤3.10)；
3.10)当锁相环的一次相移完成时，进入步骤3.9)，直至记录的相移次数达到n时，进入步骤3.11)；
3.11)当PWM波的上升沿到来时，复位锁相环，完成数字调节器比较值小数部分的调整；
3.12)根据PWM波的计数时钟频率，将数字调节器比较值的小数部分进行四舍五入后分为n步m皮秒，每一m皮秒均对应锁相环的一个相移，进入步骤3.13)；
3.13)反向使能锁相环的动态相移，并记录相移次数加1，进入步骤3.14)；
3.14)当锁相环的一次相移完成时，进入步骤3.13)，直至记录的相移次数达到n时，进入步骤3.15)；
3.15)当PWM波的下降沿到来时，复位锁相环，完成数字调节器比较值小数部分的调整；
3.16)根据PWM波的计数时钟频率，将数字调节器比较值的小数部分进行四舍五入后分为n步m皮秒，每一m皮秒均对应锁相环的一个相移，进入步骤3.17)；
3.17)正向使能锁相环的动态相移，并记录相移次数加1，进入步骤3.18)；
3.18)当锁相环的一次相移完成时，进入步骤3.17)，直至记录的相移次数达到n时，进入步骤3.19)；
3.19)当PWM波的上升沿到来时，复位锁相环，完成数字调节器比较值小数部分的调整。
5.一种处理器，其特征在于，包括计算机程序指令，其中，所述计算机程序指令被处理器执行时用于实现权利要求1-3中任一项所述的用于提高加速器电源PWM精度的方法对应的步骤。
6.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序指令，其中，所述计算机程序指令被处理器执行时用于实现权利要求1-3中任一项所述的用于提高加速器电源PWM精度的方法对应的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011339580.9A CN112510975B (zh) | 2020-11-25 | 2020-11-25 | 一种用于提高加速器电源pwm精度的方法及*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011339580.9A CN112510975B (zh) | 2020-11-25 | 2020-11-25 | 一种用于提高加速器电源pwm精度的方法及*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112510975A CN112510975A (zh) | 2021-03-16 |
| CN112510975B true CN112510975B (zh) | 2021-10-15 |
Family
ID=74959839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011339580.9A Active CN112510975B (zh) | 2020-11-25 | 2020-11-25 | 一种用于提高加速器电源pwm精度的方法及*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112510975B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114221642B (zh) * | 2022-02-22 | 2022-06-17 | 浙江地芯引力科技有限公司 | Pwm波生成及占空比控制方法、装置、定时器及设备 |
| CN114724501B (zh) * | 2022-03-23 | 2024-06-04 | 厦门凌阳华芯科技股份有限公司 | 一种led显示器及其脉冲宽度调制*** |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105245103A (zh) * | 2014-07-01 | 2016-01-13 | 德克萨斯仪器股份有限公司 | 具有自适应补偿电路的dc-dc变换器和pwm控制器 |
| CN106301301A (zh) * | 2016-07-27 | 2017-01-04 | 南京理工大学 | 基于延时调相的数字脉冲宽度调制器 |
| CN107579726A (zh) * | 2017-10-16 | 2018-01-12 | 山东大学 | 一种提高计数器型数字脉宽调制器输出精度的方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8120401B2 (en) * | 2008-11-21 | 2012-02-21 | L&L Engineering Llc | Methods and systems for digital pulse width modulator |
| KR101330513B1 (ko) * | 2012-08-29 | 2013-11-18 | 어보브반도체 주식회사 | 고해상도 펄스 폭 변조 신호 생성 회로 |
| US9748940B2 (en) * | 2015-02-09 | 2017-08-29 | Marvell World Trade Ltd. | Pulse width modulation |
| CN106209037A (zh) * | 2016-07-27 | 2016-12-07 | 南京航空航天大学 | 基于dcm调制的数字脉冲宽度调制器 |
| US10236866B2 (en) * | 2017-04-26 | 2019-03-19 | Infineon Technologies Ag | Pulse width modulation signal frequency generation |
| CN109857014A (zh) * | 2019-01-24 | 2019-06-07 | 武汉精能电子技术有限公司 | 一种基于fpga的pwm信号生成方法 |
| CN110661513B (zh) * | 2019-08-15 | 2022-09-13 | 合肥工业大学 | 一种数字脉宽调制电路及工作方法 |
| CN110690879B (zh) * | 2019-10-18 | 2023-09-01 | 西安许继电力电子技术有限公司 | 基于可编程器件的参数可调pwm控制器及pwm脉冲生成方法 |
-
2020
- 2020-11-25 CN CN202011339580.9A patent/CN112510975B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105245103A (zh) * | 2014-07-01 | 2016-01-13 | 德克萨斯仪器股份有限公司 | 具有自适应补偿电路的dc-dc变换器和pwm控制器 |
| CN106301301A (zh) * | 2016-07-27 | 2017-01-04 | 南京理工大学 | 基于延时调相的数字脉冲宽度调制器 |
| CN107579726A (zh) * | 2017-10-16 | 2018-01-12 | 山东大学 | 一种提高计数器型数字脉宽调制器输出精度的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112510975A (zh) | 2021-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112510975B (zh) | 一种用于提高加速器电源pwm精度的方法及*** | |
| US7839194B2 (en) | Clock circuitry for generating multiple clocks with time-multiplexed duty cycle adjustment | |
| US9778676B2 (en) | Power distribution network (PDN) droop/overshoot mitigation in dynamic frequency scaling | |
| CN104753499B (zh) | 占空比校准电路 | |
| CN111279615A (zh) | 参考锁定时钟发生器 | |
| CN110798050B (zh) | 消除电流采样干扰的占空比设计方法、***、介质及设备 | |
| CN106209038A (zh) | 基于iodelay固件的数字脉冲宽度调制器 | |
| CN111446959A (zh) | 二倍频装置及方法 | |
| CN106230408A (zh) | 基于数字延时的数字脉冲宽度调制器 | |
| US9602115B1 (en) | Method and apparatus for multi-rate clock generation | |
| EP2817885B1 (en) | High resolution pulse width modulator | |
| WO2022001940A1 (zh) | 相位抖动补偿方法及模块、数字锁相环 | |
| US11539354B2 (en) | Systems and methods for generating a controllable-width pulse signal | |
| CN110289851A (zh) | 一种同步脉冲信号的输出方法、装置、设备及计算机介质 | |
| CN111565041B (zh) | 一种快速起振电路及快速起振方法 | |
| US20040027181A1 (en) | Clock multiplying PLL circuit | |
| CN114978128B (zh) | 脉冲宽度调制波形的控制方法和装置 | |
| US8352526B1 (en) | Direct digital synthesis with reduced jitter | |
| US10236866B2 (en) | Pulse width modulation signal frequency generation | |
| CN107579726A (zh) | 一种提高计数器型数字脉宽调制器输出精度的方法 | |
| CN219592389U (zh) | 一种基于小容量cpld/fpga的自适应数字频率*** | |
| CN115085722A (zh) | 一种锁相环频率的自校准*** | |
| CN118413214A (zh) | 一种数字脉冲宽度调制电路 | |
| CN115498943A (zh) | 一种减小马达转速切换电流冲击的方法 | |
| CN115189692A (zh) | 脉宽小数调节运算器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |