CN112491530B - 一种基于fpga的蔡氏混沌信号发生器 - Google Patents

一种基于fpga的蔡氏混沌信号发生器 Download PDF

Info

Publication number
CN112491530B
CN112491530B CN202011344984.7A CN202011344984A CN112491530B CN 112491530 B CN112491530 B CN 112491530B CN 202011344984 A CN202011344984 A CN 202011344984A CN 112491530 B CN112491530 B CN 112491530B
Authority
CN
China
Prior art keywords
chua
chaotic
zeiss
fpga
signal generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011344984.7A
Other languages
English (en)
Other versions
CN112491530A (zh
Inventor
余飞
沈辉
张梓楠
黄园媛
蔡烁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changsha University of Science and Technology
Original Assignee
Changsha University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changsha University of Science and Technology filed Critical Changsha University of Science and Technology
Priority to CN202011344984.7A priority Critical patent/CN112491530B/zh
Publication of CN112491530A publication Critical patent/CN112491530A/zh
Application granted granted Critical
Publication of CN112491530B publication Critical patent/CN112491530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/001Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Rotary Pumps (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明公开了一种改进的蔡氏***及其基于FPGA的蔡氏混沌信号发生器,相较于典型蔡氏***,本发明提出一种改进的蔡氏***,使用了复合双曲正切三次非线性函数,能产生三涡卷混沌吸引子,通过分岔图、李雅普诺夫指数、相位图和时域图,数值示出了共存多个吸引子、瞬态周期、间歇性混沌和吸引子偏移等更加丰富的动力学行为;而且在添加常数激励后,混沌吸引子的对称特性被常数激励破坏。相较于现有蔡氏***通过搭建模拟电路来产生多涡卷蔡氏混沌信号,本发明提供了将改进的蔡氏***基于FPGA实现的方式,这样无需考虑像传统蔡氏模拟电路因温度、元器件老化等因素来影响结果误差。

Description

一种基于FPGA的蔡氏混沌信号发生器
技术领域
本发明涉及蔡氏***技术领域,特别涉及一种改进的蔡氏***及其基于FPGA的蔡氏混沌信号发生器。
背景技术
近年来,混沌动力学已成为一个非常丰富内容、应用广泛的研究领域。安全通信、图像加密、记忆器、***同步、随机数发生器、复杂网络等都是混沌及其应用的深入研究。
多涡卷混沌电路在混沌通信,信息安全和图像加密等领域有着重要的应用,已成为混沌理论研究的热点。为了在一些简单的混沌***中产生多涡卷混沌吸引子,需要一些非线性函数,包括分段线性函数、锯齿波、三角波、阶跃波、饱和函数、多项式函数、三角函数和绝对值函数。目前有许多具有混沌行为的电路,其中最简单的电路是蔡教授1983年建立的蔡氏电路(蔡氏***)。这是采用电子电路研究混沌现象的先例。典型蔡氏***可产生双涡卷混沌吸引子,如何在典型蔡氏***上进行改进用以获得更加丰富的动力学行为是目前混沌学研究的一个重点。而且目前多涡卷混沌***(包括典型蔡氏***)的硬件实现主要采用模拟电路中实现混沌的方法有两种,分别是离散元件电路设计和芯片集成电路设计,由于离散元件的容易受温度和老化等环境因素的影响,混沌***对初始值极其敏感,因此利用离散元件电路实现混沌***的效果非常有限。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此,本发明提出一种改进的蔡氏***及其基于FPGA的蔡氏混沌信号发生器,相较于现有典型蔡氏***,本改进的蔡氏***能够产生更丰富的动力学行为;也提供了将上文所述改进的蔡氏***基于FPGA实现的方式,这样无需考虑像传统蔡氏模拟电路因温度、元器件老化等因素来影响结果误差。
本发明的第一方面,提供了一种改进的蔡氏***,所述蔡氏***的状态方程为:
其中所述x,所述y,所述z为所述蔡氏***的***变量,所述α,所述β为***参数,所述h(x)=ax-btanh(x3),所述a为定值,所述b为控制涡卷数量的参数。
根据本发明的实施例,至少具有如下技术效果:
相较于典型蔡氏***,本蔡氏***使用了复合双曲正切三次非线性函数,能产生三涡卷混沌吸引子,通过分岔图、李雅普诺夫指数、相位图和时域图,数值示出了共存多个吸引子、瞬态周期、间歇性混沌和吸引子偏移等更加丰富的动力学行为;而且在添加常数激励后,混沌吸引子的对称特性被常数激励破坏。
本蔡氏***能够通过数字电路实现(基于FPGA实现),这样无需考虑像传统蔡氏模拟电路因温度、元器件老化等因素来影响结果误差。
根据本发明的一些实施例,所述蔡氏***的初始值为[0.5,0,0],所述α=8,所述β=12,所述a=0.3。
根据本发明的一些实施例,所述***变量添加对应的偏移变量。
根据本发明的一些实施例,所述蔡氏***还包括常数激励c,状态方程为:
根据本发明的一些实施例,所述c=0.01。
本发明的第二方面,提供了一种基于FPGA的蔡氏混沌信号发生器,包括:
蔡氏振荡器,由本发明第一方面所述的改进的蔡氏***于FPGA开发板上设计,用于产生混沌信号;
控制单元,与所述蔡氏振荡器连接,用于管理和调度所述蔡氏振荡器,使所述蔡氏振荡器产生混沌信号;
模拟转换器,与所述控制单元连接,用于将生成的数字信号转化成模拟信号。
根据本发明的实施例,至少具有如下技术效果:
相较于现有蔡氏***通过搭建模拟电路来产生多涡卷蔡氏混沌信号,本发明提供了将本发明第一方面所述改进的蔡氏***基于FPGA实现的方式,这样无需考虑像传统蔡氏模拟电路因温度、元器件老化等因素来影响结果误差。
根据本发明的一些实施例,所述蔡氏振荡器通过RK4算法生成,并通过RK4算法产生混沌信号。
根据本发明的一些实施例,所述FPGA开发板的型号为ZYNQ-XC7Z020。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1为本发明实施例提供的使用MATLAB分别采用不同控制参数模拟本蔡氏***的相图;
图2为本发明实施例提供的本蔡氏***的分岔图和李雅普诺夫指数谱;
图3为本发明实施例提供的一种复合双曲正切立方函数的曲线的平衡点数量和位置的示意图;
图4为本发明实施例提供的在参数b变化下,本蔡氏***共存吸引子的示意图;
图5为本发明实施例提供的本蔡氏***中的瞬态转变行为示意图;
图6为本发明实施例提供的在三个不同k1值下,一到三个涡卷混沌吸引子偏移的示意图;
图7为本发明实施例提供的在添加常数激励后,一到三涡卷非对称混沌吸引子的二维投影示意图;
图8为本发明实施例提供的基于FPGA的蔡氏混沌信号发生器的结构示意图;
图9为本发明实施例提供的蔡氏振荡器仿真时序图;
图10为本发明实施例提供的基于FPGA的蔡氏混沌信号发生器生成蔡氏吸引子的示意图;
图11为本发明实施例提供的实验装置的示意图。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
第一实施例;
参照图1至图7,提供了一种改进的蔡氏***,本蔡氏***的状态方程为:
其中,x,y,z为蔡氏***的***变量,α,β为***参数,h(x)为复合双曲正切立方非线性函数,h(x)=ax-btanh(x3),a为定值,b为控制涡卷数量的参数。相较于典型蔡氏***,本实施例提供的蔡氏***使用复合双曲正切三次非线性函数,使得本蔡氏***较于典型蔡氏***具有更丰富的动力学行为。
作为一种可选的实施方式,当蔡氏***的初始值为[0.5,0,0],***参数α=8,β=12,a=0.3时,图1示出使用MATLAB分别采用控制参数b=0.4、b=0.5和b=0.65模拟本蔡氏***的相图,通过不同参数值b实现一到三涡卷蔡氏吸引子的数值模拟结果,具体的,图1(a)示出x-y平面上一个涡卷的相图;图1(b)示出x-z平面上一个涡卷的相图;图1(c)示出y-z平面上一个涡卷的相图;图1(d)示出x-y平面上三个涡卷的相图;图1(e)示出x-z平面上三个涡卷的相图;图1(f)示出y-z平面上三个涡卷的相图;图1(g)示出x-y平面上两个涡卷的相图;图1(h)示出x-z平面上两个涡卷的相图;图1(i)示出y-z平面上两个涡卷的相图。***(1)的分岔图和李雅普诺夫指数谱分别如图2所示,在图2中,随着参数b的增加,实现一到三涡卷混沌吸引子,具体的,图2(a)为状态变量x的分岔图;图2(b)为相应的李雅普诺夫指数谱。图中结果证明相较于典型的蔡氏***,本蔡氏***通过设定合适的初始参数,然后调整合适的参数b,能够产生三涡卷蔡氏吸引子。
求取本蔡氏***的平衡点:令式(1)等式左边为零,则有:
当b=0.6时,复合双曲正切立方函数的曲线有五个确定的平衡点,其中四个非零平衡点相对于坐标原点对称。图3示出了h(x)=0.3x-0.6tanh(x3)的平滑曲线,确定的五个平衡点分别是:
式(1)在平衡点上的雅可比矩阵为:
因此,平衡点的特征方程为:
式(5)中:
显然,这五个平衡点不满足Routh-Hurwitz(劳斯-赫尔维茨稳定判据)条件,这五个平衡点是全局不稳定的鞍点。因此五个平衡点的特征值可以得到:
相较于现有典型蔡氏***产生的三个平衡点,本蔡氏***能够在合适参数下产生五个平衡点,能够产生更丰富的动力学行为,例如应用在信息加密领域中,能够提高加密的安全性。
当初始值为[0.5,0,0],***参数α=8,β=12,a=0.3时,本蔡氏***中具有不同吸引子类型,不同拓扑结构或不同周期的多个吸引子的共存现象,通过相平面轨迹来阐述:在0.3≤b≤0.37的范围内,图4(a)、(b)、(c)和(d)中分别示出了一对周期1吸引子、一对周期2吸引子、一对周期4吸引子、一对多周期吸引子的共存;图4(e)和(f)中分别示出了在0.39≤b≤0.41的邻域中与周期1和一涡卷共存的吸引子;在0.42≤b≤0.64的邻域内,图4(g)和(h)分别示出了两种不同振幅的共存三涡卷吸引子;图4(i)和(j)分别示出了两涡卷混沌吸引子和一对周期2在0.65≤b≤1邻域内共存的多个吸引子的行为。当初始值选择为[0.5,0,0],***参数α=8,β=12,a=0.3,b=0.7257时,从图5(a)中示出了[0s,2000s]时域波形,图5(a)具有间歇混沌行为的状态变量y的时域波形。当其余参数不变,b=0.78时,图5(b)示出了在[0s,1500s]的时域波形有两个不同的时间间隔[0s,900s]和[900s,1500s]。由此可以证明本蔡氏***具有稳态混沌的瞬态周期的过渡行为,这种行为的出现与***参数的变化有关;通过捕捉这些现象,证明本蔡氏***具有丰富的动力学行为。
作为一种可选的实施方式,***变量可以添加对应的偏移变量,从而实现混沌吸引子偏移。令变量x的偏移变量为k1,变量y的偏移变量为k2,变量z的偏移变量为k3,则状态变量x,y,z可以分别被x+k1,y+k2,z+k3所取代。偏移变量可以自由地被提升到任何位置,从而成为双极信号或单极信号。本蔡氏***通过设置***参数b的合适值,然后通过为状态变量添加偏移变量能够使得不同的吸引子被提升到平衡平面的任何位置。提供一种实施方式,考虑偏移提升状态变量x,则状态方程如下:
当初始值为[0.5,0,0],***参数α=8,β=12,a=0.3时,图6示出参数b=0.4、b=0.5和b=0.65一到三涡卷混沌吸引子的偏移。偏移变量使得混沌信号x可以从双极信号调谐到单极信号。具体的,图6(a)示出当b=0.4时,一个涡卷投影到x-z平面上;图6(b)示出当b=0.5时,三个涡卷投影到x-z平面上;图6(c)示出当b=0.65,两个涡卷投影到x-z平面上。图6(a)、(b)、(c)中最左侧涡卷对应k1=-1;中间涡卷对应k1=0;最右侧涡卷对应k1=1。
作为一种可选的实施方式,由于现有典型蔡氏***的吸引子相对于坐标的原点是对称的,所有吸引子要么作为单个对称吸引子,要么作为相互对称的对偶发生。为了打破吸引子的对称性,在本蔡氏***中添加一个常数激励c,能够打破吸引子的对称性,添加c后的状态方程可描述为:
当初始值选择为[0.5,0,0],***参数α=8,β=12,a=0.3时,本实施例令c=0.01,图7示出了参数b=0.4、b=0.5和b=0.58的一到三个涡卷的非对称混沌吸引子,具体的,图7(a)示出当b=0.4时,非对称一涡卷混沌吸引子;图7(b)示出当b=0.5时,非对称三涡卷混沌吸引子;图7(c)示出当b=0.58时,非对称二涡卷混沌吸引子。
本实施例提供了一种改进的蔡氏***,相较于典型蔡氏***,本蔡氏***使用了复合双曲正切三次非线性函数,能产生三涡卷混沌吸引子,通过分岔图、李雅普诺夫指数、相位图和时域图,数值示出了共存多个吸引子、瞬态周期、间歇性混沌和吸引子偏移等丰富的动力学行为;而且在添加常数激励后,混沌吸引子的对称特性被常数激励破坏。本蔡氏***能够通过数字电路实现(基于FPGA开发板实现),这样无需考虑像传统蔡氏模拟电路因温度、元器件老化等因素来影响结果误差。
第二实施例;
参照图8至图11,提供一种基于FPGA设计的多涡卷蔡氏混沌信号发生器,用于使上述的改进的蔡氏***输出混沌信号,这里,使用XilinxVirtex-6(ZYNQ-XC7Z020)FPGA开发板来搭建本混沌发生器的总体架构,本多涡卷蔡氏混沌信号发生器包括:蔡氏振荡器、控制单元和模拟转换器(DAC),其中:
采用RK4算法在FPGA上对上述的蔡氏***进行数值建模生成蔡氏振荡器,蔡氏振荡器通过RK4算法产生混沌信号。
控制单元与蔡氏振荡器电连接,控制单元是摩尔状态机,其负责管理和调度蔡氏振荡器的不同操作和功能。
模拟转换器与控制单元连接,用于将蔡氏振荡器产生的数字信号转化成能够在示波器中示出的模拟形式。
优选的,控制单元控制蔡氏振荡器生成32位字长的混沌信号(x-y),模拟转换器将32位字长的混沌信号(x-y)转换为模拟形式,并重复此过程,模拟转换器能输出实时混沌信号。
相较于使用欧拉、Heun和RK5 Butcher等算法,本实施例采用RK4算法能产生更优的结果,而且误差范围较小。采用RK4算法求解方程组的过程如下:
Kx1=Δh[α(yK-(axK-btanh(xK 3)))] (11)
Kx4=Δh[α(yK-(a(xK+Kx3)-btanh((xK+Kx3)3)))] (14)
Ky1=Δh[xK+1-yK+zK] (16)
Ky4=Δh[xK+1-(yK+Ky3)+zK] (19)
Kz1=Δh[-βyK+1] (21)
Kz2=Δh[-βyK+1] (22)
Kz3=Δh[-βyK+1] (23)
Kz4=Δh[-βyK+1] (24)
其中Δh为数值解中离散化的步长,取Δh值为0.001,令xK,yK,zK的初始条件为x0=0.5,y0=0,z0=0。
由于双曲正切函数由一个无限指数级数组成,因此引入分段线性(PWL)方法作为选择,PWL方法在上下饱和区域之间具有相似的过渡,可以更好地逼近双曲正切函数。因此类似tanh()的分段线性函数可以用下式来表示:
其中L=2,β=1和θ=0.25,β和θ用于确定分段线性函数HS(z)在-L≤x≤L之间的斜率和增益。
以下提供一组实验结果:
其中蔡氏振荡器和控制单元用Xilinx IP核心生成器创建,该生成器的3个输出信号符合FPGA上Verilog HDL中32字节IEEE754-1985浮点数标准,并通过Vivado2018.3平台进行综合。
下表1统计了通过RK-4算法在FPGA上实现混沌信号的芯片资源使用信息。多涡卷蔡氏混沌信号发生器以高达67.95MHz的时钟频率运行,其最小运行周期为14.716ns。图9为Vivado2018.3平台示出蔡氏振荡器运行时的仿真结果。图10示出了多涡卷蔡氏混沌信号发生器生成的蔡氏吸引子,具体的,图10(a)示出周期吸引子相图,图10(b)示出一涡卷吸引子相图,图10(c)示出三涡卷吸引子相图,图10(d)示出两涡卷吸引子相图。图11为本实施例的实验装置。实验结果表明,基于MATLAB和FPGA的模型得到的相图具有良好的一致性。
表1
本实施例基于32字节IEEE754-1985浮点数标准,基于FPGA设计了多涡卷蔡氏混沌信号发生器,对上述实施例提供的蔡氏***进行基于FPGA的数字实现,通过对混沌吸引子的实验观察证实了它适合于产生混沌行为。相较于现有蔡氏***通过搭建模拟电路来产生多涡卷蔡氏混沌信号,本实施例提供了将上文所述改进的蔡氏***基于FPGA实现的方式,这样无需考虑像传统蔡氏模拟电路因温度、元器件老化等因素来影响结果误差。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。

Claims (5)

1.一种基于FPGA的蔡氏混沌信号发生器,其特征在于,包括:
蔡氏振荡器,由改进的蔡氏***于FPGA开发板上设计,用于产生混沌信号;所述改进的蔡氏***的状态方程为:
其中所述x,所述y,所述z为所述蔡氏***的***变量,所述α,所述β为***参数,所述h(x)=ax-b tan h(x3),所述a为定值,所述b为控制涡卷数量的参数;所述改进的蔡氏***的状态方程的初始值为[0.5,0,0],所述α=8,所述β=12,所述a=0.3;h(x)为复合双曲正切立方非线性函数;
控制单元,与所述蔡氏振荡器连接,用于管理和调度所述蔡氏振荡器,使所述蔡氏振荡器产生混沌信号;
模拟转换器,与所述控制单元连接,用于将生成的混沌信号转化成模拟信号。
2.根据权利要求1所述的一种基于FPGA的蔡氏混沌信号发生器,其特征在于,所述蔡氏振荡器通过RK4算法生成,并通过RK4算法产生混沌信号。
3.根据权利要求1所述的一种基于FPGA的蔡氏混沌信号发生器,其特征在于,所述FPGA开发板的型号为ZYNQ-XC7Z020。
4.根据权利要求1所述的一种基于FPGA的蔡氏混沌信号发生器,其特征在于,所述***变量添加对应的偏移变量。
5.根据权利要求1所述的一种基于FPGA的蔡氏混沌信号发生器,其特征在于,所述改进的蔡氏***还包括常数激励c,状态方程为:
所述c=0.01。
CN202011344984.7A 2020-11-26 2020-11-26 一种基于fpga的蔡氏混沌信号发生器 Active CN112491530B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011344984.7A CN112491530B (zh) 2020-11-26 2020-11-26 一种基于fpga的蔡氏混沌信号发生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011344984.7A CN112491530B (zh) 2020-11-26 2020-11-26 一种基于fpga的蔡氏混沌信号发生器

Publications (2)

Publication Number Publication Date
CN112491530A CN112491530A (zh) 2021-03-12
CN112491530B true CN112491530B (zh) 2024-04-26

Family

ID=74934978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011344984.7A Active CN112491530B (zh) 2020-11-26 2020-11-26 一种基于fpga的蔡氏混沌信号发生器

Country Status (1)

Country Link
CN (1) CN112491530B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345615A (zh) * 2008-08-05 2009-01-14 广东工业大学 基于fpga的混沌数字保密通信***的设计方法
CN101447863A (zh) * 2008-12-25 2009-06-03 重庆邮电大学 多涡卷混沌信号产生装置及产生方法
CN105406959A (zh) * 2015-11-08 2016-03-16 常州大学 一种可同时产生1个自激涡卷和2个隐藏涡卷的3涡卷吸引子的改进型蔡氏***

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1223718B1 (en) * 2001-01-12 2004-12-01 STMicroelectronics S.r.l. Method of communicating by means of chaotic signals
US9853809B2 (en) * 2015-03-31 2017-12-26 Board Of Regents Of The University Of Texas System Method and apparatus for hybrid encryption

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345615A (zh) * 2008-08-05 2009-01-14 广东工业大学 基于fpga的混沌数字保密通信***的设计方法
CN101447863A (zh) * 2008-12-25 2009-06-03 重庆邮电大学 多涡卷混沌信号产生装置及产生方法
CN105406959A (zh) * 2015-11-08 2016-03-16 常州大学 一种可同时产生1个自激涡卷和2个隐藏涡卷的3涡卷吸引子的改进型蔡氏***

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
A new multi-scroll Chua’s circuit with composite hyperbolic tangent-cubic nonlinearity: Complex dynamics, Hardware implementation and Image encryption application;Fei Yu;Integration;20211130;全文 *
Generation of grid multi-scroll chaotic attractors via hyperbolic tangent function series;Zhong Chen;Optik;20170228;全文 *
GLOBAL STABILIZATION AND SYNCHRONIZATION OF N-SCROLL CHAOTIC ATTRACTORS IN A MODIFIED CHUA’S CIRCUIT WITH HYPERBOLIC TANGENT FUNCTION;FEI XU;International Journal of Bifurcation and Chaos,;20090112;全文 *
Multi-Scroll Chaotic Attractors in SC-CNN via Hyperbolic Tangent Function;Enis Günay;Electronics;20180507;全文 *
一种新的蔡氏电路设计方法与硬件实现;李亚;禹思敏;戴青云;刘明华;刘庆;;物理学报;20060812(第08期);全文 *
一种蔡氏硬件电路***的研究;高见芳;;电子设计工程;20110905(第17期);全文 *
基于正弦函数的多涡卷吸引子及其动力学分析;彭智俊;汤琼;陈硕;宋爽;;湖南工业大学学报;20190527(第03期);全文 *
多涡卷蔡氏混沌***及其数字化设计;徐小云;;河南理工大学学报(自然科学版);20110615(第03期);全文 *

Also Published As

Publication number Publication date
CN112491530A (zh) 2021-03-12

Similar Documents

Publication Publication Date Title
CN101873210A (zh) 网状形多涡卷混沌电路及产生多涡卷的方法
CN112491530B (zh) 一种基于fpga的蔡氏混沌信号发生器
Basu et al. Multiscaling in models of magnetohydrodynamic turbulence
Shi et al. Design and FPGA implementation of multi-wing chaotic switched systems based on a quadratic transformation
Cao et al. Improvements of numerical stability of electromagnetic transient simulation by use of phase‐domain synchronous machine models
Kousaka et al. Bifurcation analysis of a piecewise smooth system with non‐linear characteristics
Wang et al. A Multiscroll Chaotic Attractors with Arrangement of Saddle‐Shapes and Its Field Programmable Gate Array (FPGA) Implementation
CN210958338U (zh) 基于fpga芯片的三相数字锁相环、svpwm调制器及电网谐波电流控制***
Huang et al. A systematic frequency planning method in Direct Digital Synthesizer (DDS) design
Henein et al. Switched active control synchronization of three fractional order chaotic systems
Current et al. On behavioral modeling of analog and mixed-signal circuits
Pandey et al. Numerical Modelling of Chaotic System and Its Fpga Implementation
CN110086472B (zh) 一种数字定时器拓扑结构及其控制方法
Hood et al. A Linear-Implicit Quantized Devs Nethod For Very Stiff Electrical Networks Using A Latency Insertion Method
CN117217139B (zh) 一种用于数字芯片验证的时钟生成方法和***
JP2003273737A (ja) デジタル・アナログ変換器の入力コードに対するセル選択方法
Tokic et al. Elimination of overshooting effects and suppression of numerical oscillations in transformer transient calculations
CN104639111B (zh) 基于jkff的qcg电路单元
CN104639113B (zh) 基于dff的qcg模块
JPH03128529A (ja) クロック発生回路
JPH04196918A (ja) フリップフロップ回路
Chen et al. A note on bifurcation control
Rabinovici Multihysteresis block as a polyphase square-wave oscillator
CN104617921B (zh) 基于tff的qc产生电路
KR100375828B1 (ko) 아이피 인터페이스 파형의 흐름도 변환에 의한브이에이치디엘 코드 생성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant