CN112490242B - 基于N型InAs-GaSb/P型Ge-Si结构的反相器及其制备方法 - Google Patents
基于N型InAs-GaSb/P型Ge-Si结构的反相器及其制备方法 Download PDFInfo
- Publication number
- CN112490242B CN112490242B CN202011331219.1A CN202011331219A CN112490242B CN 112490242 B CN112490242 B CN 112490242B CN 202011331219 A CN202011331219 A CN 202011331219A CN 112490242 B CN112490242 B CN 112490242B
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- gasb
- inas
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910005542 GaSb Inorganic materials 0.000 title claims abstract description 176
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 45
- 229910000673 Indium arsenide Inorganic materials 0.000 claims abstract description 40
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 239000002019 doping agent Substances 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 14
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 9
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 9
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 9
- 238000004140 cleaning Methods 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 238000005566 electron beam evaporation Methods 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 claims description 7
- -1 hydrogen ions Chemical class 0.000 claims description 7
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 4
- 238000010023 transfer printing Methods 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 6
- 230000008569 process Effects 0.000 abstract description 17
- 230000010354 integration Effects 0.000 abstract description 5
- 230000002349 favourable effect Effects 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 18
- 230000005641 tunneling Effects 0.000 description 18
- 239000000463 material Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000002829 reductive effect Effects 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000000861 blow drying Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 206010041662 Splinter Diseases 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种基于N型InAs‑GaSb/P型Ge‑Si结构的反相器及其制备方法，反相器包括：第一Si层；位于第一Si层上的氧化层；分别位于氧化层上的P型Ge‑Si结构和N型InAs‑GaSb结构；在P型Ge‑Si结构上沉积有第一栅电极、第一源电极、第一漏电极，在N型InAs‑GaSb结构上沉积有第二栅电极、第二源电极、第二漏电极；第一栅电极、第一源电极、第一漏电极分别与第二栅电极、第二源电极、第二漏电极以预设连接规则连接；其中，P型Ge‑Si结构包括：位于氧化层上的第二Si层；位于第二Si层上的P型Ge层；其中，N型InAs‑GaSb结构包括：位于氧化层上的N型GaSb层；位于N型GaSb层上的N型InAs层。本发明N型InAs‑GaSb与P型Ge‑Si结构均为平面结构，有利于集成并与传统CMOS工艺兼容，减少了工艺复杂度，具有更大的应用前景。
Description
技术领域
本发明属于微电子集成电路技术领域，具体涉及一种基于N型InAs-GaSb/P型Ge-Si结构的反相器及其制备方法。
背景技术
根据摩尔定律要求来说，每18个月集成电路的集成度增加一倍，而它的价格也要降低一半。但是随着工艺尺寸的减小，传统的金属氧化物场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOSFET)器件的短沟道效应和量子效应问题日趋严重，使MOSFET工作电压的难以继续的缩小，功耗难以降低，从而集成电路功耗问题成为限制电路发展的阻碍。
为了解决MOSFET这些物理问题，隧穿场效应晶体管(Tunneling Field-EffectTransistor，简称TFET)登上历史舞台。与传统的MOSFET工作机制不一样，TFET器件的电流产生是带带隧穿，并不是电子和空穴的热注入，亚阈值摆幅可以突破60mv/dec，因此受到了广泛的关注。近些年的研究表明，普通的硅基TFET开态电流较小，并且受陷阱辅助隧穿等非理想效应的影响，其亚阈值也不是很理想，因此难以应用到电路中。目前，TFET更多的是采用异质结结构，因为异质结TFET有效的降低了载流子隧穿的势垒宽度，从而很大程度的提高隧穿电流。
但是，由于大多数异质结TFET都采用的是纳米线垂直结构，与传统工艺无法兼容，并且电极隔离、互联等较为复杂，工艺实现过程有一定的难度，制备成本高，因此，很难被广泛应用到电路中。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于N型InAs-GaSb/P型Ge-Si结构的反相器及其制备方法。
本发明的一个实施例提供了一种反相器，该反相器包括
第一Si层；
位于所述第一Si层上的氧化层；
分别位于所述氧化层上的P型Ge-Si结构和N型InAs-GaSb结构；
在所述P型Ge-Si结构上沉积有第一栅电极、第一源电极、第一漏电极；
在所述N型InAs-GaSb结构上沉积有第二栅电极、第二源电极、第二漏电极；
所述第一栅电极、所述第一源电极、所述第一漏电极分别与所述第二栅电极、所述第二源电极、所述第二漏电极以预设连接规则连接，以构成基于N型InAs-GaSb/P型Ge-Si结构的反相器；
其中，所述P型Ge-Si结构包括：
位于所述氧化层上的第二Si层，在所述第二Si层内形成有第一源区、第一漏区；
位于所述第二Si层上的P型Ge层，其中，所述P型Ge层上生长有第一栅介质层，在所述第一栅介质层上沉积有第一栅电极，在所述P型Ge层上沉积有所述第一漏电极，在所述第二Si层上沉积有所述第一源电极；
其中，所述N型InAs-GaSb结构包括：
位于所述氧化层上的N型GaSb层，在所述N型GaSb层内形成有第二源区、第二漏区；
位于所述N型GaSb层上的N型InAs层，其中，所述N型InAs层上生长有第二栅介质层，在所述第二栅介质层上沉积有所述第二栅电极，在所述N型InAs层上沉积有所述第二漏电极，在所述N型GaSb层上沉积于所述第二源电极。
在本发明的一个实施例中，所述N型InAs-GaSb结构是通过转印技术转印至所述氧化层上。
在本发明的一个实施例中，所述N型InAs-GaSb结构中，所述N型GaSb层的厚度为130nm～150nm，N型掺杂浓度为5×1012cm-3～5×1015cm-3，所述N型InAs层的厚度为5nm～10nm，N型掺杂浓度为5×1015cm-3～5×1017cm-3，N型掺杂的掺杂剂包括P、S、Se。
在本发明的一个实施例中，所述P型Ge-Si结构中，所述第二Si层的厚度为130nm～150nm，所述P型Ge层的厚度为5nm～10nm，P型掺杂浓度为5×1015cm-3～5×1017cm-3，P型掺杂的掺杂剂包括B、In、Ga。
本发明的又一个实施例提供了一种基于N型InAs-GaSb/P型Ge-Si结构反相器的制备方法，其特征在于，包括：
制备SOI结构；
在所述SOI结构上生长P型Ge-Si结构；
制备带有牺牲结构的N型InAs-GaSb结构；
通过转印技术去除所述牺牲结构得到N型InAs-GaSb结构并将所述N型InAs-GaSb结构转印到所述SOI结构上；
在所述P型Ge-Si结构上沉积第一栅电极、第一源电极、第一漏电极；
在所述N型InAs-GaSb结构上沉积第二栅电极、第二源电极、第二漏电极；
将所述第一栅电极、所述第一源电极、所述第一漏电极分别与所述第二栅电极、所述第二源电极、所述第二漏电极以预设连接规则连接，以完成基于N型InAs-GaSb/P型Ge-Si结构反相器的制备。
在本发明的一个实施例中，制备SOI结构包括：
选取第一Si层；
对所述第一Si层进行氧化处理形成氧化层，并对覆盖有氧化层的所述第一Si层进行氢离子注入；
另选取第二Si层，并与覆盖有氧化层的所述第一Si层进行键合处理，以形成所述SOI结构。
在本发明的一个实施例中，对覆盖有氧化层的所述第一Si层进行氢离子注入包括：
对覆盖有氧化层的所述第一Si层进行若干次氢离子注入，每次注入能量为10KeV～500KeV，注入剂量为1015～1018。
在本发明的一个实施例中，在所述SOI结构上生长P型Ge-Si结构，并在所述P型Ge-Si结构上沉积第一栅电极、第二源电极、第一漏电极包括：
刻蚀掉部分所述第二Si层，并对所述第二Si层进行离子注入形成第一源区和第一漏区；
采用MOCVD方法在所述第二Si层上生长P型Ge层，以形成所述P型Ge-Si结构；
采用原子层淀积方法在所述P型Ge层上生长第一栅介质层；
采用电子束蒸发方法分别在所述第一栅介质层上沉积第一栅电极、所述P型Ge层上沉积第一漏电极、所述第二Si层上沉积第一源电极。
在本发明的一个实施例中，制备带有牺牲结构的N型InAs-GaSb结构包括：
选取InAs层；
采用外延生长法在所述InAs层上生长AlGaSb层，与所述InAs层形成所述牺牲结构；
采用分子束外延方法在所述AlGaSb层上生长N型GaSb层，并对所述N型GaSb层进行离子注入形成第二源区和第二漏区；
采用分子束外延方法在所述N型GaSb层上生长N型InAs层，以形成所述带有牺牲结构的N型InAs-GaSb结构，并用光刻胶将所述带有牺牲结构的N型InAs-GaSb结构的最外层包裹。
在本发明的一个实施例中，通过转印技术去除所述牺牲结构得到N型InAs-GaSb结构并将所述N型InAs-GaSb结构转印到所述SOI结构中氧化层上，在所述N型InAs-GaSb结构上沉积第二栅电极、第二源电极、第二漏电极包括：
采用掩膜版，刻蚀掉部分所述光刻胶，在所述带有牺牲结构的N型InAs-GaSb结构周围形成沟槽；
将NH4OH溶液导入所述沟槽中腐蚀掉部分所述AlGaSb层；
采用有机物弹性聚二甲基硅氧烷板将所述N型InAs-GaSb结构从带有牺牲结构的N型InAs-GaSb结构中剥离；
去除所述光刻胶和所述有机物弹性聚二甲基硅氧烷板，清洗剥离出的所述N型InAs-GaSb结构，并将所述N型InAs-GaSb结构转印到所述SOI结构上；
采用原子层淀积方法在所述N型InAs层上生长第二栅介质层；
采用电子束蒸发方法分别在所述第二栅介质层上沉积第二栅电极、所述N型InAs层上沉积第二漏电极、所述N型GaSb层上沉积第二源电极。
与现有技术相比，本发明的有益效果：
本发明提供的基于N型InAs-GaSb/P型Ge-Si结构的反相器，由P型Ge-Si上拉管和N型InAs-GaSb下拉管组成，其中N型InAs-GaSb结构与P型Ge-Si结构均为平面结构，有利于集成并与传统CMOS工艺兼容，减少了工艺复杂度，同时异质结InAs-GaSb/Ge-Si的TFET降低了势垒高度，增大了隧穿的几率，从而增加了隧穿电流，改善了器件性能，使得器件具有更好的稳态特性与瞬态特性，更大的应用前景。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种基于N型InAs-GaSb/P型Ge-Si结构的反相器的结构示意图；
图2是本发明实施例提供的一种基于N型InAs-GaSb/P型Ge-Si结构的反相器中P型Ge-Si结构的结构示意图；
图3是本发明实施例提供的一种基于N型InAs-GaSb/P型Ge-Si结构的反相器中N型InAs-GaSb的结构示意图；
图4是本发明实施例提供的一种基于N型InAs-GaSb/P型Ge-Si结构的反相器的制备流程示意图；
图5a～5n是本发明实施例提供的一种基于N型InAs-GaSb/P型Ge-Si结构的反相器的制备结构示意图。
附图标记说明：
1-第一Si层；2-氧化层；3-第二Si层；4-P型Ge层；5-N型GaSb层；6-N型InAs层；31-第一源区；32-第一漏区；51-第二源区；52-第二漏区；71-第一栅介质层；72-第二栅介质层；81-第一栅电极；82-第二栅电极；91-第一漏电极；92-第二漏电极；101-第一源电极；102-第二源电极；8-InAs层；9-AlGaSb层；10-光刻胶；11-沟槽。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1是本发明实施例提供的一种基于N型InAs-GaSb/P型Ge-Si结构的反相器的结构示意图。本实施例提出了一种基于N型InAs-GaSb/P型Ge-Si结构的反相器，该反相器包括：
第一Si层1；
位于第一Si层1上的氧化层2；
分别位于氧化层2上的P型Ge-Si结构和N型InAs-GaSb结构；
在P型Ge-Si结构上沉积有第一栅电极81、第一源电极101、第一漏电极91；
在N型InAs-GaSb结构上沉积有第二栅电极82、第二源电极102、第二漏电极92；
第一栅电极81、第一源电极101、第一漏电极91分别与第二栅电极82、第二源电极102、第二漏电极92以预设连接规则连接，以构成基于N型InAs-GaSb/P型Ge-Si结构的反相器。
请参见图2，图2是本发明实施例提供的一种基于N型InAs-GaSb/P型Ge-Si结构的反相器中P型Ge-Si结构的结构示意图，本实施例P型Ge-Si结构包括：位于氧化层2上的第二Si层3，在第二Si层3内形成有第一源区31、第一漏区32，位于第二Si层3上的P型Ge层4。
优选地，第二Si层3的厚度为130nm～150nm，P型Ge层4的厚度为5nm～10nm，P型掺杂浓度为5×105cm-3～5×107cm-3，P型掺杂剂包括B、In、Ga。
优选地，第一源区31的掺杂剂包括P、S、Se，第一漏区32的掺杂剂包括B、In、Ga，第一源区31、第一漏区32的掺杂能量均为5～30keV、掺杂浓度均为5×108cm-3～5×109cm-3。
进一步地，本实施例在P型Ge-Si结构上沉积有第一栅电极81、第一源电极101、第一漏电极91，具体地：在P型Ge层4上生长有厚度为3nm～5nm的第一栅介质层71，第一栅介质层71的材料包括Al2O3高k介质、掺杂多晶硅、金属镍、金属钴、金属硅化物；在第一栅介质层71上沉积有第一栅电极81，在P型Ge层4上沉积有第一漏电极91，在第二Si层3上沉积有第一源电极101，第一栅电极81的材料可以为TiN金属，但不局限于TiN金属，第一漏电极91、第一源电极101的材料可以为Ni金属，但不局限于Ni金属。
优选地，第一栅电极81、第一源电极101、第一漏电极91的厚度均为5nm～10nm。
请参见图3，图3是本发明实施例提供的一种基于N型InAs-GaSb/P型Ge-Si结构的反相器中N型InAs-GaSb的结构示意图，本实施例N型InAs-GaSb结构包括：位于氧化层2上的N型GaSb层5，在N型GaSb层5内形成有第二源区51、第二漏区52，位于N型GaSb层5上的N型InAs层6，本实施例N型InAs-GaSb结构是通过转印技术转印至氧化层2上，并非直接生长而成。
优选地，N型InAs-GaSb结构中，N型GaSb层5的厚度为130nm～150nm，N型掺杂浓度为5×102cm-3～5×105cm-3，N型InAs层6的厚度为5nm～10nm，N型掺杂浓度为5×105cm-3～5×107cm-3，N型掺杂剂包括P、S、Se、Sn。
优选地，第二漏区52的掺杂剂包括P、S、Se，第二源区51的掺杂剂包括B、In、Ga，第二源区51、第二漏区52的掺杂能量均为5～30keV、掺杂浓度均为5×108cm-3～5×109cm-3。
进一步地，本实施例在N型InAs-GaSb结构上沉积有第二栅电极82、第二源电极102、第二漏电极92，具体地：在N型InAs层6上生长有厚度为3nm～5nm的第二栅介质层72，第二栅介质层72的材料包括Al2O3高k介质、掺杂多晶硅、金属镍、金属钴、金属硅化物，在第二栅介质层72上沉积有第二栅电极82，在N型InAs层6上沉积有第二漏电极92，在N型GaSb层5上沉积于第二源电极102，第二栅电极82的材料可以为TiN金属，但不局限于TiN金属，第二漏电极92、第二源电极102的材料可以为Ni金属，但不局限于Ni金属。
优选地，第二栅电极82、第二漏电极92、第二源电极102的厚度均为5nm～10nm。
进一步地，本实施例将第一栅电极81、第一源电极101、第一漏电极91分别与第二栅电极82、第二源电极102、第二漏电极92以预设连接规则连接，以构成基于N型InAs-GaSb/P型Ge-Si结构的反相器。具体预设连接规则定义为：N型InAs-GaSb结构的第二栅电极82和P型Ge-Si的第一栅电极81相连接作为输入端，N型InAs-GaSb结构的第二漏电极92和P型Ge-Si的第一漏电极91相连接作为输出端，N型InAs-GaSb结构的第二源电极102接地，P型Ge-Si的第一源电极101接电源VDD。
本实施例提供的基于N型InAs-GaSb/P型Ge-Si结构的反相器，改善了互补型隧穿场效应晶体管(Complementary Tunneling Field Effect Transistor，简称CTFET)的性能，具体地：本实施例CTFET由P型Ge-Si上拉管和N型InAs-GaSb下拉管组成，N型InAs-GaSb结构与P型Ge-Si结构均为平面结构，可以通过传统的异质外延方法获取，有利于集成并与传统CMOS工艺兼容，减少了工艺复杂度，应用更为广泛；本实施例异质结InAs-GaSb结构与Ge-Si结构中，隧穿界面是沿着栅电极的，隧穿界面上的每个点到栅电极的距离相等，从而增大了隧穿的面积，进而增加了隧穿电流，本实施例采用异质结线隧穿方式，由于异质结InAs-GaSb/Ge-Si的TFET降低了隧穿势垒高度，相比于全硅TFET，在更小的栅压下得到更大的电流和更低的亚阈值摆幅，从而反相器电容的充放电速度得到提升，使得CTFET具有更高的速度，并且异质结隧穿最大程度的减小了隧穿距离，器件隧穿的几率增大，进而提高了器件开态电流，改善了器件性能，器件具有更好的稳态特性与瞬态特性，更大的应用前景；本实施例反相器为可调沟道设计，通过控制N型InAs层6、P型Ge层4的沟道长短来控制反相器隧穿面积大小，从而控制电流，进而更好的调节P型Ge-Si上拉管、N型InAs-GaSb下拉管的匹配性；本实施例由于N型InAs-GaSb结构是外延生长后转印而来，与直接生长N型InAs-GaSb结构的反相器相比，P型Ge-Si上拉管和N型InAs-GaSb下拉管的匹配性更好，从而有效的减少了反相器正常工作的动态功耗和静态功耗。
实施例二
在上述实施例一的基础上，请参见图4、图5a～5n，图4是本发明实施例提供的一种基于N型InAs-GaSb/P型Ge-Si结构反相器的制备流程示意图，图5a～5n是本发明实施例提供的一种基于N型InAs-GaSb/P型Ge-Si结构的反相器的制备结构示意图。本实施例提出了一种基于N型InAs-GaSb/P型Ge-Si结构反相器的制备方法，该基于N型InAs-GaSb/P型Ge-Si结构反相器制备包括：
步骤1、制备SOI结构。
具体而言，请再参见图5a，选取第一Si层1。
具体而言，选取4寸单抛N100本征Si衬底作为第一Si层1，第一Si层1的厚度为475μm～525μm。
进一步地、请再参见图5b，对第一Si层1进行氧化处理形成氧化层2，并对覆盖有氧化层2的第一Si层1进行氢离子注入。
具体而言，对第一Si层1表面进行氧化处理形成氧化层2，并对覆盖有氧化层2第一Si层1进行若干次氢离子注入，优选对第一Si层1进行3次氢离子注入，每次离子注入能量为10KeV～500KeV，注入剂量为105～108。
进一步地、请再参见图5c，另选取第二Si层3，并与覆盖有氧化层2的第一Si层1进行键合处理，以形成SOI结构。
具体而言，本实施例另选一片4寸单抛N100本征Si衬底，厚度为475μm～525μm，将其与覆盖有氧化层2所在面的第一Si层1进行键合处理形成键合片SOI，并激活时间为100s～200s，再将键合片SOI进行退火处理，退火温度为150℃～300℃，退火时间为1h～5h。
再将键合片SOI放入裂片机的腔室内，腔室内温度为100℃～200℃，处理时间为10min～30min，得到若干裂片SOI。从裂片SOI中选择合格的裂片，再通过机械减薄与湿法刻蚀工艺将氧化层2上键合的本征Si衬底进行减薄处理，使之厚度为130nm～150nm，将该减薄后的本征Si衬底作为第二Si层3，以形成SOI结构。
步骤2、在SOI结构上生长P型Ge-Si结构。
具体而言，本实施例P型Ge-Si结构是在SOI结构上生长实现，具体请参见图5d，首先刻蚀掉部分第二Si层3，并对第二Si层3进行离子注入形成第一源区31和第一漏区32，具体地：
本实施例在第二Si层3上均匀涂抹光刻胶，用掩膜版确定好光刻范围，刻蚀掉部分第二Si层3使之呈台阶状结构，刻蚀掉的部分具体刻蚀到了氧化层2，该氧化层2处将用于接收转印的N型InAs-GaSb。最后清洗光刻胶，清洗并去除表面离子杂质，在氮气中吹干，可以提高外延层生长质量。
确定第二Si层3内第一源区31、第一漏区32的范围，将光刻胶均匀涂在第一源区31、第一漏区32，然后在热盘烘烤5min，取出进行冷却5min，分别对第一源区31和第一漏区32进行离子注入形成高掺杂的源区和漏区，具体第一源区31的掺杂剂包括P、S、Se，掺杂能量均为5～30keV、掺杂浓度均为5×108cm-3～5×109cm-3，第一漏区32的掺杂剂包括B、In、Ga，掺杂能量均为5～30keV、掺杂浓度均为5×108cm-3～5×109cm-3。然后快速高温退火激活杂质。
进一步地，请再参见图5e，采用MOCVD方法在第二Si层3上生长P型Ge层4。
具体而言，由于P型Ge层4中P型Ge的沟道长度将影响整个反相器的性能，因此根据实际反相器的需要确定P型Ge层4的生长范围，确定好P型Ge层4的生长范围后，在第二Si层3上通过金属有机化学气相沉积(Metal Organic Chemical Vapor Deposition，简称MOCVD)生长5nm～10nm的Ge材料，并原位注入杂质浓度为5×105cm-3～5×107cm-3的P型掺杂剂形成轻掺杂的P型Ge，该P型掺杂剂包括B、In、Ga。然后清洗并去除表面离子杂质，并在氮气中吹干。
步骤4、制备带有牺牲结构的N型InAs-GaSb结构。
具体而言，由于直接在氧化层2上生长InAs-GaSb结构会发现晶格存在匹配性太差的问题，因此本实施例通过单独制备N型InAs-GaSb结构，再将N型InAs-GaSb结构转移到与P型Ge-Si结构同一衬底上，具体地：
请再参见图5f，选取150nm～200nm的InAs层8作为支撑层，采用外延生长法在InAs层8上生长5nm～10nm的AlGaSb层9，与InAs层8形成牺牲结构，在此牺牲结构的基础上生长本实施例需要的N型InAs-GaSb结构。
进一步地，请再参见图5g，本实施例采用分子束外延方法(Molecular BeamEpitaxy，简称MBE)在AlGaSb层9上生长厚度为130nm～150nm的N型GaSb层5，并对N型GaSb层5进行离子注入形成第二源区51和第二漏区52，具体例子注入过程包括：确定N型GaSb层5内第二源区51、第二漏区52范围后，将光刻胶均匀涂在第二源区51、第二漏区52，然后在热盘烘烤5min，取出进行冷却5min，分别对第二源区51和第二漏区52进行离子注入形成为高掺杂的源区和漏区，具体第二漏区52的掺杂剂包括P、S、Se，掺杂能量均为5～30keV、掺杂浓度均为5×108cm-3～5×109cm-3，第二源区51的掺杂剂包括B、In、Ga，掺杂能量均为5～30keV、掺杂浓度均为5×108cm-3～5×109cm-3。然后快速高温退火激活杂质。
进一步地，请再参见图5h，本实施例采用分子束外延方法在N型GaSb层5上生长N型InAs层6，以形成带有牺牲结构的N型InAs-GaSb结构。
具体而言，由于N型InAs-GaSb结构中N型InAs层6的沟道长度将影响整个反相器的性能，因此根据实际反相器的需要确定N型InAs层6的生长范围，确定好N型InAs层6的生长范围后，在N型GaSb层5上利用分子束外延方法生长5nm～10nm的InAs材料，并原位注入掺杂浓度为5×105cm-3～5×107cm-3的N型掺杂剂形成轻掺杂的N型InAs层6，该N型掺杂剂包括P、S、Se、Sn，以形成带有牺牲结构的N型InAs-GaSb结构。
形成带有牺牲结构的N型InAs-GaSb结构后，清洗并去除表面离子杂质，并在氮气中吹干。请再参见图5i，将带有牺牲结构的N型InAs-GaSb结构表面涂抹一层光刻胶10，用光刻胶10将N-InAs-GaSb结构最外层包裹，用于后续的转印操作。
步骤5、通过转印技术去除牺牲结构得到N型InAs-GaSb结构并将N型InAs-GaSb结构转印到SOI结构上。
具体而言，请再参见图5j，本实施例首先采用掩膜版确定好带有牺牲结构的N型InAs-GaSb结构的光刻范围后，刻蚀掉带有牺牲结构的N型InAs-GaSb结构周围部分光刻胶10形成沟槽11，确保后续可以进行牺牲结构的腐蚀。
进一步地，请再参见图5k，本实施例将NH4OH溶液导入沟槽11中腐蚀掉部分AlGaSb层9，形成上窄下宽的结构，方便后续转印工作；清洗并去除AlGaSb层9表面离子杂质，并在氮气中吹干。
进一步地，本实施例采用有机物弹性聚二甲基硅氧烷(Polydimethylsiloxane，简称PDMS)板将N型InAs-GaSb结构从带有牺牲结构的N型InAs-GaSb结构中剥离，只留下部分蚀刻的牺牲结构，将PDMS连接的N型InAs-GaSb结构进行清洗，确保将残留的牺牲结构完全去掉。
进一步地，请再参见图5l，本实施例将PDMS连接的N型InAs-GaSb结构转印到与P型Ge-Si结构同侧的氧化层2上，由于N型InAs-GaSb结构中GaSb与Si的键合能力相比较与PDMS板的更强，所以将N型InAs-GaSb结构转印到SOI结构中氧化层2上，并同时去除光刻胶10和PDMS板；清洗剥离出的N型InAs-GaSb结构，去除其表面杂质，以形成本实施例需要的N型InAs-GaSb结构。
步骤6、请再参见图5m，在P型Ge-Si结构上沉积第一栅电极81、第一源电极101、第一漏电极91，在N型InAs-GaSb结构上沉积第二栅电极82、第二源电极102、第二漏电极92。
具体而言，通过上述步骤得到了N型InAs-GaSb/P型Ge-Si结构，接着分别在N型InAs-GaSb结构、P型Ge-Si结构生长电极，具体地：
在P型Ge-Si结构上沉积第一栅电极81、第一源电极101、第一漏电极91，具体包括：采用原子层淀积方法在P型Ge层4上生长厚度为3nm～5nm的第一栅介质层71，第一栅介质层71的材料包括Al2O3高k介质、掺杂多晶硅、金属镍、金属钴、金属硅化物，采用电子束蒸发方法分别在第一栅介质层71上沉积第一栅电极81、P型Ge层4上沉积第一漏电极91、第二Si层3上沉积第一源电极101，比如在第一栅介质层71上溅射TiN形成栅金属，并采用湿法刻蚀去除光刻胶形成第一栅电极81，第一栅电极81的厚度为5nm～10nm，同时在P型Ge-Si结构中源、漏接触电极区域蒸发Ni金属形成源金属、漏金属，并采用湿法刻蚀去除光刻胶形成第一漏电极91、第一源电极101，第一漏电极91、第一源电极101的厚度均为5nm～10nm。
在N型InAs-GaSb结构上沉积第二栅电极82、第二源电极102、第二漏电极92，具体包括：采用原子层淀积方法在N型InAs层6上生长厚度为3nm～5nm的第二栅介质层72，第二栅介质层72的材料包括Al2O3高k介质、掺杂多晶硅、金属镍、金属钴、金属硅化物，采用电子束蒸发方法分别在第二栅介质层72上沉积第二栅电极82、N型InAs层6上沉积第二漏电极92、N型GaSb层5上沉积第二源电极102，比如在第二栅介质层72上溅射TiN形成栅金属，并采用湿法刻蚀去除光刻胶形成第二栅电极82，第二栅电极82的厚度为5nm～10nm；同理，在N型InAs-GaSb结构中源、漏接触电极区域蒸发Ni金属形成源金属、漏金属，并采用湿法刻蚀去除光刻胶形成第二漏电极92、第二源电极102，第二漏电极92、第二源电极102的厚度均为5nm～10nm。
步骤7、请再参见图5n，将第一栅电极81、第一源电极101、第一漏电极91分别与第二栅电极82、第二源电极102、第二漏电极92以预设连接规则连接，以完成基于N型InAs-GaSb/P型Ge-Si结构反相器的制备。
具体而言，本实施例在进行连接之前，首先对P型Ge-Si结构第一源区31、第一漏区32，以及N型InAs-GaSb结构所在的第二源区51、第二漏区52形成欧姆接触，具体欧姆接触工艺为：利用光刻胶进行掩膜，在要做欧姆接触的第一源区31、第一漏区32、第二源区51、第二漏区52处分别利用缓冲氧化物刻蚀(Buffered Oxide Etch，简称BOE)溶液进行腐蚀，去除多余的第一栅介质层71、第二栅介质层72，然后在该欧姆接触区域电子束蒸发Ti/Pt/Au，分别与N型InAs层6、N型GaSb层5、P型Ge层4、第二Si层3形成欧姆接触。最后进入同CMOS一致的后道工序，开接触孔及金属化处理等，并将N型InAs-GaSb结构上沉积的上沉积第二栅电极82、第二源电极102、第二漏电极92、P型Ge-Si结构上沉积第一栅电极81、第一源电极101、第一漏电极91以预设连接规则连线，具体预设连接规则定义为：N型InAs-GaSb结构的第二栅电极82和P型Ge-Si的第一栅电极81相连接作为输入端，将N型InAs-GaSb结构的第二漏电极92和P型Ge-Si的第一漏电极91相连接作为输出端，N型InAs-GaSb结构的第二源电极102接地，P型Ge-Si的第一源电极101接电源VDD，以实现基于N型InAs-GaSb/P型Ge-Si结构反相器的制备。其中，本实施例还可以包括在连接之前，在步骤7后的器件表面沉积钝化层，钝化层作为一层保护膜，防止器件被污染。
综上所述，本实施例利用SOI技术生长Si层，并在Si层上制备P型Ge-Si结构，然后独立制备N型InAs-GaSb结构并通过转印技术将其转印与P型Ge-Si结构同一基底(氧化层2)上，与P型Ge-Si结构连接，构成本实施例提出的基于N型InAs-GaSb/P型Ge-Si结构的反相器；本实施例N型InAs-GaSb结构是外延生长转印来的器件，相比较直接生长构成的反相器晶格匹配性好，减小了Si与Ⅲ-Ⅴ族材料的晶格不匹配性，有利于P型Ge-Si结构上拉管和N型InAs-GaSb结构下拉管的匹配性，减小了器件的泄露电流，从而可以有效的减少了反相器正常工作的动态功耗和静态功耗。与此同时，本实施例工艺过程与传统CMOS工艺兼容，N型InAs-GaSb结构与P型Ge-Si结构均为平面结构，且工艺流程相同，有利于集成并与CMOS工艺兼容，减少了工艺复杂度，具有更好的稳态特性与瞬态特性，更大的应用前景。
本实施例基于N型InAs-GaSb/P型Ge-Si结构反相器制备方法制备上述实施例一所述的反相器，可以执行上述实施例一所述的反相器实施例，其实现原理和技术效果类似，在此不再赘述。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种基于N型InAs-GaSb/P型Ge-Si结构的反相器，其特征在于，包括：
第一Si层(1)；
位于所述第一Si层(1)上的氧化层(2)；
分别位于所述氧化层(2)上的P型Ge-Si结构和N型InAs-GaSb结构；
在所述P型Ge-Si结构上沉积有第一栅电极(81)、第一源电极(101)、第一漏电极(91)；
在所述N型InAs-GaSb结构上沉积有第二栅电极(82)、第二源电极(102)、第二漏电极(92)；
所述第一栅电极(81)、所述第一源电极(101)、所述第一漏电极(91)分别与所述第二栅电极(82)、所述第二源电极(102)、所述第二漏电极(92)以预设连接规则连接，以构成基于N型InAs-GaSb/P型Ge-Si结构的反相器；
其中，所述P型Ge-Si结构包括：
位于所述氧化层(2)上的第二Si层(3)，在所述第二Si层(3)内形成有第一源区(31)、第一漏区(32)；
位于所述第二Si层(3)上的P型Ge层(4)，其中，所述P型Ge层(4)上生长有第一栅介质层(71)，在所述第一栅介质层(71)上沉积有第一栅电极(81)，在所述P型Ge层(4)上沉积有所述第一漏电极(91)，在所述第二Si层(3)上沉积有所述第一源电极(101)；
其中，所述N型InAs-GaSb结构包括：
位于所述氧化层(2)上的N型GaSb层(5)，在所述N型GaSb层(5)内形成有第二源区(51)、第二漏区(52)；
位于所述N型GaSb层(5)上的N型InAs层(6)，其中，所述N型InAs层(6)上生长有第二栅介质层(72)，在所述第二栅介质层(72)上沉积有所述第二栅电极(82)，在所述N型InAs层(6)上沉积有所述第二漏电极(92)，在所述N型GaSb层(5)上沉积于所述第二源电极(102)。
2.根据权利要求1所述的基于N型InAs-GaSb/P型Ge-Si结构的反相器，其特征在于，所述N型InAs-GaSb结构是通过转印技术转印至所述氧化层(2)上。
3.根据权利要求1所述的基于N型InAs-GaSb/P型Ge-Si结构的反相器，其特征在于，所述N型InAs-GaSb结构中，所述N型GaSb层(5)的厚度为130nm～150nm，N型掺杂浓度为5×1012cm-3～5×1015cm-3，所述N型InAs层(6)的厚度为5nm～10nm，N型掺杂浓度为5×1015cm-3～5×1017cm-3，N型掺杂的掺杂剂包括P、S、Se。
4.根据权利要求1所述的基于N型InAs-GaSb/P型Ge-Si结构的反相器，其特征在于，所述P型Ge-Si结构中，所述第二Si层(3)的厚度为130nm～150nm，所述P型Ge层(4)的厚度为5nm～10nm，P型掺杂浓度为5×1015cm-3～5×1017cm-3，P型掺杂的掺杂剂包括B、In、Ga。
5.一种基于N型InAs-GaSb/P型Ge-Si结构反相器的制备方法，其特征在于，包括：
制备SOI结构；
在所述SOI结构上生长P型Ge-Si结构；
制备带有牺牲结构的N型InAs-GaSb结构；
通过转印技术去除所述牺牲结构得到N型InAs-GaSb结构并将所述N型InAs-GaSb结构转印到所述SOI结构上；
在所述P型Ge-Si结构上沉积第一栅电极(81)、第一源电极(101)、第一漏电极(91)；
在所述N型InAs-GaSb结构上沉积第二栅电极(82)、第二源电极(102)、第二漏电极(92)；
将所述第一栅电极(81)、所述第一源电极(101)、所述第一漏电极(91)分别与所述第二栅电极(82)、所述第二源电极(102)、所述第二漏电极(92)以预设连接规则连接，以完成基于N型InAs-GaSb/P型Ge-Si结构反相器的制备。
6.根据权利要求5所述的基于N型InAs-GaSb/P型Ge-Si结构反相器的制备方法，其特征在于，制备SOI结构包括：
选取第一Si层(1)；
对所述第一Si层(1)进行氧化处理形成氧化层(2)，并对覆盖有氧化层(2)的所述第一Si层(1)进行氢离子注入；
另选取第二Si层(3)，并与覆盖有氧化层(2)的所述第一Si层(1)进行键合处理，以形成所述SOI结构。
7.根据权利要求6所述的基于N型InAs-GaSb/P型Ge-Si结构反相器的制备方法，其特征在于，对覆盖有氧化层(2)的所述第一Si层(1)进行氢离子注入包括：
对覆盖有氧化层(2)的所述第一Si层(1)进行若干次氢离子注入，每次注入能量为10KeV～500KeV，注入剂量为1015～1018。
8.根据权利要求6所述的基于N型InAs-GaSb/P型Ge-Si结构反相器的制备方法，其特征在于，在所述SOI结构上生长P型Ge-Si结构，并在所述P型Ge-Si结构上沉积第一栅电极(81)、第一源电极(101)、第一漏电极(91)包括：
刻蚀掉部分所述第二Si层(3)，并对所述第二Si层(3)进行离子注入形成第一源区(31)和第一漏区(32)；
采用MOCVD方法在所述第二Si层(3)上生长P型Ge层(4)，以形成所述P型Ge-Si结构；
采用原子层淀积方法在所述P型Ge层(4)上生长第一栅介质层(71)；
采用电子束蒸发方法分别在所述第一栅介质层(71)上沉积第一栅电极(81)、所述P型Ge层(4)上沉积第一漏电极(91)、所述第二Si层(3)上沉积第一源电极(101)。
9.根据权利要求6所述的基于N型InAs-GaSb/P型Ge-Si结构反相器的制备方法，其特征在于，制备带有牺牲结构的N型InAs-GaSb结构包括：
选取InAs层(8)；
采用外延生长法在所述InAs层(8)上生长AlGaSb层(9)，与所述InAs层(8)形成所述牺牲结构；
采用分子束外延方法在所述AlGaSb层(9)上生长N型GaSb层(5)，并对所述N型GaSb层(5)进行离子注入形成第二源区(51)和第二漏区(52)；
采用分子束外延方法在所述N型GaSb层(5)上生长N型InAs层(6)，以形成所述带有牺牲结构的N型InAs-GaSb结构，并用光刻胶(10)将所述带有牺牲结构的N型InAs-GaSb结构的最外层包裹。
10.根据权利要求9所述的基于N型InAs-GaSb/P型Ge-Si结构反相器的制备方法，其特征在于，通过转印技术去除所述牺牲结构得到N型InAs-GaSb结构并将所述N型InAs-GaSb结构转印到所述SOI结构中氧化层(2)上，在所述N型InAs-GaSb结构上沉积第二栅电极(82)、第二源电极(102)、第二漏电极(92)包括：
采用掩膜版，刻蚀掉部分所述光刻胶(10)，在所述带有牺牲结构的N型InAs-GaSb结构周围形成沟槽(11)；
将NH4OH溶液导入所述沟槽(11)中腐蚀掉部分所述AlGaSb层(9)；
采用有机物弹性聚二甲基硅氧烷板将所述N型InAs-GaSb结构从带有牺牲结构的N型InAs-GaSb结构中剥离；
去除所述光刻胶(10)和所述有机物弹性聚二甲基硅氧烷板，清洗剥离出的所述N型InAs-GaSb结构，并将所述N型InAs-GaSb结构转印到所述SOI结构上；
采用原子层淀积方法在所述N型InAs层(6)上生长第二栅介质层(72)；
采用电子束蒸发方法分别在所述第二栅介质层(72)上沉积第二栅电极(82)、所述N型InAs层(6)上沉积第二漏电极(92)、所述N型GaSb层(5)上沉积第二源电极(102)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011331219.1A CN112490242B (zh) | 2020-11-24 | 2020-11-24 | 基于N型InAs-GaSb/P型Ge-Si结构的反相器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011331219.1A CN112490242B (zh) | 2020-11-24 | 2020-11-24 | 基于N型InAs-GaSb/P型Ge-Si结构的反相器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112490242A CN112490242A (zh) | 2021-03-12 |
| CN112490242B true CN112490242B (zh) | 2024-02-13 |
Family
ID=74933993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011331219.1A Active CN112490242B (zh) | 2020-11-24 | 2020-11-24 | 基于N型InAs-GaSb/P型Ge-Si结构的反相器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112490242B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104201175A (zh) * | 2014-09-03 | 2014-12-10 | 东南大学 | 一种基于薄膜晶体管的反相器 |
| CN104465657A (zh) * | 2013-09-22 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 互补tfet及其制造方法 |
| CN109065615A (zh) * | 2018-06-12 | 2018-12-21 | 西安电子科技大学 | 一种新型平面InAs/Si异质隧穿场效应晶体管及其制备方法 |
| CN110459541A (zh) * | 2019-06-27 | 2019-11-15 | 西安电子科技大学 | 一种平面互补型隧穿场效应晶体管反相器 |
| CN111640791A (zh) * | 2020-04-26 | 2020-09-08 | 西安电子科技大学 | 基于InAs/GaSb异质结的量子阱隧穿场效应晶体管及其制备方法 |
-
2020
- 2020-11-24 CN CN202011331219.1A patent/CN112490242B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465657A (zh) * | 2013-09-22 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 互补tfet及其制造方法 |
| CN104201175A (zh) * | 2014-09-03 | 2014-12-10 | 东南大学 | 一种基于薄膜晶体管的反相器 |
| CN109065615A (zh) * | 2018-06-12 | 2018-12-21 | 西安电子科技大学 | 一种新型平面InAs/Si异质隧穿场效应晶体管及其制备方法 |
| CN110459541A (zh) * | 2019-06-27 | 2019-11-15 | 西安电子科技大学 | 一种平面互补型隧穿场效应晶体管反相器 |
| CN111640791A (zh) * | 2020-04-26 | 2020-09-08 | 西安电子科技大学 | 基于InAs/GaSb异质结的量子阱隧穿场效应晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112490242A (zh) | 2021-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8778716B2 (en) | Integrated circuits based on aligned nanotubes | |
| TWI234283B (en) | Novel field effect transistor and method of fabrication | |
| JP3251889B2 (ja) | 中間ギャップ作業関数タングステン・ゲートの製造方法 | |
| US8574970B2 (en) | Method of forming an extremely thin semiconductor insulator (ETSOI) FET having a stair-shaped raised source/drain | |
| CN103262246B (zh) | 用于具有高介电常数/金属栅极MOSFET的Vt调整和短沟道控制的结构和方法 | |
| US8008138B2 (en) | Extremely thin semiconductor on insulator semiconductor device with suppressed dopant segregation | |
| US20080079095A1 (en) | Metal oxide semiconductor device and method for manufacturing the same | |
| EP1586119A2 (en) | An enhancement mode metal-oxide-semiconductor field effect transistor and method for forming the same | |
| US20120261744A1 (en) | Microelectronic device structure and manufacturing method thereof | |
| CN108807553B (zh) | 一种基于二维半导体材料的同质pn结及其制备方法 | |
| US9252237B2 (en) | Transistors, semiconductor devices, and methods of manufacture thereof | |
| US20230387329A1 (en) | Method of making decoupling capacitor | |
| US8372750B2 (en) | Method and system for improved nickel silicide | |
| CN112490242B (zh) | 基于N型InAs-GaSb/P型Ge-Si结构的反相器及其制备方法 | |
| JP3628472B2 (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| CN114937636A (zh) | 一种三维互补场效应晶体管及其制备方法 | |
| US6780700B2 (en) | Method of fabricating deep sub-micron CMOS source/drain with MDD and selective CVD silicide | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| JPH08241984A (ja) | 半導体装置の製造方法 | |
| JPH11121737A (ja) | 電界効果トランジスタおよびその製造方法 | |
| CN111785782B (zh) | 一种适用于平面工艺的InAs-GaSb TFET | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JPH06236994A (ja) | 半導体装置およびその製造方法 | |
| US11735593B2 (en) | Gate stack dipole compensation for threshold voltage definition in transistors | |
| CN108493240B (zh) | 具有轻掺杂漏结构的z型异质结隧穿场效应晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |