CN112490158B - 芯片背装拼接设备及拼接方法 - Google Patents

芯片背装拼接设备及拼接方法 Download PDF

Info

Publication number
CN112490158B
CN112490158B CN202011381239.XA CN202011381239A CN112490158B CN 112490158 B CN112490158 B CN 112490158B CN 202011381239 A CN202011381239 A CN 202011381239A CN 112490158 B CN112490158 B CN 112490158B
Authority
CN
China
Prior art keywords
base plate
chip
driving
unit
adsorption device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011381239.XA
Other languages
English (en)
Other versions
CN112490158A (zh
Inventor
陈威
党景涛
艾博
许向阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Semiconductor Equipment Institute
Original Assignee
Beijing Semiconductor Equipment Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Semiconductor Equipment Institute filed Critical Beijing Semiconductor Equipment Institute
Priority to CN202011381239.XA priority Critical patent/CN112490158B/zh
Publication of CN112490158A publication Critical patent/CN112490158A/zh
Application granted granted Critical
Publication of CN112490158B publication Critical patent/CN112490158B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automatic Assembly (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

本申请涉及芯片拼装设备技术领域，尤其是涉及一种芯片背装拼接设备及拼接方法。芯片背装拼接设备包括工作台和位于工作台上的调平单元、拼装单元、识别单元和基版。基版与调平单元相连接，调平单元能够对基版进行支撑同时对基版的水平度进行调节。拼装单元包括吸附装置，基版开设有通孔，吸附装置能够通过通孔穿过基版，以对芯片的背面吸附固定，吸附装置下降能够将芯片放置于基版上以使芯片与基版进行拼装，且拼装单元能够带动芯片移动，以对芯片与基版之间的位置偏差进行补偿。识别单元能够辅助调平单元完成基版的找平，以及辅助拼装单元完成对基版与芯片之间偏差的补偿；从而高效精确地完成芯片与基版的拼接，并使芯片的表面不被污染。

Description

芯片背装拼接设备及拼接方法
技术领域
本申请涉及芯片拼装设备技术领域，尤其是涉及一种芯片背装拼接设备及拼接方法。
背景技术
多芯片的拼接使用被广泛应用于航空、航天和测量等领域，但由于受光刻最大芯片加工尺寸的限制，需要将多个芯片与基版进行拼装；但现有的拼接设备无法满足大面积基版、多芯片拼接要求，拼接精度差，且在拼接的过程中，会使芯片的正面受到污染。
发明内容
本发明的目的在于提供一种芯片背装拼接设备及拼接方法，以实现芯片与基版的拼接，保证拼接精度，并使芯片不受污染。
本发明提供了一种芯片背装拼接设备，包括工作台和设置于所述工作台上的调平单元、拼装单元、识别单元和基版；所述基版与所述调平单元相连接，所述调平单元用于对所述基版的水平度进行调整；所述拼装单元位于所述基版的下方，所述拼装单元包括吸附装置；所述基版形成有通孔，所述吸附装置能够移动至所述通孔处，且所述吸附装置能够通过所述通孔穿过所述基版；所述吸附装置用于对芯片的背面进行吸附，并将所述芯片放置于所述基版的组装面上；所述识别单元用于对所述基版的水平度和所述芯片与所述基版的装配偏差进行检测。
进一步地，所述调平单元包括升降装置；所述升降装置的驱动端与所述基版相连接，以驱动所述基版升降；所述升降装置的数量为多个，多个所述升降装置沿所述基版的周向间隔分布。
进一步地，所述调平单元还包括万向调节装置；所述万向调节装置的数量为多个，多个所述万向调节装置与多个所述升降装置一一对应；所述基版通过所述万向调节装置与对应的所述升降装置相连接。
进一步地，所述拼装单元包括第一驱动机构，所述第一驱动机构包括第一驱动装置、第二驱动装置和第三驱动装置；所述第一驱动装置的驱动端与所述第二驱动装置相连接，所述第一驱动装置能够驱动所述第二驱动装置沿第一方向运动；所述第二驱动装置的驱动端与所述第三驱动装置相连接，所述第二驱动装置能够驱动所述第三驱动装置沿与所述第一方向垂直的第二方向运动，所述第三驱动装置的驱动端与所述吸附装置相连接；所述第一驱动装置和所述第二驱动装置用于将所述吸附装置移动至所述通孔的下方；所述第三驱动装置用于驱动所述吸附装置升降，以使所述吸附装置通过所述通孔穿过所述基版。
进一步地，所述第一驱动机构还包括旋转驱动装置；所述吸附装置通过所述旋转驱动装置与所述第三驱动装置相连接，所述旋转驱动装置用于驱动所述吸附装置绕竖直方向转动。
进一步地，所述识别单元包括第二驱动机构和视觉识别***；所述驱动机构安装于所述工作台上，所述视觉识别***位于所述基版的上方，且所述视觉识别***与所述第二驱动机构的驱动端相连接，所述第二驱动机构能够驱动所述视觉识别***移动。
进一步地，所述第二驱动机构为三轴线性滑台。
进一步地，所述通孔的数量为多个，多个所述通孔间隔分布于所述基版上。
进一步地，所述吸附装置上设有加热件。
本发明还提供了一种芯片背装拼接方法，包括以下步骤：
步骤100、将基版安装于调平单元上，通过识别单元识别所述基版的水平度，并通过所述调平单元对所述基版进行调平；
步骤200、所述拼装单元的吸附装置移动至所述基版的通孔处，所述吸附装置上述至穿过所述基版；将芯片放置于所述吸附装置上，以对所述芯片的背面进行吸附固定；
步骤300、通过识别单元对所述芯片的标记点和所述基版的标记点进行识别和偏差计算；
步骤400、所述吸附装置带动所述芯片移动，以对所述芯片与所述基版之间的偏差进行补偿；
步骤500、所述吸附装置带动所述芯片下降至所述基版的组装平面上，对所述芯片和所述基版进行组装；
步骤600、通过所述识别单元对所述芯片和所述基版之间的装配进行偏差测量；
如果偏差测量合格即可进行下一个芯片与所述基版的拼装；
如果偏差测量不合格，通过所述吸附装置带动所述芯片移动，直至偏差测量结果合格。
与现有技术相比，本发明的有益效果为：
本发明提供的芯片背装拼接设备包括工作台和设置于工作台上的调平单元、拼装单元、识别单元和基版。基版与调平单元相连接，通过调平单元能够对基版进行支撑同时对基版的水平度进行调节，使基版在与芯片拼装时处于水平。识别单元能够对基版的多个位置进行标记，以对各个位置的高度进行测量和比较，通过调平单元对基版的水平度进行调节，使基版各个位置的高度相同，从而通过识别单元辅助调平单元完成基版的找平。拼装单元位于基版的下方，拼装单元包括吸附装置；基版的拼装位处开设有通孔，拼装单元的吸附装置能够移动至通孔的下方，并上升至通过通孔穿过基版。芯片能够被放置于吸附装置上，通过吸附装置对芯片的背面进行吸附固定，然后吸附装置下降至将芯片放置于基版上以将芯片与基版进行拼装。在拼装单元对芯片与基版进行拼装时，可通过识别单元对芯片与基版的拼接位之间的偏差进行测量，然后通过拼装单元对偏差进行补偿，以使芯片与基版的拼接位之间的偏差达到可接受的范围，从而通过识别单元辅助拼装单元完成芯片与基版的拼装，高效精确地完成芯片与基版的拼接，并通过吸附装置对芯片背面进行吸附固定的设置，使芯片在于基版拼接的过程中，芯片的表面不会被污染。
本发明还提供了一种芯片背装拼接方法，包括以下步骤：
首先，将基版安装于调平单元上，通过识别单元识别基版的水平度，并通过调平单元对基版进行调平；下一步，拼装单元的吸附装置移动至基版的通孔处，吸附装置上述至穿过基版；将芯片放置于吸附装置上，以对芯片的背面进行吸附固定；下一步，通过识别单元对芯片的标记点和基版的标记点进行识别和偏差计算；下一步，吸附装置带动芯片移动，以对芯片与基版之间的偏差进行补偿；下一步，吸附装置带动芯片下降至基版的组装平面上，对芯片和基版进行组装，下一步，通过识别单元对芯片和基版之间的装配进行偏差测量；如果偏差测量合格即可进行下一个芯片与基版的拼装；如果偏差测量不合格，通过吸附装置带动芯片移动，直至偏差测量结果合格。从而高效、精确地完成基版与芯片的拼装，并不对芯片造成污染。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的芯片背装拼接设备的结构示意图；
图2为本发明实施例提供的调平单元的结构示意图；
图3为本发明实施例提供的拼装单元的结构示意图；
图4为本发明实施例提供的芯片背装拼接方法的流程图。
附图标记：
1-识别单元，11-视觉识别***，2-调平单元，21-升降装置，3-拼装单元，31-第一驱动装置，32-第二驱动装置，33-第三驱动装置，34-旋转驱动装置，35-吸附装置，4-基版，5-芯片，6-工作台，a-第一方向，b-第二方向。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
通常在此处附图中描述和显示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。
基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
下面参照图1至图4描述根据本申请一些实施例所述的芯片背装拼接设备及拼接方法。
本申请提供了一种芯片背装拼接设备，如图1至图3所示，包括工作台6和设置于工作台6上的调平单元2、拼装单元3、识别单元1和基版4。
如图1和图2所示，基版4沿水平方向安装于调平单元2上，通过调平单元2能够对基版4进行支撑同时对基版4的水平度进行调节，使基版4在与芯片5拼装时处于水平。优选地，调平单元2包括多个升降装置21和多个万向调节装置，多个升降装置21固定安装于工作台6上，且多个升降装置21的驱动端能够沿竖直方向做伸缩运动；每个升降装置21的驱动端均对应安装有一个万向调节装置，多个升降装置21通过万向调节装置与基版4的下板面相连接；多个升降装置21沿基版4的周向间隔分布，每个升降装置21能够单独动作，以驱动基版4运动，对基版4各处的高度进行调整，使基版4各处的高度相同，从而使基版4处于水平，完成对基版4的找平。优选地，升降装置21的数量为四个，基版4呈方形，四个升降装置21分别设置于基版4的四个顶角处，通过四个升降装置21分别调节基版4四个顶角处的高度，使基版4四个顶角处于相同的高度，即可将基版4调整至水平。在该实施例中，升降装置21的驱动端与基版4之间通过万向调节装置进行连接，从而在基版4找平的过程中，基版4与每个升降装置21的驱动端的连接可根据基版4不同位置的升降情况和受力情况，自动调节基版4与升降装置21连接处的角度，避免若基版4与升降装置21刚性连接会引起的对基版4的损伤。
在该实施例中，芯片背装拼接设备通过识别单元1辅助调平单元2完成对基版4的找平。优选地，如图1所示，识别单元1包括第二驱动机构和视觉识别***11，第二驱动机构安装于工作台6上，视觉识别***11设置于基版4的上方，且视觉识别***11与第二驱动机构的驱动端相连接，通过第二驱动机构能够驱动视觉识别***11沿水平的第一方向a和第二方向b运动，以及第二驱动机构能够驱动视觉识别***11沿竖直方向升降。优选地，第二驱动机构为三轴线性滑台，三轴线性滑台包括沿第一方向a设置的X轴滑台、沿第二方向b设置的Y轴滑台和沿竖直方向设置的Z轴滑台，Y轴滑台安装于X轴滑台，使Y轴滑台能够在X轴滑台上沿第一方向a往复运动；Z轴滑台安装于Y轴滑台上，使Z轴滑台能够在Y轴滑台上沿第二方向b往复运动，视觉识别***11与Z轴滑台相连接，使视觉识别***11能够在Z轴滑台上沿竖直方向运动，从而通过三轴线性滑台能够驱动视觉识别***11沿水平的第一方向a和第二方向b，以及沿竖直方向运动，进而使视觉识别***11能够移动至基版4的各处。
在通过视觉识别***11辅助调平单元2对基版4进行找平的过程中，首先选取基版4上的位置作为标记点，然后通过视觉识别***11对多个标记点处基版4的高度进行测量和比较；然后通过调平单元2的多个升降装置21对基版4的各处的高度进行调节，直至选取的多个标记点处的基版4的高度相同，即完成对基版4的找平。
在该实施例中，芯片背装拼接设备通过拼装单元3完成芯片5与基版4的拼接。基版4上形成芯片的拼接位，在芯片的拼接位处开设有贯穿基版4的通孔；优选地，基版4上具有多个拼接位，多个拼接位间隔分布于基版4上，每个拼接位处均对应开设有一个通孔。
如图1和图3所示，拼装单元3设置于基版4的下方，拼装单元3包括吸附装置35和用于驱动吸附装置35运动的第一驱动机构，第一驱动机构能够驱动吸附装置35沿水平的第一方向a和第二方向b运动，能够驱动吸附装置35沿竖直方向运动，同时也能够驱动吸附装置35绕沿竖直方向延伸的轴线转动。
优选地，第一驱动机构包括第一驱动装置31、第二驱动装置32、第三驱动装置33和旋转驱动装置34。第一驱动装置31固定安装于工作台6上，第二驱动装置32安装于第一驱动装置31的驱动端，通过第一驱动装置31能够驱动第二驱动装置32沿第一方向a运动；第三驱动装置33安装于第二驱动装置32的驱动端，通过第二驱动装置32能够驱动第三驱动装置33沿第二方向b运动；吸附装置35通过旋转驱动装置34与第三驱动装置33的驱动端相连接，通过第三驱动装置33能够驱动吸附装置35沿竖直方向运动，通过旋转驱动装置34能够驱动吸附装置35绕沿竖直方向延伸的轴线转动。
通过第一驱动装置31和第二驱动装置32能够带动吸附装置35沿水平的第一方向a和第二方向b运动，使吸附装置35移动至基版4的拼接位对应的通孔的下方；通过第三驱动装置33能够带动吸附放置沿竖直方向运动，使吸附装置35能够穿过通孔伸到基版4的上方。
吸附装置35的上端形成有吸附端，操作人员可将芯片5放置于吸附端，使芯片5附着于吸附装置35上，通过吸附装置35的运动带动芯片5运动。通过旋转驱动装置34驱动吸附装置35和芯片5转动，使芯片5转动至与拼接位相对应的角度，然后再次通过第三驱动装置33驱动芯片5下降，使芯片5落于基版4的拼接位上。优选地，基版4的拼接位处涂覆有粘结剂，吸附装置35上设置有加热件，待将芯片5放置于基版4上后，加热件可对粘结剂进行加热，以利用粘结剂将芯片5粘结在基版4上。
在该实施例中，优选地，可通过一个三轴线性滑台作为第一驱动装置31、第二驱动装置32和第三驱动装置33，通过三轴线性滑台实现对吸附装置35水平方向和竖直方向运动的驱动。
在通过拼装单元3将芯片5与基版4拼装的过程中，识别单元1可对基版4与芯片5之间的装配偏差进行检测，然后通过拼装单元3对芯片5与拼接位之间的误差进行补偿。在完成吸附装置35对芯片5的吸附后，首先，通过视觉识别***11对芯片5上的特征点进行标记形成第一标记点，通过视觉识别***11对拼接位的特征点进行标记形成第二标记点；并通过视觉识别***11对第一标记点和第二标记点进行分析和偏差计算，得到芯片5与拼接位之间的位置误差；然后通过第一驱动机构驱动芯片5移动，如使芯片5沿第一方向a和第二方向b移动预定距离，或使芯片5旋转预定角度，直至芯片5与基版4的拼接位之间的偏差合格；然后通过第一驱动机构驱动芯片5下降至芯片5落在基版4的安装位上。
在芯片5落在基版4上后，还可通过视觉识别***11再次对芯片5与基版4的拼接位之间的位置偏差进行测量，如果偏差测量合格，即可进行下一个芯片5与基版4的拼装；如果测量不合格，在视觉识别***11对偏差进行计算后，通过第一驱动机构移动芯片5以对芯片5与基版4拼接位之间的偏差进行补偿至偏差合格。
需要说明的是，通过本申请的芯片背装拼接设备可对大面积的基版4与芯片5进行拼装，只需工作台6具有足够的占地面积，用于对基版4进行支撑的调平单元2能够对基版4提供有效地支撑，拼装单元3中的吸附装置35在水平方向上具有足够的移动范围，使吸附装置35能够移动至基版4上的各个拼接位处，识别单元1的视觉识别***11也具有在水平方向的足够的移动范围，使视觉******能够移动至基版4的各个拼接位处，即可实现大面积基版4与多芯片5的拼装。
因此，通过芯片背装拼接设备可高效、精确地完成芯片5与基版4的拼接，并且在拼接过程中，并通过吸附装置35对芯片5背面进行吸附固定的设置，使芯片5在于基版4拼接的过程中，芯片5的表面不会被污染；同时，芯片背装拼接设备结构简单，生产制造成本低，便于维护保养。
本申请还提供了一种采用上述的芯片拼接设备的芯片背装拼接方法，如图4所示，包括以下步骤：
步骤100、将基版安装于调平单元上，通过识别单元识别基版的水平度，并通过调平单元对基版进行调平；
步骤200、拼装单元的吸附装置移动至基版的通孔处，吸附装置上移至穿过基版；将芯片放置于吸附装置上，以对芯片的背面进行吸附固定；
步骤300、通过识别单元对芯片的标记点和基版的标记点进行识别和偏差计算；
步骤400、吸附装置带动芯片移动，以对芯片与基版之间的偏差进行补偿；
步骤500、吸附装置带动芯片下降至基版的组装平面上，对芯片和基版进行组装；
步骤600、通过识别单元对芯片和基版之间的装配进行偏差测量；
如果偏差测量合格即可进行下一个芯片与基版的拼装；
如果偏差测量不合格，通过吸附装置带动芯片移动，直至偏差测量结果合格。
优选地，芯片背装拼接方法的步骤如下：
步骤100、将基版4安装于调平单元2上，通过识别单元1的视觉识别***11移动至基版4的不同位置处，选取基版4上的多个位置进行标记形成多个标记点；通过视觉识别***11对多个标记点的高度进行测量和比较，得到基版4水平度的偏差，然后通过调平单元2对基版4各处的高度进行调节，直至基版4水平度的偏差处于合格范围内，完成基版4的找平。
步骤200、通过拼装单元3的第一驱动机构驱动吸附装置35运动，使吸附装置35移动至基版4的通孔的下方，并使吸附装置35上升直至吸附装置35伸出基版4预定高度；将待拼装的芯片5放置于吸附装置35的吸附端，通过吸附装置35对芯片5进行吸附固定。
步骤300、在通过吸附装置35完成对芯片5的吸附固定后，移动视觉识别***11选取芯片5上的特征点作为第一标记点进行标记，选取基版4上的特征点作为第二标记点进行标记；通过视觉识别***11对第一标记点和第二标记点进行分析和偏差计算，以得到芯片5和基版4的拼接位之间的位置偏差。
步骤400、在得到芯片5和基版4的拼接位之间的位置偏差后，通过第一驱动机构驱动芯片5移动，以对芯片5和基版4的拼接位之间的位置偏差进行补偿，直至偏差结果合格。
步骤500、第一驱动机构驱动芯片5下降，将芯片5放置于基版4上，对芯片5和基版4进行拼装。
步骤600、在将芯片5放置于基版4后，再次利用视觉识别***11对芯片5的第一标记点和基版4上的第二标记点进行分析计算，得到二者之间的偏差。
若芯片5与基版4之间的偏差在可接受范围，即偏差测量合格，便可重复上述步骤200至步骤500进行下一个芯片5与基版4的拼装；
若芯片5与基版4之间的偏差超出可接受范围，即偏差测量不合格，则需要通过第一驱动机构移动芯片5以对偏差进行补偿，指示偏差测量合格，进行下一个芯片5与基版4的拼装。
因此，采用芯片背装拼接设备，采用芯片背装拼接方法，可进行多芯片、大面积的拼装，同时保证芯片5与基版4的拼装精度，且不会对芯片5的表面造成污染。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种芯片背装拼接设备，其特征在于，包括工作台和设置于所述工作台上的调平单元、拼装单元、识别单元和基版；
所述基版与所述调平单元相连接，所述调平单元用于对所述基版的水平度进行调整；
所述拼装单元位于所述基版的下方，所述拼装单元包括吸附装置；
所述基版形成有通孔，所述吸附装置能够移动至所述通孔处，且所述吸附装置能够通过所述通孔穿过所述基版；
所述吸附装置用于对芯片的背面进行吸附，并将所述芯片放置于所述基版的组装面上；
所述识别单元用于对所述基版的水平度和所述芯片与所述基版的装配偏差进行检测。
2.根据权利要求1所述的芯片背装拼接设备，其特征在于，所述调平单元包括升降装置；
所述升降装置的驱动端与所述基版相连接，以驱动所述基版升降；
所述升降装置的数量为多个，多个所述升降装置沿所述基版的周向间隔分布。
3.根据权利要求2所述的芯片背装拼接设备，其特征在于，所述调平单元还包括万向调节装置；
所述万向调节装置的数量为多个，多个所述万向调节装置与多个所述升降装置一一对应；
所述基版通过所述万向调节装置与对应的所述升降装置相连接。
4.根据权利要求1所述的芯片背装拼接设备，其特征在于，所述拼装单元包括第一驱动机构；
所述第一驱动机构包括第一驱动装置、第二驱动装置和第三驱动装置；
所述第一驱动装置的驱动端与所述第二驱动装置相连接，所述第一驱动装置能够驱动所述第二驱动装置沿第一方向运动；
所述第二驱动装置的驱动端与所述第三驱动装置相连接，所述第二驱动装置能够驱动所述第三驱动装置沿与所述第一方向垂直的第二方向运动，所述第三驱动装置的驱动端与所述吸附装置相连接；
所述第一驱动装置和所述第二驱动装置用于将所述吸附装置移动至所述通孔的下方；
所述第三驱动装置用于驱动所述吸附装置升降，以使所述吸附装置通过所述通孔穿过所述基版。
5.根据权利要求4所述的芯片背装拼接设备，其特征在于，所述第一驱动机构还包括旋转驱动装置；
所述吸附装置通过所述旋转驱动装置与所述第三驱动装置相连接，所述旋转驱动装置用于驱动所述吸附装置绕竖直方向转动。
6.根据权利要求1所述的芯片背装拼接设备，其特征在于，所述识别单元包括第二驱动机构和视觉识别***；
所述第二驱动机构安装于所述工作台上，所述视觉识别***位于所述基版的上方，且所述视觉识别***与所述第二驱动机构的驱动端相连接，所述第二驱动机构能够驱动所述视觉识别***移动。
7.根据权利要求6所述的芯片背装拼接设备，其特征在于，所述第二驱动机构为三轴线性滑台。
8.根据权利要求1所述的芯片背装拼接设备，其特征在于，所述通孔的数量为多个，多个所述通孔间隔分布于所述基版上。
9.根据权利要求1所述的芯片背装拼接设备，其特征在于，所述吸附装置上设有加热件。
10.一种芯片背装拼接方法，其特征在于，包括以下步骤：
步骤100、将基版安装于调平单元上，通过识别单元识别所述基版的水平度，并通过所述调平单元对所述基版进行调平；
步骤200、拼装单元的吸附装置移动至所述基版的通孔处，所述吸附装置上移至穿过所述基版；
将芯片放置于所述吸附装置上，以对所述芯片的背面进行吸附固定；
步骤300、通过识别单元对所述芯片的标记点和所述基版的标记点进行识别和偏差计算；
步骤400、所述吸附装置带动所述芯片移动，以对所述芯片与所述基版之间的偏差进行补偿；
步骤500、所述吸附装置带动所述芯片下降至所述基版的组装平面上，对所述芯片和所述基版进行组装；
步骤600、通过所述识别单元对所述芯片和所述基版之间的装配进行偏差测量；
如果偏差测量合格即可进行下一个芯片与所述基版的拼装；
如果偏差测量不合格，通过所述吸附装置带动所述芯片移动，直至偏差测量结果合格。
CN202011381239.XA 2020-11-30 2020-11-30 芯片背装拼接设备及拼接方法 Active CN112490158B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011381239.XA CN112490158B (zh) 2020-11-30 2020-11-30 芯片背装拼接设备及拼接方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011381239.XA CN112490158B (zh) 2020-11-30 2020-11-30 芯片背装拼接设备及拼接方法

Publications (2)

Publication Number Publication Date
CN112490158A CN112490158A (zh) 2021-03-12
CN112490158B true CN112490158B (zh) 2024-01-26

Family

ID=74938367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011381239.XA Active CN112490158B (zh) 2020-11-30 2020-11-30 芯片背装拼接设备及拼接方法

Country Status (1)

Country Link
CN (1) CN112490158B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116038774B (zh) * 2023-03-31 2023-07-04 无锡卓海科技股份有限公司 一种晶圆载台与机械臂的平行度调节结构及调节方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769997A (zh) * 2011-05-04 2012-11-07 Ips***股份有限公司 半导体芯片接合设备
JP2016152393A (ja) * 2015-02-19 2016-08-22 東レエンジニアリング株式会社 実装装置および実装方法
CN209104133U (zh) * 2018-11-06 2019-07-12 深圳格兰达智能装备股份有限公司 一种芯片自动压盖设备的吸取组件
CN209140085U (zh) * 2018-08-29 2019-07-23 大族激光科技产业集团股份有限公司 一种真空吸附调平装置
CN111834272A (zh) * 2019-04-18 2020-10-27 富士电机株式会社 组装治具套件及半导体模块的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472728B2 (en) * 2001-03-05 2002-10-29 Delphi Technologies, Inc. Condition sensitive adhesive tape for singulated die transport devices
US6827789B2 (en) * 2002-07-01 2004-12-07 Semigear, Inc. Isolation chamber arrangement for serial processing of semiconductor wafers for the electronic industry

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102769997A (zh) * 2011-05-04 2012-11-07 Ips***股份有限公司 半导体芯片接合设备
JP2016152393A (ja) * 2015-02-19 2016-08-22 東レエンジニアリング株式会社 実装装置および実装方法
CN209140085U (zh) * 2018-08-29 2019-07-23 大族激光科技产业集团股份有限公司 一种真空吸附调平装置
CN209104133U (zh) * 2018-11-06 2019-07-12 深圳格兰达智能装备股份有限公司 一种芯片自动压盖设备的吸取组件
CN111834272A (zh) * 2019-04-18 2020-10-27 富士电机株式会社 组装治具套件及半导体模块的制造方法

Also Published As

Publication number Publication date
CN112490158A (zh) 2021-03-12

Similar Documents

Publication Publication Date Title
JP6698222B2 (ja) 航空機構造体製造装置
CN102789081B (zh) 一种lcd组装机
CN109739006B (zh) 一种透镜贴合***及方法
CN112490158B (zh) 芯片背装拼接设备及拼接方法
US20220232748A1 (en) Display panel bonding device and correction apparatus and method thereof
CN111189777B (zh) 双工位acf胶高精度剪切贴附机构
CN111354286A (zh) 超高精度Micro LED屏幕芯片电子功能测试设备
KR20180126106A (ko) 카메라 모듈 검사장치용 위치 정렬 장치
CN214107695U (zh) 适用于高度传感器制造的自动压装点胶设备
CN219319336U (zh) 晶圆测量装置
CN110137100B (zh) 键合设备及键合方法
CN112614804A (zh) 加热吸盘组件以及芯片拼接装置
CN211305416U (zh) 一种多段异型fpc绑定机构
CN113523566A (zh) 激光焊接压合同轴补偿机构、电池模组焊接工装及方法
CN216899235U (zh) 一种可自动调整光源距离的光感测试装置
CN210986609U (zh) 一种贴合假压设备
CN116385552A (zh) 一种3d相机标定与测试设备
CN219426758U (zh) 一种平台调平对位装置
CN116147503B (zh) 激光位移传感器测试机器人主从距离准确度方法及***
CN217043252U (zh) 一种应用于侧面涂布的定位机构
CN220290779U (zh) 一种中转台、校准装置及固晶机
CN106944699B (zh) Pcb基板自动装配装置
CN211222475U (zh) 电池片对位调整装置
CN221186452U (zh) 一种调节XYθ轴的运动平台装置
CN217877559U (zh) 一种工件固定工装和检测校正***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant