CN112470274A - 用于3D FeRAM的架构、结构、方法和存储阵列 - Google Patents

用于3D FeRAM的架构、结构、方法和存储阵列 Download PDF

Info

Publication number
CN112470274A
CN112470274A CN202080003086.7A CN202080003086A CN112470274A CN 112470274 A CN112470274 A CN 112470274A CN 202080003086 A CN202080003086 A CN 202080003086A CN 112470274 A CN112470274 A CN 112470274A
Authority
CN
China
Prior art keywords
cell
array
feram
stack
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080003086.7A
Other languages
English (en)
Other versions
CN112470274B (zh
Inventor
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Publication of CN112470274A publication Critical patent/CN112470274A/zh
Application granted granted Critical
Publication of CN112470274B publication Critical patent/CN112470274B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种三维存储架构，所述三维存储架构包括存储单元的顶部单元阵列、存储单元的底部单元阵列、耦合到阵列的多条字线、以及耦合到字线并且可操作以选择性地激活字线的多个字线解码器。多个字线解码器从底部单元阵列的第一边缘和从底部单元阵列的第二边缘延伸，第二边缘与第一边缘是相对的，其中，多个字线解码器包括字线解码器的第一部分和字线解码器的第二部分，并且其中，字线解码器的第一部分相对于字线解码器的第二部分沿平行于、或基本平行于第一边缘和第二边缘的方向移动。

Description

用于3D FeRAM的架构、结构、方法和存储阵列
技术领域
本公开总体上涉及包括铁电随机存取存储器的三维电子存储器，并且更具体地，涉及增加三维交叉点存储器中的存储单元的密度。
背景技术
通过改进工艺技术、电路设计、编程算法、和制造工艺，将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。这样，平面存储单元的存储密度接近上限。
铁电随机存取存储器(FeRAM)使用平面晶体管作为用于铁电存储单元的选择器件以形成二维存储阵列。FeRAM是类似于动态随机存取存储器(DRAM)的随机存取存储器，但是FeRAM使用具有铁电电容器而不是电介质电容器的存储单元来储存数据。FeRAM可以降低功率使用，具有更快的写入性能、和良好的读取和写入耐久性(例如，从约1010到约1014个循环，可能作为DRAM或闪存)、以及良好的数据保持能力。
常规的FeRAM使用并联的电容器存储单元，其需要大尺寸(通常大于15F2的单元尺寸)以实现足够的电容变化。结果，存储位面积较大并且数据储存密度较低并且不能与主流存储技术竞争。三维(3D)存储架构可以解决平面存储单元中的密度限制。单个电容器FeRAM单元是1T1C FeRAM单元。
发明内容
包括以下的发明内容以便提供对本公开的方面和特征的基本理解。该发明内容不是广泛的概述，并且因此，其并非旨在特别地标识关键或重要的元件或描绘本公开的范围。其唯一目的是以概括的格式提出概念。
在一个方面中，呈现了用于3D铁电存储单元的新的单元结构，以增加数据储存密度并减少存储位成本。在当前的新的单元结构中，交叉点阵列采用有平行的位线(BL)和垂直的字线(WL)。可以通过垂直晶体管将存储单元控制为在单个堆栈(deck)上的4F2的有效单元尺寸、或在两个堆栈上的2F2的有效单元尺寸，其中F是最小处理尺寸。在另一个方面中，可以通过诸如容器电容器(container capacitor)的容器型FeRAM存储单元来控制存储单元，以减少每个个体的存储单元的占用面积，以便增加存储位密度。可以在顶部上进一步添加FeRAM单元的附加层以进一步增加存储位密度。
使用FeRAM的容器型存储单元允许较小的单位存储单元尺寸。交叉点架构和垂直晶体管在每个堆栈上实现4F2的有效单元尺寸。该架构为FeRAM存储单元的两个堆栈实现了2F2的有效单元尺寸，并且为FeRAM单元的四个堆栈实现了1F2的有效单元尺寸。具有共享的公共基板或位线的3D FeRAM架构增加了存储位密度并降低了硅成本。
用于实施3D FeRAM存储阵列的交叉点架构包括垂直晶体管选择器件和在单个电容器FeRAM单元的底部单元堆栈的顶部上的单个电容器FeRAM单元的顶部单元堆栈。垂直晶体管选择器件实现交叉点阵列和每堆栈4F2的有效单元尺寸。多个FeRAM单元是容器电容器，该容器电容器实现4F2的有效单元尺寸。顶部单元堆栈和底部单元堆栈共享公共基板或公共位线。
三维存储阵列包括存储单元的顶部单元阵列、存储单元的底部单元阵列、顶部单元阵列和底部单元阵列之间的公共基板、耦合到顶部单元阵列并且耦合到底部单元阵列的多条字线、两组位线，所述两组位线包括耦合到顶部单元阵列的一组顶部单元位线和耦合到底部单元阵列的一组底部单元位线。多条字线和该组位线形成交叉点阵列。多个FeRAM单元在顶部单元阵列和底部单元阵列中。顶部单元阵列的多条字线可以平行于底部单元阵列的多条字线。该组位线可以垂直于多条字线。
三维FeRAM存储单元包括垂直铁电存储单元容器和垂直选择晶体管。垂直铁电存储单元容器可以设置在垂直选择晶体管上方。垂直铁电存储单元容器是容器电容器。
制造三维存储阵列的方法包括：形成用于底部堆栈的第一组平行的位线；形成垂直晶体管的阵列；在垂直晶体管上***FeRAM存储单元；在FeRAM单元上形成公共基板；以及通过形成用于顶部堆栈的第二组平行的位线和形成垂直晶体管的阵列来形成存储单元的顶部堆栈。
附图说明
当考虑参考示例性实施例和附图的以下描述时，将进一步理解本公开的前述方面、特征和优点，其中，相似的附图标记表示相似的元件。在描述附图中示出的本公开的示例性实施例时，为了清楚起见，可以使用特定的术语。然而，本公开的方面不旨在限于所使用的特定的术语。
图1是现有的平面存储单元的区段的等距视图。
图2是现有的平面存储单元的区段的平面图。
图3A和图3B是根据实施例的三维交叉点存储器的区段的平面图。
图4是根据图3A和图3B的实施例的三维交叉点存储器的存储阵列的区段的平面图。
图5A和图5B是根据额外的实施例的三维交叉点存储器的区段的平面图。
图6是根据图5A和图5B的实施例的三维交叉点存储器的存储器的区段的平面图。
图7是根据实施例的三维交叉点存储器的区段的平面图。
图8是根据实施例的三维交叉点存储器的区段的平面图。
图9是根据实施例的三维交叉点存储器的区段的平面图。
图10是根据实施例的三维交叉点存储器的区段的平面图。
图11是根据实施例的三维交叉点存储器的区段的平面图。
图12是根据实施例的三维交叉点存储器的区段的平面图。
具体实施方式
本技术被应用于三维存储器领域。图1示出了平面存储单元的一般性示例。具体地，图1是现有的铁电随机存取存储器(FeRAM)单元的平面图。存储单元10包括附接到垂直晶体管14的FeRAM单元11。存储单元包括从基板12延伸的垂直晶体管14。存储单元还可以包括位线(未示出)和沿X方向延伸的字线13，该位线沿Y方向延伸。无论如何，可以通过选择性地激活对应于单元的字线和位线来访问个体的存储单元。
为了选择性地激活字线和位线，存储器包括字线解码器和位线解码器。字线解码器通过字线触点耦合到字线，并用于对字线地址进行解码，使得特定的字线在被寻址时被激活。类似地，位线解码器通过位线触点耦合到位线，并用于对位线地址进行解码，使得特定的位线在被寻址时被激活。结合图2还讨论了字线解码器和触点的位置以及位线解码器和触点的位置。
图2是现有构造的平面存储器的区段的平面图。该附图描绘了如沿Z(深度)方向观察的区段。该区段包括在X(水平)方向上延伸的字线13、沿Y(垂直)方向延伸并对应于存储单元(未示出)的位线15。字线、顶部单元位线、和底部单元位线(未示出)通常根据20nm/20nm线/间隔(L/S)图案形成并形成在硅衬底上。
本技术的开发人员已经认识到由现有构造引起的缺点，并鉴于这样的缺点提供了本技术。
图3A和图3B是根据实施例的三维交叉点存储器的区段的平面图。图4是根据图3A和图3B的实施例的三维交叉点存储器的存储阵列的区段的平面图。
图3A示出了根据本公开的实施例的垂直单个电容器100。垂直单个电容器100包括顶部单元堆栈111和底部单元堆栈112。顶部单元堆栈111和底部单元堆栈112附接在公共基板104处。公共基板104可以是公共电极。垂直单个电容器包括垂直晶体管105，垂直晶体管105可以选择和访问铁电(FeRAM)存储单元103。FeRAM存储单元103在一端附接到垂直晶体管105，并且在另一端附接到公共基板104。垂直晶体管105在一端附接到位线101，位线101在X方向上延伸。字线102在Y方向上可以层叠在垂直晶体管105上，使得字线102垂直于位线101。铁电存储单元103可以是容器电容器。具有容器电容器的铁电存储单元103可以将单元面积减少到FeRAM单元的两个堆栈的2F2的有效单元尺寸或FeRAM单元的四个堆栈的1F2的有效单元尺寸，其中F是最小处理尺寸。底部单元堆栈112可以附接到互补金属氧化物半导体106。图3B以三维视图示出了根据图3A中所示的实施例的垂直单个电容器100。
图4是根据图3A和图3B的实施例的三维交叉点存储器的存储阵列的区段的平面图。图4示出了两个堆栈构造的存储阵列400。如在图4中可以看出的，第一堆栈413类似于第二堆栈414来被配置。如本文所述的第一堆栈413也可以应用于第二堆栈414。单个电容器100的存储阵列400可以被实施为交叉点架构。存储阵列400包括在Y方向上延伸的字线402和在X方向上延伸的位线401。FeRAM单元403可以被实施在存储阵列400中。如图3A和图3B中所述的，FeRAM单元403存在于顶部单元堆栈411和底部单元堆栈412两者中。顶部单元堆栈411和底部单元堆栈412附接在公共基板404处。第一堆栈413可以平行于第二堆栈414，或者第一堆栈413可以垂直于第二堆栈414。
图5A和图5B是根据额外的实施例的三维交叉点存储器的区段的平面图。图6是根据图5A和图5B的实施例的三维交叉点存储器的存储器的区段的平面图。
图5A示出了根据本公开的额外的实施例的垂直单个电容器200。垂直单个电容器200包括顶部单元堆栈211和底部单元堆栈212。顶部单元堆栈211和底部单元堆栈212附接在公共位线201处，位线201在X方向上延伸。顶部单元堆栈211和底部单元堆栈212共享公共基板204a和204b，公共基板204a和204b可以被连接或被个体地偏置。垂直单个电容器包括可以选择和访问铁电(FeRAM)存储单元103的垂直晶体管205。FeRAM存储单元203在一端附接到垂直晶体管205，并且在另一端附接到公共基板204a。顶部单元堆栈211的垂直晶体管205在一端附接到公共基板204a，而底部单元堆栈212的垂直晶体管205在一端附接到公共基板204b。公共基板204a、204b可以是公共电极。字线202在Y方向上可以层叠在垂直晶体管205上，使得字线202垂直于位线201。铁电存储单元203可以是容器电容器。具有容器电容器的铁电存储单元203可以将单元面积减少到FeRAM单元的两个堆栈的2F2的有效单元尺寸或FeRAM单元的四个堆栈的1F2的有效单元尺寸，其中F是最小处理尺寸。底部单元堆栈212可以附接到互补金属氧化物半导体206。图5B以三维视图示出了根据图5A中所示的实施例的垂直单个电容器200。
图6是根据图5A和图5B的实施例的三维交叉点存储器的存储阵列的区段的平面图。图6示出了两个堆栈构造的存储阵列600。如在图6中可以看出的，第一堆栈613类似于第二堆栈614进行配置。如本文所述的第一堆栈613也可以应用于第二堆栈614。单个电容器200的存储阵列600可以被实施为交叉点架构。存储阵列600包括在Y方向上延伸的字线602和在X方向上延伸的位线601。FeRAM单元603可以被实施在存储阵列600中。如图5A和图5B中所示的，FeRAM单元603存在于顶部单元堆栈611和底部单元堆栈612两者中。顶部单元堆栈611和底部单元堆栈612附接在公共位线601处。第一堆栈613和第二堆栈614在一端包括公共基板604a，并且在另一端包括公共基板604b。第一堆栈613的字线和第二堆栈614的字线在两个堆栈中可以是平行的，并且垂直于公共位线601。
图7至图12示出了用于制造根据图3A、图3B和图4的三维垂直单个电容器的方法。示出了根据另一个实施例的用于制造三维垂直单个电容器的方法。在图7中，形成用于底部堆栈112的平行的位线101。如在图8中可以看出的，形成用于底部堆栈112的平行的字线102以使平行的字线102垂直于位线101并且形成交叉点阵列。字线102可以掺杂有聚合物。在图9中，通过各种工艺(例如，蚀刻)在平行的字线102中形成孔。为了形成孔，字线被蚀刻穿过聚合物。一旦孔蚀刻穿过聚合物，就形成栅极氧化物，并且然后是多晶硅沟道介电泳。因此，垂直晶体管105被***到平行的字线102中。如在图10中可以看出的，FeRAM单元103附接在每个垂直晶体管105的顶部上以建立电连接。如在图11中可以看出的，然后将公共基板104放置在FeRAM单元的顶部上。公共基板是公共电极。在图12中，以与如上所述的关于底部堆栈112的类似的方法形成顶部堆栈111，从而形成由垂直晶体管选择器件访问的类似的交叉点阵列中的FeRAM单元。
大多数的前述替代性示例不是互相排斥的，而是可以以各种组合实施来实现独特的优点。由于可以在不脱离由权利要求所限定的主题的情况下，利用以上讨论的特征的这些和其他变形以及组合，因此对实施例的前述描述应当通过说明性的方式而不是通过由权利要求所限定的主题的限制性的方式来进行。作为示例，不必以上述的精确顺序执行前述操作。相反，可以以不同的顺序(例如颠倒或同时)来处理各个步骤。除非另有说明，否则也可以省略步骤。另外，本文描述的示例的提供以用短语表达为“例如”、“包括”等的从句不应当被解释为将权利要求的主题限制于特定的示例；相反，该示例旨在仅说明许多可能的实施例中的一个。此外，不同附图中的相同附图标记可以标识相同或类似的元件。
尽管本文已经参考特定的实施例描述了本公开，但是应当理解，这些实施例仅是本公开的原理和应用的说明。因此，应当理解，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可以对说明性实施例做出众多修改，并且可以设计其他布置。

Claims (9)

1.一种用于实施3D FeRAM存储阵列的交叉点架构，包括：
单个电容器FeRAM单元的顶部单元堆栈，所述顶部单元堆栈在单个电容器FeRAM单元的底部单元堆栈的顶部上；
垂直晶体管选择器件；
其中，所述垂直晶体管选择器件实现交叉点阵列和每堆栈4F2的有效单元尺寸；
其中，所述多个FeRAM单元是容器电容器，所述容器电容器实现所述4F2的有效单元尺寸；并且
其中，所述顶部单元堆栈和所述底部单元堆栈共享公共基板或公共位线。
2.根据权利要求1所述的交叉点架构，其中，所述单个电容器FeRAM单元是1T1C FeRAM单元。
3.一种三维存储阵列，包括：
存储单元的顶部单元阵列；
存储单元的底部单元阵列；
所述顶部单元阵列和所述底部单元阵列之间的公共基板或公共位线；
多条字线，所述多条字线耦合到所述顶部单元阵列且耦合到所述底部单元阵列；
两组位线，所述两组位线包括耦合到所述顶部单元阵列的一组顶部单元位线和耦合到所述底部单元阵列的一组底部单元位线；
所述多条字线和所述组位线形成交叉点阵列；以及
所述顶部单元阵列和所述底部单元阵列中的多个FeRAM单元。
4.根据权利要求3所述的三维存储阵列，其中，所述顶部单元阵列的所述多条字线平行于所述底部单元阵列的所述多条字线。
5.根据权利要求4所述的三维存储阵列，其中，所述组位线垂直于所述多条字线。
6.根据权利要求3所述的三维存储阵列，还包括多个垂直选择晶体管，其中，所述多个垂直选择晶体管和所述组位线访问所述多个FeRAM单元。
7.根据权利要求3所述的三维存储阵列，还包括：
垂直铁电存储单元容器；以及
垂直选择晶体管，
其中，所述垂直铁电存储单元容器设置在所述垂直选择晶体管上方。
8.根据权利要求7所述的三维存储阵列，其中，所述垂直铁电存储单元容器是容器电容器。
9.一种制造三维存储阵列的方法，包括：
形成用于底部堆栈的第一组平行的位线；
形成垂直晶体管的阵列；
在垂直晶体管上***FeRAM存储单元；
在所述FeRAM单元上形成公共基板；以及
通过形成用于顶部堆栈的第二组平行的位线和形成垂直晶体管的阵列来形成存储单元的顶部堆栈。
CN202080003086.7A 2020-10-23 2020-10-23 用于3D FeRAM的架构、结构、方法和存储阵列 Active CN112470274B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/123331 WO2022082750A1 (en) 2020-10-23 2020-10-23 ARCITECTURE, STRUCTURE, METHOD AND MEMORY ARRAY FOR 3D FeRAM

Publications (2)

Publication Number Publication Date
CN112470274A true CN112470274A (zh) 2021-03-09
CN112470274B CN112470274B (zh) 2023-10-10

Family

ID=74802575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080003086.7A Active CN112470274B (zh) 2020-10-23 2020-10-23 用于3D FeRAM的架构、结构、方法和存储阵列

Country Status (2)

Country Link
CN (1) CN112470274B (zh)
WO (1) WO2022082750A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113454786A (zh) * 2021-05-19 2021-09-28 长江先进存储产业创新中心有限责任公司 三维相变存储器器件及其形成方法
WO2023028890A1 (en) * 2021-08-31 2023-03-09 Yangtze Memory Technologies Co., Ltd. Memory devices having vertical transistors and methods for forming the same
WO2023070638A1 (en) * 2021-10-31 2023-05-04 Yangtze Memory Technologies Co., Ltd. Memory devices having vertical transistors and methods for forming the same
WO2023115418A1 (zh) * 2021-12-22 2023-06-29 华为技术有限公司 一种铁电存储器及电子设备
WO2023137582A1 (zh) * 2022-01-18 2023-07-27 华为技术有限公司 铁电存储器及垂直结构晶体管

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410509A (en) * 1990-06-07 1995-04-25 Kabushiki Kaisha Toshiba Dynamic type semiconductor memory device with dummy cells capable of accurately reading information from memory cell array
US6137711A (en) * 1999-06-17 2000-10-24 Agilent Technologies Inc. Ferroelectric random access memory device including shared bit lines and fragmented plate lines
KR20010062926A (ko) * 1999-12-21 2001-07-09 박종섭 인접한 메모리 셀이 비트 라인을 공유하는 반도체 메모리구조
US20050024915A1 (en) * 2003-07-30 2005-02-03 Hynix Semiconductor Inc. Ferroelectric random access memory
KR20060095262A (ko) * 2005-02-28 2006-08-31 주식회사 하이닉스반도체 반도체 메모리 장치
US20080084729A1 (en) * 2006-10-09 2008-04-10 Samsung Electronics Co., Ltd. Semiconductor device with three-dimensional array structure
WO2010117912A1 (en) * 2009-04-08 2010-10-14 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture
US20110299340A1 (en) * 2010-06-08 2011-12-08 George Samachisa Non-Volatile Memory Having 3d Array of Read/Write Elements and Read/Write Circuits and Method Thereof
US8284601B2 (en) * 2009-04-01 2012-10-09 Samsung Electronics Co., Ltd. Semiconductor memory device comprising three-dimensional memory cell array
US8637870B2 (en) * 2003-03-31 2014-01-28 Sandisk 3D Llc Three-dimensional memory device incorporating segmented array line memory array
US20140340952A1 (en) * 2013-05-17 2014-11-20 Micron Technology, Inc. Apparatuses having a ferroelectric field-effect transistor memory array and related method
US20150146480A1 (en) * 2013-11-22 2015-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Novel 3d structure for advanced sram design to avoid half-selected issue
CN109378313A (zh) * 2018-09-23 2019-02-22 复旦大学 一种低功耗三维非易失性存储器及其制备方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410509A (en) * 1990-06-07 1995-04-25 Kabushiki Kaisha Toshiba Dynamic type semiconductor memory device with dummy cells capable of accurately reading information from memory cell array
US6137711A (en) * 1999-06-17 2000-10-24 Agilent Technologies Inc. Ferroelectric random access memory device including shared bit lines and fragmented plate lines
KR20010062926A (ko) * 1999-12-21 2001-07-09 박종섭 인접한 메모리 셀이 비트 라인을 공유하는 반도체 메모리구조
US8637870B2 (en) * 2003-03-31 2014-01-28 Sandisk 3D Llc Three-dimensional memory device incorporating segmented array line memory array
US20050024915A1 (en) * 2003-07-30 2005-02-03 Hynix Semiconductor Inc. Ferroelectric random access memory
KR20060095262A (ko) * 2005-02-28 2006-08-31 주식회사 하이닉스반도체 반도체 메모리 장치
US20080084729A1 (en) * 2006-10-09 2008-04-10 Samsung Electronics Co., Ltd. Semiconductor device with three-dimensional array structure
US8284601B2 (en) * 2009-04-01 2012-10-09 Samsung Electronics Co., Ltd. Semiconductor memory device comprising three-dimensional memory cell array
WO2010117912A1 (en) * 2009-04-08 2010-10-14 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture
US20110299340A1 (en) * 2010-06-08 2011-12-08 George Samachisa Non-Volatile Memory Having 3d Array of Read/Write Elements and Read/Write Circuits and Method Thereof
US20140340952A1 (en) * 2013-05-17 2014-11-20 Micron Technology, Inc. Apparatuses having a ferroelectric field-effect transistor memory array and related method
US20150146480A1 (en) * 2013-11-22 2015-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Novel 3d structure for advanced sram design to avoid half-selected issue
CN109378313A (zh) * 2018-09-23 2019-02-22 复旦大学 一种低功耗三维非易失性存储器及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113454786A (zh) * 2021-05-19 2021-09-28 长江先进存储产业创新中心有限责任公司 三维相变存储器器件及其形成方法
WO2022241660A1 (en) * 2021-05-19 2022-11-24 Yangtze Advanced Memory Industrial Innovation Center Co., Ltd Three-dimensional phase-change memory devices and forming method thereof
WO2023028890A1 (en) * 2021-08-31 2023-03-09 Yangtze Memory Technologies Co., Ltd. Memory devices having vertical transistors and methods for forming the same
WO2023070638A1 (en) * 2021-10-31 2023-05-04 Yangtze Memory Technologies Co., Ltd. Memory devices having vertical transistors and methods for forming the same
WO2023115418A1 (zh) * 2021-12-22 2023-06-29 华为技术有限公司 一种铁电存储器及电子设备
WO2023137582A1 (zh) * 2022-01-18 2023-07-27 华为技术有限公司 铁电存储器及垂直结构晶体管

Also Published As

Publication number Publication date
WO2022082750A1 (en) 2022-04-28
CN112470274B (zh) 2023-10-10

Similar Documents

Publication Publication Date Title
CN112470274B (zh) 用于3D FeRAM的架构、结构、方法和存储阵列
US7842990B2 (en) Nonvolatile ferroelectric memory device including trench capacitor
US7649763B2 (en) Nonvolatile ferroelectric memory
US7471547B2 (en) Memory cell array
CN110931058B (zh) 具有puc结构的存储器件
KR101213885B1 (ko) 반도체 소자 및 반도체 셀
KR20120123943A (ko) 반도체 소자, 반도체 모듈, 반도체 시스템 및 반도체 소자의 제조 방법
CN112038343A (zh) 存储器器件
CN114373764A (zh) 晶体管阵列及其制造方法、存储器及其制造方法
CN114078856A (zh) 层叠式存储器件
KR101246475B1 (ko) 반도체 셀 및 반도체 소자
CN113629054A (zh) U型晶体管阵列及其形成方法、半导体器件及其形成方法
US8508982B2 (en) Semiconductor device
US6151243A (en) Ferroelectric memory device having folded bit line architecture
CN112437959B (zh) 用于实现3D铁电非易失性数据储存的3D FeFET的架构、结构、方法和存储阵列
EP4016625A1 (en) Plate line architectures for 3d-ferroelectric random access memory (3d-fram)
CN113611665A (zh) 晶体管阵列及其制造方法、半导体器件及其制造方法
US20210313334A1 (en) Semiconductor memory device and method of manufacturing semiconductor memory device
CN113611666A (zh) 晶体管阵列及其制造方法、半导体器件及其制造方法
CN115295549A (zh) 半导体结构及其形成方法
CN113611667A (zh) 晶体管阵列及其制造方法、半导体器件及其制造方法
CN113540094A (zh) 半导体结构及其形成方法
CN114765038A (zh) 集成组合件和半导体存储器装置
CN113517292A (zh) 半导体结构及其形成方法
US6737695B2 (en) Memory module having a memory cell and method for fabricating the memory module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant