CN112468423B - 信号解码方法、装置、电子设备及存储介质 - Google Patents

Abstract

本申请提出一种信号解码方法、装置、电子设备及存储介质，其中，方法包括：获取待解码的二进制相移键控BPSK信号，所述BPSK信号划分为多个基本时间单元ETU；对所述BPSK信号进行检测，获取所述BPSK信号的换相信息，所述换相信息表征所述BPSK信号是否发生换相动作；对所述BPSK信号在每个ETU的预设时间段内的换相信息进行屏蔽，并根据所述BPSK信号的换相信息中未被屏蔽的换相信息，生成所述BPSK信号对应的换相标志信号；根据所述换相标志信号，生成所述BPSK信号对应的解码后信号。由此，提高了BPSK信号的解码准确率。

Description

信号解码方法、装置、电子设备及存储介质

技术领域

本公开涉及通信技术领域，尤其涉及一种信号解码方法、装置、电子设备及存储介质。

背景技术

BPSK（Binary Phase Shift Keying，二进制相移键控）信号，是用相位相差180°的载波变换来表征数据信息的，由于BPSK信号在传输过程中易受噪声干扰而出现误换相，这就导致了在对BPSK信号进行解码时，容易出现解码错误的情况，从而造成BPSK信号的解码准确率低。

发明内容

本申请旨在至少在一定程度上解决相关技术中的技术问题之一。

本申请提出一种信号解码方法、装置、电子设备及存储介质，以解决相关技术中因BPSK信号在传输过程中易受噪声干扰而出现误换相，从而造成的BPSK信号的解码准确率低的技术问题。

本申请第一方面实施例提出了一种信号解码方法，包括：获取待解码的二进制相移键控BPSK信号，所述BPSK信号划分为多个基本时间单元ETU；对所述BPSK信号进行检测，获取所述BPSK信号的换相信息，所述换相信息表征所述BPSK信号是否发生换相动作；对所述BPSK信号在每个ETU的预设时间段内的换相信息进行屏蔽，并根据所述BPSK信号的换相信息中未被屏蔽的换相信息，生成所述BPSK信号对应的换相标志信号；根据所述换相标志信号，生成所述BPSK信号对应的解码后信号。

本申请第二方面实施例提出了一种信号解码装置，包括：获取模块，用于获取待解码的二进制相移键控BPSK信号，所述BPSK信号划分为多个基本时间单元ETU；检测模块，用于对所述BPSK信号进行检测，获取所述BPSK信号的换相信息，所述换相信息表征所述BPSK信号是否发生换相动作；第一生成模块，用于对所述BPSK信号在每个ETU的预设时间段内的换相信息进行屏蔽，并根据所述BPSK信号的换相信息中未被屏蔽的换相信息，生成所述BPSK信号对应的换相标志信号；第二生成模块，用于根据所述换相标志信号，生成所述BPSK信号对应的解码后信号。

本申请第三方面实施例提出了一种电子设备，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时，实现如本申请第一方面实施例提出的信号解码方法。

本申请第四方面实施例提出了一种非临时性计算机可读存储介质，其上存储有计算机程序，所述程序被处理器执行时实现如本申请第一方面实施例提出的信号解码方法。

本申请第五方面实施例提出了一种计算机程序产品，当所述计算机程序产品中的指令由处理器执行时，执行如本申请第一方面实施例提出的信号解码方法。

本申请提供的技术方案，具有如下有益效果：

通过获取待解码的BPSK信号后，对BPSK信号进行检测，获取BPSK信号的换相信息，再对BPSK信号在每个ETU的预设时间段内的换相信息进行屏蔽，并根据BPSK信号的换相信息中未被屏蔽的换相信息，生成BPSK信号对应的换相标志信号，进而根据换相标志信号，生成BPSK信号对应的解码后信号，从而提高了BPSK信号的解码准确率。

本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为本申请实施例一所提供的信号解码方法的流程示意图；

图2为本申请实施例所提供的BPSK信号、换相标志信号、解码后信号的一示例图；

图3为本申请实施例所提供的BPSK信号、换相标志信号、解码后信号的另一示例图；

图4为本申请实施例所提供的BPSK信号、换相标志信号、解码后信号的又一示例图；

图5为本申请实施例二所提供的信号解码装置的结构示意图；

图6示出了适于用来实现本申请实施方式的示例性电子设备的框图。

具体实施方式

下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。

BPSK（Binary Phase Shift Keying，二进制相移键控）信号是用相位相差180°的载波变换来表征数据信息的，由于BPSK信号在传输过程中易受噪声干扰而出现误换相，这就导致了在对BPSK信号进行解码时，容易出现解码错误的情况，从而造成BPSK信号的解码准确率低。

为了解决相关技术中因BPSK信号在传输过程中易受噪声干扰而出现误换相，从而造成的BPSK信号的解码准确率低的技术问题，本申请实施例提出一种信号解码方法，该信号解码方法在获取待解码的BPSK信号后，对BPSK信号进行检测，获取BPSK信号的换相信息，再对BPSK信号在每个ETU的预设时间段内的换相信息进行屏蔽，并根据BPSK信号的换相信息中未被屏蔽的换相信息，生成BPSK信号对应的换相标志信号，进而根据换相标志信号，生成BPSK信号对应的解码后信号，由此，提高了BPSK信号的解码准确率。

下面参考附图描述本申请实施例的信号解码方法、装置、电子设备及存储介质。

图1为本申请实施例一所提供的信号解码方法的流程示意图。

本申请实施例的信号解码方法，可以应用于电子设备。其中，电子设备可以为任一具有计算能力的设备，例如可以为PC（Personal Computer，个人电脑）、移动终端等，移动终端例如可以为手机、平板电脑、个人数字助理、穿戴式设备等具有各种操作***、触摸屏和/或显示屏的硬件设备。

如图1所示，该信号解码方法可以包括以下步骤：

步骤101，获取待解码的二进制相移键控BPSK信号，BPSK信号划分为多个基本时间单元ETU。

其中，基本时间单元（Elementary Time Unit，简称ETU），为1比特（bit）数据传输的持续时间。

BPSK信号，可以是信号解码装置在获取其它装置发送的RF（Radio Frequency，射频）信号后，对RF信号进行处理后得到的，也可以是信号解码装置从其它装置直接获取的，本申请对此不作限制。

步骤102，对BPSK信号进行检测，获取BPSK信号的换相信息，换相信息表征BPSK信号是否发生换相动作。

具体的，信号解码装置可以对获取到的待解码的BPSK信号进行检测，以获取BPSK信号的换相信息，其中，换相信息表征BPSK信号是否发生换相动作。具体的检测方法可以参考相关技术，本申请对此不作赘述。

步骤103，对BPSK信号在每个ETU的预设时间段内的换相信息进行屏蔽，并根据BPSK信号的换相信息中未被屏蔽的换相信息，生成BPSK信号对应的换相标志信号。

其中，预设时间段，为每个ETU内可能因噪声等干扰导致BPSK信号发生误换相动作的时间段，其可以根据需要设置。

在示例性实施例中，假设BPSK信号的周期为T，每个ETU对应的时间段为NT，则N为大于等于3的奇数时，针对每个ETU的预设时间段，可以设置预设时间段的起始时间点与该ETU的起始边界点的时间差值，大于等于T且小于等于（N+1）T/2-T，该ETU的终止边界点与预设时间段的结束时间点的时间差值，大于等于T且小于等于（N+1）T/2-T，N为大于3的偶数时，针对每个ETU的预设时间段，可以设置预设时间段的起始时间点与该ETU的起始边界点的时间差值，大于等于T且小于等于NT/2-T，该ETU的终止边界点与预设时间段的结束时间点的时间差值，大于等于T且小于等于NT/2-T。其中，每个ETU的起始边界点，即为该ETU与前一个ETU的边界点，每个ETU的终止边界点，即为该ETU与后一个ETU的边界点。

举例来说，假设每个ETU对应的时间段为8T，以第二个ETU为例，则第二个ETU的起始边界点为第一个ETU和第二个ETU的边界点，假设为t1时间点，第二个ETU的终止边界点为第二个ETU和第三个ETU的边界点，假设为t2时间点，则可以将第二个ETU的预设时间段设置为，预设时间段的起始时间点与t1的时间差值为T、2T、2.5T或者3T等，t2与预设时间段的结束时间点的时间差值为T、2T、2.5T或者3T等。

步骤104，根据换相标志信号，生成BPSK信号对应的解码后信号。

具体的，信号解码装置在获取BPSK信号的换相信息后，可以将每个ETU的预设时间段内的换相信息进行屏蔽，并根据换相信息中未被屏蔽的换相信息，生成BPSK信号对应的换相标志信号。由于BPSK信号的误换相动作发生在预设时间段内，通过将每个ETU的预设时间段内的换相信息进行屏蔽，仅根据换相信息中未被屏蔽的换相信息生成换相标志信号，从而能够避免因BPSK的误换相动作导致生成的换相标志信号不准确的情况，保证生成的换相标志信号的准确性，进而再根据换相标志信号，生成BPSK信号对应的解码后信号，能够提高BPSK信号的解码准确率。

在示例性实施例中，根据BPSK信号的换相信息中未被屏蔽的换相信息，生成BPSK信号对应的换相标志信号时，可以预先设置换相标志信号的第一个ETU对应的初始逻辑电平，在未被屏蔽的换相信息表征BPSK信号发生换相动作时，控制换相标志信号进行翻转，在BPSK信号每发生一次换相动作时，控制换相标志信号翻转一次，以得到换相标志信号的各ETU分别对应的逻辑电平，从而根据换相标志信号的各ETU分别对应的逻辑电平，生成BPSK信号对应的换相标志信号。

举例来说，以换相标志信号的前四个ETU为例，假设预先设置换相标志信号的第一个ETU对应的初始逻辑电平为高电平，未被屏蔽的换相信息表征BPSK信号在第一个ETU与第二个ETU的边界点发生了换相动作，在第三个ETU与第四个ETU的边界点发生了换相动作，则可以控制换相标志信号在第一个ETU与第二个ETU的边界点翻转为低电平，在第三个ETU和第四个ETU的边界点翻转为高电平，从而得到换相标志信号的第一、第二、第三、第四ETU对应的逻辑电平分别为高电平、低电平、低电平、高电平。通过类似方法，可以得到换相标志信号的各ETU分别对应的逻辑电平，从而根据换相标志信号的各ETU分别对应的逻辑电平，生成BPSK信号对应的换相标志信号。

在示例性实施例中，根据换相标志信号，生成BPSK信号对应的解码后信号时，可以针对BPSK信号的每个ETU，获取换相标志信号的该ETU对应的高电平或低电平的长度，将该ETU对应的高电平或低电平中，长度最长的逻辑电平，确定为该ETU对应的逻辑电平，比如，以第一个ETU为例，假设换相标志信号的该ETU对应的长度最长的逻辑电平为高电平，则可以确定BPSK信号的第一个ETU对应的逻辑电平为高电平，进而可以根据BPSK信号的各个ETU分别对应的逻辑电平，生成BPSK信号对应的解码后信号。

可以理解的是，理想情况下，参考图2，BPSK信号的换相动作仅会发生在各个ETU与相邻ETU的边界点附近，从而假设换相标志信号的第一个ETU对应的初始逻辑电平为高电平，则根据BPSK信号的换相信息，控制换相标志信号按照BPSK信号的换相动作进行翻转，可以得到如图2所示的换相标志信号，由于换相标志信号的第一个ETU对应的高电平的长度最长，第二个ETU对应的低电平的长度最长，则可以确定BPSK信号的第一个ETU对应的逻辑电平为高电平，即逻辑“1”，第二个ETU对应的逻辑电平为低电平，即逻辑“0”，从而得到如图2所示的解码后信号。

在BPSK信号因传输过程中被噪声干扰而发生误换相情况时，比如，BPSK信号发生如图3所示的误换相情况时，则若假设换相标志信号的第一个ETU对应的初始逻辑电平为高电平，根据BPSK信号的换相信息，控制换相标志信号按照BPSK信号的换相动作进行翻转，可以得到如图3所示的换相标志信号，由于换相标志信号的第一个ETU对应的低电平的长度最长，第二个ETU对应的高电平的长度最长，则可以确定BPSK信号的第一个ETU对应的逻辑电平为低电平，即逻辑“0”，第二个ETU对应的逻辑电平为高电平，即逻辑“1”，从而得到如图3所示的解码后信号。

对比图2和图3所示的解码后信号可知，在发送的信息码元相同时，若BPSK信号在传输过程中被噪声干扰导致发生误换相，则根据BPSK信号的换相信息，生成换相标志信号，进而生成解码后信号，则解码后信号与理想情况下的解码后信号完全相反。

本申请实施例中，假设每个ETU对应的时间段为8T，可以设置每个ETU的预设时间段的起始时间点与该ETU的起始边界点的时间差值为2T，该ETU的终止边界点与该ETU的预设时间段的结束时间点的时间差值为2T，在生成BPSK信号对应的换相标志信号时，可以对BPSK信号在每个ETU的预设时间段内的换相信息进行屏蔽，仅根据BPSK信号的换相信息中未被屏蔽的换相信息，生成BPSK信号对应的换相标志信号。

则参考图4，假设换相标志信号的第一个ETU对应的初始逻辑电平为高电平，根据BPSK信号的换相信息中未被屏蔽的换相信息，控制换相标志信号按照BPSK信号的换相动作进行翻转，可以得到如图4所示的换相标志信号B，其中，在BPSK信号的换相动作发生在预设时间段内时，认为该换相动作为误换相动作，从而不控制换相标志信号在此处翻转。

由于换相标志信号B的第一个ETU对应的高电平的长度最长，第二个ETU对应的低电平的长度最长，则可以确定BPSK信号的第一个ETU对应的逻辑电平为高电平，即逻辑“1”，第二个ETU对应的逻辑电平为低电平，即逻辑“0”，从而得到如图4所示的解码后信号b。

参考图4所示的未对BPSK信号在每个ETU的预设时间段内的换相信息进行屏蔽时，根据BPSK信号的换相信息，生成的换相标志信号A和根据换相标志信号A生成的解码后信号a可知，本申请通过将BPSK信号在每个ETU的预设时间段内的换相信息屏蔽，仅根据BPSK信号的换相信息中未被屏蔽的换相信息生成换相标志信号，从而能够避免因BPSK信号的误换相动作导致生成的换相标志信号不准确的情况，保证生成的换相标志信号的准确性，进而再根据换相标志信号，生成BPSK信号对应的解码后信号，能够提高BPSK信号的解码准确率。

本申请实施例的信号解码方法，通过获取待解码的BPSK信号后，对BPSK信号进行检测，获取BPSK信号的换相信息，再对BPSK信号在每个ETU的预设时间段内的换相信息进行屏蔽，并根据BPSK信号的换相信息中未被屏蔽的换相信息，生成BPSK信号对应的换相标志信号，进而根据换相标志信号，生成BPSK信号对应的解码后信号，从而提高了BPSK信号的解码准确率。

与上述图1至图4实施例提供的信号解码方法相对应，本申请还提供一种信号解码装置，由于本申请实施例提供的信号解码装置与上述图1至图4实施例提供的信号解码方法相对应，因此在信号解码方法的实施方式也适用于本申请实施例提供的信号解码装置，在本申请实施例中不再详细描述。

图5为本申请实施例二所提供的信号解码装置的结构示意图。

如图5所示，该信号解码装置10应用于电子设备，包括：获取模块11、检测模块12、第一生成模块13和第二生成模块14。

其中，获取模块11，用于获取待解码的二进制相移键控BPSK信号，BPSK信号划分为多个基本时间单元ETU；

检测模块12，用于对BPSK信号进行检测，获取BPSK信号的换相信息，换相信息表征BPSK信号是否发生换相动作；

第一生成模块13，用于对BPSK信号在每个ETU的预设时间段内的换相信息进行屏蔽，并根据BPSK信号的换相信息中未被屏蔽的换相信息，生成BPSK信号对应的换相标志信号；

第二生成模块14，用于根据换相标志信号，生成BPSK信号对应的解码后信号。

可选地，BPSK信号的周期为T，每个ETU对应的时间段为NT，其中，N为大于等于3的奇数；

针对每个ETU的预设时间段，预设时间段的起始时间点与ETU的起始边界点的时间差值，大于等于T且小于等于（N+1）T/2-T；

ETU的终止边界点与预设时间段的结束时间点的时间差值，大于等于T且小于等于（N+1）T/2-T。

可选地，BPSK信号的周期为T，每个ETU对应的时间段为NT，其中，N为大于3的偶数；

针对每个ETU的预设时间段，预设时间段的起始时间点与ETU的起始边界点的时间差值，大于等于T且小于等于NT/2-T；

ETU的终止边界点与预设时间段的结束时间点的时间差值，大于等于T且小于等于NT/2-T。

可选地，第一生成模块13，具体用于：

预先设置换相标志信号的第一个ETU对应的初始逻辑电平；

在未被屏蔽的换相信息表征BPSK信号发生换相动作时，控制换相标志信号进行翻转，以得到换相标志信号的各ETU分别对应的逻辑电平；

根据换相标志信号的各ETU分别对应的逻辑电平，生成BPSK信号对应的换相标志信号。

可选地，第二生成模块14，具体用于：

针对BPSK信号的每个ETU，获取换相标志信号的ETU对应的高电平或低电平的长度；

将ETU对应的高电平或低电平中，长度最大的逻辑电平，确定为ETU对应的逻辑电平；

根据BPSK信号的各个ETU分别对应的逻辑电平，生成BPSK信号对应的解码后信号。

本申请实施例的信号解码装置，通过获取待解码的BPSK信号后，对BPSK信号进行检测，获取BPSK信号的换相信息，再对BPSK信号在每个ETU的预设时间段内的换相信息进行屏蔽，并根据BPSK信号的换相信息中未被屏蔽的换相信息，生成BPSK信号对应的换相标志信号，进而根据换相标志信号，生成BPSK信号对应的解码后信号，从而提高了BPSK信号的解码准确率。

为了实现上述实施例，本申请还提出一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行程序时，实现如本申请前述实施例提出的信号解码方法。

为了实现上述实施例，本申请还提出一种非临时性计算机可读存储介质，其上存储有计算机程序，程序被处理器执行时实现如本申请前述实施例提出的信号解码方法。

为了实现上述实施例，本申请还提出一种计算机程序产品，当计算机程序产品中的指令由处理器执行时，执行如本申请前述实施例提出的信号解码方法。

图6示出了适于用来实现本申请实施方式的示例性电子设备的框图。图6显示的电子设备12仅仅是一个示例，不应对本申请实施例的功能和使用范围带来任何限制。

如图6所示，电子设备12以通用计算设备的形式表现。电子设备12的组件可以包括但不限于：一个或者多个处理器或者处理单元16，***存储器28，连接不同***组件（包括***存储器28和处理单元16）的总线18。

总线18表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器，***总线，图形加速端口，处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说，这些体系结构包括但不限于工业标准体系结构（Industry StandardArchitecture；以下简称：ISA）总线，微通道体系结构（Micro Channel Architecture；以下简称：MCA）总线，增强型ISA总线、视频电子标准协会（Video Electronics StandardsAssociation；以下简称：VESA）局域总线以及***组件互连（Peripheral ComponentInterconnection；以下简称：PCI）总线。

电子设备12典型地包括多种计算机***可读介质。这些介质可以是任何能够被电子设备12访问的可用介质，包括易失性和非易失性介质，可移动的和不可移动的介质。

存储器28可以包括易失性存储器形式的计算机***可读介质，例如随机存取存储器（Random Access Memory；以下简称：RAM）30和/或高速缓存存储器32。电子设备12可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机***存储介质。仅作为举例，存储***34可以用于读写不可移动的、非易失性磁介质（图6未显示，通常称为“硬盘驱动器”）。尽管图6中未示出，可以提供用于对可移动非易失性磁盘（例如“软盘”）读写的磁盘驱动器，以及对可移动非易失性光盘（例如：光盘只读存储器（Compact Disc Read OnlyMemory；以下简称：CD-ROM）、数字多功能只读光盘（Digital Video Disc Read OnlyMemory；以下简称：DVD-ROM）或者其它光介质）读写的光盘驱动器。在这些情况下，每个驱动器可以通过一个或者多个数据介质接口与总线18相连。存储器28可以包括至少一个程序产品，该程序产品具有一组（例如至少一个）程序模块，这些程序模块被配置以执行本申请各实施例的功能。

具有一组（至少一个）程序模块42的程序/实用工具40，可以存储在例如存储器28中，这样的程序模块42包括但不限于操作***、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块42通常执行本申请所描述的实施例中的功能和/或方法。

电子设备12也可以与一个或多个外部设备14（例如键盘、指向设备、显示器24等）通信，还可与一个或者多个使得用户能与该电子设备12交互的设备通信，和/或与使得该电子设备12能与一个或多个其它计算设备进行通信的任何设备（例如网卡，调制解调器等等）通信。这种通信可以通过输入/输出（I/O）接口22进行。并且，电子设备12还可以通过网络适配器20与一个或者多个网络（例如局域网（Local Area Network；以下简称：LAN），广域网（Wide Area Network；以下简称：WAN）和/或公共网络，例如因特网）通信。如图所示，网络适配器20通过总线18与电子设备12的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备12使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID***、磁带驱动器以及数据备份存储***等。

处理单元16通过运行存储在***存储器28中的程序，从而执行各种功能应用以及数据处理，例如实现前述实施例中提及的方法。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、 “示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本申请的实施例所属技术领域的技术人员所理解。

在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行***、装置或设备（如基于计算机的***、包括处理器的***或其他可以从指令执行***、装置或设备取指令并执行指令的***）使用，或结合这些指令执行***、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行***、装置或设备或结合这些指令执行***、装置或设备而使用的装置。计算机可读介质的更具体的示例（非穷尽性列表）包括以下：具有一个或多个布线的电连接部（电子装置），便携式计算机盘盒（磁装置），随机存取存储器（RAM），只读存储器（ROM），可擦除可编辑只读存储器（EPROM或闪速存储器），光纤装置，以及便携式光盘只读存储器（CDROM）。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行***执行的软件或固件来实现。如，如果用硬件来实现和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA），现场可编程门阵列（FPGA）等。

本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。

此外，在本申请各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。

上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (6)

1.一种信号解码方法，其特征在于，包括：

获取待解码的二进制相移键控BPSK信号，所述BPSK信号划分为多个基本时间单元ETU；

对所述BPSK信号进行检测，获取所述BPSK信号的换相信息，所述换相信息表征所述BPSK信号是否发生换相动作；

对所述BPSK信号在每个ETU的预设时间段内的换相信息进行屏蔽，并根据所述BPSK信号的换相信息中未被屏蔽的换相信息，生成所述BPSK信号对应的换相标志信号，所述预设时间段为每个ETU内因噪声干扰导致BPSK信号发生误换相动作的时间段，所述BPSK信号的周期为T，每个ETU对应的时间段为NT，其中，N为大于等于3的奇数；

针对每个ETU的预设时间段，所述预设时间段的起始时间点与所述ETU的起始边界点的时间差值，大于等于T且小于等于（N+1）T/2-T；

所述ETU的终止边界点与所述预设时间段的结束时间点的时间差值，大于等于T且小于等于（N+1）T/2-T，还包括：所述BPSK信号的周期为T，每个ETU对应的时间段为NT，其中，N为大于3的偶数；

针对每个ETU的预设时间段，所述预设时间段的起始时间点与所述ETU的起始边界点的时间差值，大于等于T且小于等于NT/2-T；

所述ETU的终止边界点与所述预设时间段的结束时间点的时间差值，大于等于T且小于等于NT/2-T；

根据所述换相标志信号，生成所述BPSK信号对应的解码后信号。

2.根据权利要求1所述的方法，其特征在于，所述根据所述BPSK信号的换相信息中未被屏蔽的换相信息，生成所述BPSK信号对应的换相标志信号，包括：

预先设置所述换相标志信号的第一个ETU对应的初始逻辑电平；

在所述未被屏蔽的换相信息表征所述BPSK信号发生换相动作时，控制所述换相标志信号进行翻转，以得到所述换相标志信号的各ETU分别对应的逻辑电平；

根据所述换相标志信号的各ETU分别对应的逻辑电平，生成所述BPSK信号对应的换相标志信号。

3.根据权利要求1所述的方法，其特征在于，所述根据所述换相标志信号，生成所述BPSK信号对应的解码后信号，包括：

针对所述BPSK信号的每个ETU，获取所述换相标志信号的所述ETU对应的高电平或低电平的长度；

将所述ETU对应的高电平或低电平中，长度最大的逻辑电平，确定为所述ETU对应的逻辑电平；

根据所述BPSK信号的各个ETU分别对应的逻辑电平，生成所述BPSK信号对应的解码后信号。

4.一种信号解码装置，其特征在于，包括：

获取模块，用于获取待解码的二进制相移键控BPSK信号，所述BPSK信号划分为多个基本时间单元ETU；

检测模块，用于对所述BPSK信号进行检测，获取所述BPSK信号的换相信息，所述换相信息表征所述BPSK信号是否发生换相动作；

第一生成模块，用于对所述BPSK信号在每个ETU的预设时间段内的换相信息进行屏蔽，并根据所述BPSK信号的换相信息中未被屏蔽的换相信息，生成所述BPSK信号对应的换相标志信号，所述预设时间段为每个ETU内因噪声干扰导致BPSK信号发生误换相动作的时间段，所述BPSK信号的周期为T，每个ETU对应的时间段为NT，其中，N为大于等于3的奇数；

针对每个ETU的预设时间段，所述预设时间段的起始时间点与所述ETU的起始边界点的时间差值，大于等于T且小于等于（N+1）T/2-T；

所述ETU的终止边界点与所述预设时间段的结束时间点的时间差值，大于等于T且小于等于（N+1）T/2-T，还包括：所述BPSK信号的周期为T，每个ETU对应的时间段为NT，其中，N为大于3的偶数；

针对每个ETU的预设时间段，所述预设时间段的起始时间点与所述ETU的起始边界点的时间差值，大于等于T且小于等于NT/2-T；

所述ETU的终止边界点与所述预设时间段的结束时间点的时间差值，大于等于T且小于等于NT/2-T；

第二生成模块，用于根据所述换相标志信号，生成所述BPSK信号对应的解码后信号。

5.一种电子设备，其特征在于，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时，实现如权利要求1-3中任一所述的信号解码方法。

6.一种非临时性计算机可读存储介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如权利要求1-3中任一所述的信号解码方法。

Images