CN112466867A - 半导体封装结构 - Google Patents
半导体封装结构 Download PDFInfo
- Publication number
- CN112466867A CN112466867A CN202010910782.8A CN202010910782A CN112466867A CN 112466867 A CN112466867 A CN 112466867A CN 202010910782 A CN202010910782 A CN 202010910782A CN 112466867 A CN112466867 A CN 112466867A
- Authority
- CN
- China
- Prior art keywords
- semiconductor die
- substrate
- semiconductor
- semiconductor package
- ring frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 210
- 238000004806 packaging method and process Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 125
- 150000001875 compounds Chemical class 0.000 claims abstract description 20
- 238000000465 moulding Methods 0.000 claims abstract description 20
- 239000012790 adhesive layer Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 27
- 239000000463 material Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000005336 cracking Methods 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- 239000002861 polymer material Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004743 Polypropylene Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000003848 UV Light-Curing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02373—Layout of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02379—Fan-out arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02381—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明公开一种半导体封装结构，包括：基板，具有第一表面和相对的第二表面，其中该基板包括布线结构；第一半导体晶粒，设置在该基板的该第一表面上并电耦合至该布线结构；第二半导体晶粒，设置在该第一表面上并电连接到该布线结构，其中该第一半导体晶粒和该第二半导体晶粒并排布置；模塑料，围绕该第一半导体晶粒和该第二半导体晶粒，其中该第一半导体晶粒通过该模塑料与该第二半导体晶粒分离；以及环形框架，安装在该基板的该第一表面上，其中该环形框架围绕该第一半导体晶粒和该第二半导体晶粒，其中该环形框架包括在该环形框架的外角处的收缩区域。从而当使用具有较宽宽度的框架时消除或减小了基板角落处的翘曲。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体封装结构。
背景技术
半导体封装不仅可以为半导体晶粒提供环境污染物的保护，而且还可以提供半导体封装所封装的半导体晶粒与基板(例如印刷电路板(PCB，printed circuit board))之间的电连接。例如，半导体晶粒可以封装在封装材料(encapsulating material)中，并且以迹线(trace)电连接到基板。
然而，这样的半导体封装的问题在于在封装过程中半导体封装经受了不同的温度。由于各种基板和半导体晶粒材料的不同热膨胀系数(CTE，coefficients of thermalexpansion)，半导体封装可能会承受很高地应力。结果，半导体封装可能会出现翘曲(warping)或破裂(cracking)，从而可能损坏半导体晶粒和基板之间的电连接，并且可能降低半导体封装的可靠性。
在相对较大的封装，例如50mm×50mm或更大的封装的情况中，这种问题更加严重。因此，希望有一种新型的半导体封装结构。
发明内容
有鉴于此，本发明提供一种半导体封装结构，以减小翘曲，提高半导体封装的可靠性。
根据本发明的第一方面，公开一种半导体封装结构，包括：
基板，具有第一表面和相对的第二表面，其中该基板包括布线结构；
第一半导体晶粒，设置在该基板的该第一表面上并电耦合至该布线结构；
第二半导体晶粒，设置在该第一表面上并电连接到该布线结构，其中该第一半导体晶粒和该第二半导体晶粒并排布置；
模塑料，围绕该第一半导体晶粒和该第二半导体晶粒，其中该第一半导体晶粒通过该模塑料与该第二半导体晶粒分离；以及
环形框架，安装在该基板的该第一表面上，其中该环形框架围绕该第一半导体晶粒和该第二半导体晶粒，其中该环形框架包括在该环形框架的外角处的收缩区域。
根据本发明的第二方面，公开一种半导体封装结构，包括：
基板，具有第一表面和相对的第二表面，其中该基板包括布线结构；
第一半导体晶粒，设置在该基板的该第一表面上并电耦合至该布线结构；
第二半导体晶粒，设置在该第一表面上并电连接到该布线结构，其中该第一半导体晶粒和该第二半导体晶粒并排布置；
模塑料，围绕该第一半导体晶粒和该第二半导体晶粒，其中该第一半导体晶粒通过该模塑料与该第二半导体晶粒分离；以及
环形框架，安装在该基板的该第一表面上，其中该环形框架围绕该第一半导体晶粒和该第二半导体晶粒，其中该环形框架包括在该环形框架的外角处的至少一个斜角。
本发明的半导体封装结构的基板包括环形框架，安装在该基板的该第一表面上，其中该环形框架围绕该第一半导体晶粒和该第二半导体晶粒，其中该环形框架包括在该环形框架的外角处的收缩区域。从而当使用具有较宽宽度的框架时消除或减小了基板角落处的翘曲。
附图说明
图1是根据本发明的一个实施例的半导体封装结构的截面图；
图2是图1所示的半导体封装结构的基板中的孔的布置的平面图，图1是沿图2的虚线I-I'的半导体封装结构的截面图；
图3是根据本发明的另一实施例的半导体封装结构的截面图；
图4是根据本发明的又一实施例的半导体封装结构的示意性平面图；
图5是沿着图4中的虚线II-II'截取的示意性截面图；
图6是根据本发明的又一实施例的半导体封装结构的示意性平面图；
图7是根据本发明的又一个实施例的半导体封装结构的示意性平面图。
具体实施方式
以下描述是实施本发明的最佳构想模式。进行该描述是为了说明本发明的一般原理，而不应被认为是限制性的。本发明的范围由所附权利要求书确定。
关于特定实施例并且参考某些附图描述了本发明，但是本发明不限于此，而是仅由权利要求书来限制。所描述的附图仅是示意性的而非限制性的。在附图中，出于说明的目的，一些元件的尺寸可能被放大并且未按比例绘制。在本发明的实践中，尺寸和相对尺寸不对应于实际尺寸。
图1是根据本发明的一些实施例的半导体封装结构100a的横截面图。图2是图1所示的半导体封装结构100a的基板101中的孔布置的平面图，并且图1是沿着图2中的虚线I-I'截取的半导体封装结构100a的横截面图。
附加的特征可以添加到半导体封装结构100a。对于不同的实施例，下面描述的一些特征可以替换或消除。为了简化图示，在图1和图2中仅示出了半导体封装结构100a的一部分。在一些实施例中，半导体封装结构100a可以包括晶圆级(wafer-level)半导体封装，例如倒装芯片(flip-chip)半导体封装。
参照图1，半导体封装结构100a可以安装在基座(图未示)上。在一些实施例中，半导体封装结构100a可以是***级芯片(SOC，system-on-chip)封装结构。而且，基座可以包括印刷电路板(PCB，printed circuit board)，并且可以由聚丙烯(PP，polypropylene)形成。在一些实施例中，基座可以包括封装基板。半导体封装结构100a通过接合(bonding)制程安装在基座上。例如，半导体封装结构100a包括凸块结构111。在一些实施例中，凸块结构111可以是导电球结构(例如球栅阵列(BGA，ball grid array))，导电柱(pillar)结构或导电膏(paste)结构，并且通过接合制程电耦合到基座。
在本实施例中，半导体封装结构100a包括基板101。基板101中具有布线(wiring)结构。在一些实施例中，基板101中的布线结构是扇出(fan-out)结构，并且可以包括一个或多个导电焊盘103、导电通孔105、导电层107和导电柱109。在这种情况下，基板101中的布线结构可以设置在一个或多个金属间介电(IMD，inter-metal dielectric)层中。在一些实施例中，IMD层可以由有机材料形成，所述有机材料包括聚合物基础材料(polymer basematerial)，包括氮化硅(SiNx)、氧化硅(SiOx)、石墨烯等的非有机材料(non-organicmaterial)。例如，IMD层由聚合物基材制成。应该注意的是，图中示出的IMD层、导电焊盘103、导电通孔105、导电层107和导电柱109的数量和构造仅是一些示例，而不是对本发明的限制。
此外，半导体封装结构100a还包括通过多个导电结构119接合到基板101上的第一半导体晶粒115a和第二半导体晶粒115b。基板101具有第一表面101a和与第一表面101a相对的第二表面101b，其中第一表面101a面向第一半导体晶粒115a和第二半导体晶粒115b，并且第二表面101b面向上述基座。导电结构119设置在第一表面101a之上并且在第一半导体晶粒115a和第二半导体晶粒115b之下，并且凸块结构111设置在基板101的第二表面101b上。
在一些实施例中，第一半导体晶粒115a和第二半导体晶粒115b通过导电结构119和基板101中的布线结构电耦合到凸块结构111。另外，导电结构119可以是可控塌陷芯片连接(C4，Controlled Collapse Chip Connection)结构。应该注意的是，集成在半导体封装结构100a中的半导体晶粒的数量不限于本实施例中公开的半导体晶粒的数量。
在一些实施例中，第一半导体晶粒115a和第二半导体晶粒115b是主动装置(active device)。例如，第一半导体晶粒115a和第二半导体晶粒115b可以是逻辑晶粒，包括中央处理单元(CPU，central processing unit)，图形处理单元(GPU，graphicsprocessing unit)，动态随机接入存储器(DRAM，dynamic random access memory)控制器或上述这些任意组合。在一些其他实施例中，一个或多个被动装置(passive device)也接合到基板101上。
第一半导体晶粒115a和第二半导体晶粒115b并排(side-by-side)布置。在一些实施例中，第一半导体晶粒115a和第二半导体晶粒115b由模塑料(molding material)117分隔开。模塑料117围绕第一半导体晶粒115a和第二半导体晶粒115b，并且毗连(adjoin)于第一半导体晶粒115a和第二半导体晶粒115b的侧壁。在一些实施例中，模塑料117包括非导电材料，例如环氧树脂，树脂，可模制聚合物或另一合适的模塑料。在一些实施例中，模塑料117在为大量液体时施加，然后通过化学反应固化。在一些其他实施例中，模塑料117是作为凝胶或可延展固体施加的紫外(UV，ultraviolet)固化聚合物或热固化聚合物，然后通过UV或热固化过程固化。模塑料117可以用模具(图未示)固化。
在一些实施例中，第一半导体晶粒115a和第二半导体晶粒115b背对着基板101的第一表面101a的表面由模塑料117暴露，这样使得散热装置(图未示)可以直接附接到第一半导体晶粒115a和第二半导体晶粒115b的表面。因此，可以提高半导体封装结构100a的散热效率，这种结构是大功率应用的优选，特别是对于大尺寸半导体封装结构，例如50mm×50mm的封装结构。
半导体封装结构100a还包括布置在模塑料117、第一半导体晶粒115a和第二半导体晶粒115b之下，并且在导电结构119之间的聚合物材料121。半导体封装结构100a还包括***在基板101的第一表面101a和聚合物材料121之间的底部填充层123。此外，基板101还可以包括重分布层结构120，重分布层结构120位于导电柱109之上，并位于底部填充层123之下，重分布层结构120电连接导电柱109和导电结构119，从而使第一半导体晶粒115a和第二半导体晶粒115b电耦合到凸块结构111。在一些实施例中，第一半导体晶粒115a、第二半导体晶粒115b和模塑料117由底部填充层123包围。聚合物材料121和底部填充层123设置为补偿基板101、导电结构119、第一半导体晶粒115a和第二半导体晶粒115b之间的不同热膨胀系数(CTE，coefficients of thermal expansion)。
另外，半导体封装结构100a包括通过黏合层(adhesive layer)112附接到基板101的第一表面101a的框架(frame)113。第一半导体晶粒115a和第二半导体晶粒115b由框架113和黏合层112所包围。在一些实施例中，框架113和黏合层112通过间隙(gap)与底部填充层123分离。基板101具有第一边缘101E1和与第一边缘101E1相对的第二边缘101E2。在一些实施例中，第一边缘101E1和第二边缘101E2与框架113的侧壁和黏合层112共面。
仍然参照图1，半导体封装结构100a的基板101包括形成在第二表面101b上的第一孔110a和第二孔110b。在一些实施例中，第一孔110a和第二孔110b中的至少一个从第二表面101b穿透基板101到第一表面101a。尽管图1所示的第一孔110a和第二孔110b贯穿基板101，但在其他一些实施例中，第一孔110a和第二孔110b都不从第二表面101b穿透到第一表面101a。也就是说，第一孔110a和第二孔110b可以是通孔或盲孔，或者其中一个是通孔而另一个是盲孔。并且孔可以是台阶孔、沉孔等。在一些实施例中，第一半导体晶粒115a覆盖第一孔110a，并且第二半导体晶粒115b覆盖第二孔110b。换句话说，第一孔110a位于基板101上的第一半导体晶粒115a的投影内，并且第二孔110b位于基板101上的第二半导体晶粒115b的投影内，其中投影的方向是从第一半导体晶粒115a和第二半导体晶粒115b的上方竖直向下的。本实施例中第一孔110a和第二孔110b可以是中空的结构，其中未填充材料。当然也可以根据需要填充合适的材料(下文中将描述)。
具体地，在第一半导体晶粒115a和第二半导体晶粒115b之间具有中心线C-C’。其中中心线C-C’到第一半导体晶粒115a和第二半导体晶粒115b的距离可以相等。第一孔110a设置为比基板101的第一边缘101E1更靠近中心线C-C’，并且第二孔110b设置为比基板101的第二边缘101E2更靠近中心线C-C’。虽然在图1所示的基板101中只有两个孔，但应该注意的是，本发明的其他实施例中对于在基板101中形成的孔的数目没有限制。
在一些实施例中，第一孔110a和第二孔110b通过激光钻孔(laser drilling)制程或其他适用的制程形成。应该注意的是，第一孔110a和第二孔110b可以通过与基板101的布线结构中的导电柱109相同的成形制程来形成。此外，第一半导体晶粒115a和第二半导体晶粒115b是在基板101中形成孔之后再接合到基板101。因此，可以防止第一半导体晶粒115a和第二半导体晶粒115b的损坏。
参考图2，图2是图1中所示的半导体封装结构100a的基板101中的孔的布置的平面图，并且图1是沿着图2中的虚线I-I'截取的半导体封装结构100a的横截面图。应该注意的是，图2是从半导体封装结构100a的底部看的平面图。换句话说，图2是从基板101的第二表面101b看过去的平面图，而第二表面101b上设置有凸起结构111。特别地，为了简洁起见图2中省略了凸块结构111。
如图2所示，基板101包括多于两个的孔。特别地，基板101还包括形成在第二表面101b上的第三孔110c和第四孔110d。第一半导体晶粒115a覆盖第三孔110c，并且第二半导体晶粒115b覆盖第四孔110d。另外，基板101具有中心101C，并且第一孔101a，第二孔101b，第三孔110c以及第四孔110d设置为比基板101的第一边缘101E1和第二边缘101E2更靠近中心101C的位置。其中中心101C可以位于中心线C-C’上，并且可以与第一半导体晶粒115a和第二半导体晶粒115b的上下边缘等距。此外，从一个方向上(例如从图中的横向)看，第一孔110a和第二孔110b成一排，第三孔110c和第四孔110d成一排，并且这两排相互平行且垂直于中心线C-C’。从另一个方向上(例如从图中的竖向)看，第一孔110a和第三孔110c成一排，第二孔110b和第四孔110d成一排，并且这两排相互平行且平行于中心线C-C’。也就是每排的孔的数量可以是相同，当然，每排的孔的数量也可以是不同的，还可以设置第五孔、第六孔、第七孔、第八孔等等。此外，第一孔110a可以与第二孔110b关于中心线C-C’对称地设置，第三孔110c可以与第四孔110d关于中心线C-C’对称地设置，第一孔110a和第三孔110c可以与第二孔110b和第四孔110d关于中心线C-C’对称地设置。第一孔110a可以与第四孔110d关于中心101C对称地设置，第二孔110b可以与第三孔110c关于中心101C对称地设置。本实施例中孔对称地设置可以提高封装结构的稳定性，并且方便生产制造。
形成在基板101中的孔，例如第一孔110a、第二孔110b、第三孔110c和第四孔110d设计为释放(release)基板101中的应力，特别是集中于两个半导体晶粒(即第一半导体晶粒115a和第二半导体晶粒115b)之间的交界面(interface)之下的区域的应力。由于基板101和半导体晶粒的热膨胀系数(CTE)不同，半导体封装结构100a可能受到很高地应力，因此形成在基板101中的孔可以解决因CTE不匹配(mismatch)引起的翘曲(warping)或开裂(cracking)的问题。具体地，孔的设置给基板的形变留出了空间。例如当半导体封装结构受热时，基板和半导体晶粒会受热膨胀，因基板和半导体晶粒的热膨胀系数不同，基板和半导体晶粒产生的形变将不同，若未设置孔，则基板可能形变过大而产生翘曲或开裂，或者与半导体晶粒之间的电接触出现故障。而本实施例中孔的设置将会给基板的形变提供空间，基板在产生形变时，可以向孔中的区域延伸，从而释放基板中的应力。因此，半导体封装结构100a内的电连接可能不会因翘曲或开裂而损坏，半导体封装结构100a的可靠性可能会增加。此外，本实施例中，第一半导体晶粒115a和第二半导体晶粒115b中可以包括中继基板，而基板101可以是布线基板。也就是说，包括集成电路等的部件安装在中继基板上之后，形成了第一半导体晶粒115a和第二半导体晶粒115b，然后再一起安装在基板(布线基板)101上。因此本发明实施例中在基板(布线基板)101上设置的孔可以释放当集成电路与中继基板一起安装到基板(布线基板)101上的应力。特别的，孔的位置可以对应于半导体晶粒，以更加准确的释放应力。此外，孔的位置还可以对应于导电结构(例如导电结构119)，这样就可以帮助释放安装时从导电结构传递到基板101的应力。
图3是根据本发明的一些其他实施例的半导体封装结构100b的横截面图。为了简洁起见，在下文实施例中省略了与之前参照图1所描述的相同或相似的元件的描述。
如图3所示，半导体封装结构100b包括填充在第一孔110a和第二孔110b中的应力缓冲层125。应力缓冲层125由诸如硅树脂(silicone resin)或橡胶(rubber)的聚合物材料制成。在一些实施例中，应力缓冲层125由诸如味之素复合薄膜(ABF，Ajinomoto Build-upFilm)之类的有机树脂制成。
此外，应力缓冲层125可以通过旋涂(spin coating)制程形成。在一些其他实施例中，应力缓冲层125的材料可以分配在第一孔110a和第二孔110b中，并且可以去除应力缓冲层125的材料的多余部分。在一些实施例中，应力缓冲层125可以在将第一半导体晶粒115a和第二半导体晶粒115b接合到基板101之前形成。
在一些实施例中，应力缓冲层125可填充第一孔110a和第二孔110b，并且应力缓冲层125的表面与基板101的第二表面101b齐平。在一些其他实施例中根据实际的制造制程，应力缓冲层125的表面可能不与基板101的第二表面101b齐平。
使用应力缓冲层125填充第一孔110a和第二孔110b可以提供如下优点：在基板101的处理(handling)制程期间防止杂质和灰尘落入第一孔110a和第二孔110b中。此外，半导体封装结构100b的热膨胀系数不匹配所导致的翘曲或开裂问题可通过形成于基板101中的孔(包括第一孔110a与第二孔110b)及应力缓冲层125来解决。因此，半导体封装结构100b内的电连接可能不会因翘曲或开裂而损坏，半导体封装结构100b的寿命(lifespan)可能会增加。
请参考图4和图5。图4是根据本发明又一实施例的半导体封装结构100c的示意性平面图。图5是沿着图4中的虚线II-II’截取的示意性截面图。相似的层、区域或元件由相似的标号表示。
如图4和图5所示，类似的，半导体封装结构100c包括通过多个导电结构119安装在基板101上的第一半导体晶粒115a和第二半导体晶粒115b。基板101具有第一表面101a和与之相对的第二表面101b，第一表面101a面对第一半导体晶粒115a和第二半导体晶粒115b，第二表面101b面对上述基座，基座例如为PCB或***板。导电结构119设置在第一表面101a上方并且在第一半导体晶粒115a和第二半导体晶粒115b下方，并且凸块结构111布置在基板101的第二表面101b上。凸块结构111可以是球栅阵列(ball grid array，BGA)或岸面栅格阵列(land grid array，LGA)。根据一个实施例，可以将散热器130安装在第一半导体晶粒115a和第二半导体晶粒115b上以进行散热。
根据一个实施例，半导体封装结构100c包括安装在基板101的第一表面101a上的连续的、环形的框架113。根据一个实施例，当从上方观察时，框架113可以具有大致矩形的形状。根据一个实施例，框架113可以由金属或金属合金制成。例如，框架113可以由铜制成，但是不限于此。框架113可以通过黏合层112附接到基板101的第一表面101a。根据本实施例，框架113在其四个角处具有四个斜角(或圆角或其他形状的)，而不是如图2所示的四个直角。可以通过任何合适的切割方式将框架在收缩区域113a内的由虚线区域所示的部分从框架113截断，以在框架113的四个角处形成斜角。本发明中收缩区域113a可以是认为将框架113原本的直角角落切割掉，或者原本成形时即是这样的(而不是后续切割的)，为方便描述后文中可能使用切割掉进行描述，但是这并非对本发明的限制，本发明可以使用任何方式实现框架或其他部件的结构及该结构的形状。框架113的形状可以根据需求设置，例如为四边形、圆形、椭圆形、其他多边形等等。框架113可以是一体成形的，以增加机械强度。
在凸块结构111为LGA布置的情况下，可以在框架113上提供诸如插座(socket)(未示出)的固定装置，以将基板101固定至上述基座，例如PCB或***板。插座可能在框架113和基板101上施加不希望的机械应力，并且可能导致损坏或缺陷，例如基板101中的断裂。为了减轻由插座引起的这种应力，期望具有更宽的宽度w的框架113。但是，宽度较大的框架使翘曲问题更严重。具体来说，宽度较大的框架虽然可以使基板靠近中心的区域的翘曲得到抑制，但是却使得基板四个角落处的翘曲更严重，例如可能由于基板的形状以及位于角落的位置问题，使得使用框架之后基板角落的翘曲更为严重。本发明通过截断框架113的拐角来解决翘曲问题，从而当使用具有较宽宽度的框架时消除或减小了翘曲，具体来说，由于将框架113的四个角落处切除，因此基板的角落处即没有被框架113所覆盖，因此即使基板翘曲，也只是较轻微的翘曲；相对于使用框架覆盖了基板的角落的情况，本发明的方式减轻了基板角落处的翘曲。此外，对于BGA的方式，本发明同样适用。对于BGA的方式，无需诸如插座的固定装置，可以直接通过凸块结构111将基板101安装在基座(例如PCB板)上。
根据一个实施例，每个收缩区域(切割掉的区域)113a可以具有直角三角形的形状，但不限于此。根据一些实施例，例如，如图6中所示的半导体封装结构100d，每个收缩区域113a可以具有矩形形状。应当理解，图4和图6中的框架113的四个角处的截短边缘的形状仅出于说明目的。在一些实施例中，截短边缘的形状可以包括弧形、弯曲形或不规则形。框架113的四个角处的切割形状可以根据设计要求，以获得封装翘曲、应力分布和成本的改善。根据一个实施例，在将截短的框架113安装在基板101的第一表面101a上之后，可露出收缩区域113a内的黏合层112。
根据一个实施例，框架113具有宽度w，其可以在1mm和18mm之间的范围内，例如12mm，采用1mm到18mm的宽度的框架，可以具有较好的抑制翘曲的效果，同时对于这些宽度的框架，在切割掉四个角落之后还可以保持较好的强度，以防止基板翘曲。根据一个实施例，框架113的宽度可以大于或等于1mm。每个直角三角形的收缩区域113a的面积由d2/2表示，其中d是直角三角形的收缩区域113a的边的腿的长度(或直角边长)。根据一个实施例，长度d大于或等于w/2，同时也可以小于w；这种设置可以使的切除的部分不会过大，以免影响框架的机械强度，同时可以保证切除后基板角落的翘曲得到抑制。通过在框架113和/或黏合层112中提供这种直角三角形的收缩区域113a，可以显著改善半导体封装结构100c的翘曲控制。当收缩区域113a具有矩形形状时，它的边长可以是等于w/2，或者大于w/2，同时小于w。这种设置可以使的切除的部分不会过大，以免影响框架的机械强度，同时可以保证切除后基板角落的翘曲得到抑制。
图7是根据本发明的又一个实施例的半导体封装结构100e的谐振性平面图。如图7中所示，图7中的半导体封装结构100e与图4中的半导体封装结构100c之间的区别在于，图7中的半导体封装结构100e的框架113包括延伸部分113b，该延伸部分113b在框架113的内角处向内延伸。因此，框架113的内角不成直角。通过提供这种构造，可以通过在框架113的内角处添加以虚线表示的延伸部分113b来补偿在框架113的外角处的去除的直角三角形的收缩区域113a。这样做是有益的，因为可以保持使用安装插座的框架113的整个表面，并且由插座或插座的固定装置施加的应力可以更均匀地分布在框架113上；此外这种方式使得框架覆盖基板的总面积没有特别的减少(甚至可以增加)，使得与框架接触的基板部分单位元面积内所受的压力较小(或者所受压强较小)，同时也减少了框架的应力集中，并且也因此框架对于整个基板的翘曲抑制作用可以得到保证，而不会使整个基板的翘曲抑制有明显的减小；并且保证了半导体封装结构的结构强度和结构稳定性。
本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该装置和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。
Claims (14)
1.一种半导体封装结构，其特征在于，包括：
基板，具有第一表面和相对的第二表面，其中该基板包括布线结构；
第一半导体晶粒，设置在该基板的该第一表面上并电耦合至该布线结构；
第二半导体晶粒，设置在该第一表面上并电连接到该布线结构，其中该第一半导体晶粒和该第二半导体晶粒并排布置；
模塑料，围绕该第一半导体晶粒和该第二半导体晶粒，其中该第一半导体晶粒通过该模塑料与该第二半导体晶粒分离；以及
环形框架，安装在该基板的该第一表面上，其中该环形框架围绕该第一半导体晶粒和该第二半导体晶粒，其中该环形框架包括在该环形框架的外角处的收缩区域。
2.如权利要求1所述的半导体封装结构，其特征在于，该框架在该收缩区域内的一部分从该环形框架截去，从而在该环形框架的外角处形成斜角。
3.如权利要求1所述的半导体封装结构，其特征在于，还包括布置在该基板的该第二表面上的凸块结构。
4.如权利要求3所述的半导体封装结构，其特征在于，该凸块结构是焊盘阵列LGA。
5.如权利要求4所述的半导体封装结构，其特征在于，在该环形框架上设置有固定装置，以将该基板固定至基底。
6.如权利要求5所述的半导体封装结构，其特征在于，该基座包括PCB或***板。
7.如权利要求5所述的半导体封装结构，其特征在于，该固定装置包括插座。
8.如权利要求1所述的半导体封装结构，其特征在于，还包括在该环形框架与该基板的该第一表面之间的黏合层。
9.如权利要求8所述的半导体封装结构，其特征在于，在该收缩区域内，该环形框架未覆盖该黏合层。
10.如权利要求1所述的半导体封装结构，其特征在于，该环形框架具有宽度w，并且其中，w在1mm和18mm之间的范围内。
11.如权利要求10所述的半导体封装结构，其特征在于，该收缩区域具有直角三角形的形状。
12.如权利要求11所述的半导体封装结构，其特征在于，该直角三角形的收缩区域的面积由d2/2表示，其中，d是直角三角形的收缩区域的腿的边的长度，并且其中d大于或等于w/2。
13.如权利要求1所述的半导体封装结构，其特征在于，还包括延伸部分，该延伸部分在该环形框架的内角处向内延伸。
14.一种半导体封装结构，其特征在于，包括：
基板，具有第一表面和相对的第二表面，其中该基板包括布线结构；
第一半导体晶粒，设置在该基板的该第一表面上并电耦合至该布线结构；
第二半导体晶粒，设置在该第一表面上并电连接到该布线结构，其中该第一半导体晶粒和该第二半导体晶粒并排布置；
模塑料，围绕该第一半导体晶粒和该第二半导体晶粒，其中该第一半导体晶粒通过该模塑料与该第二半导体晶粒分离；以及
环形框架，安装在该基板的该第一表面上，其中该环形框架围绕该第一半导体晶粒和该第二半导体晶粒，其中该环形框架包括在该环形框架的外角处的至少一个斜角。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/563,919 US11171113B2 (en) | 2017-03-14 | 2019-09-08 | Semiconductor package structure having an annular frame with truncated corners |
| US16/563,919 | 2019-09-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112466867A true CN112466867A (zh) | 2021-03-09 |
Family
ID=74833687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010910782.8A Pending CN112466867A (zh) | 2019-09-08 | 2020-09-02 | 半导体封装结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112466867A (zh) |
| TW (1) | TWI730891B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI797701B (zh) * | 2021-03-26 | 2023-04-01 | 台灣積體電路製造股份有限公司 | 半導體裝置及其製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230029241A1 (en) * | 2021-07-22 | 2023-01-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Seal ring structures |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5949137A (en) * | 1997-09-26 | 1999-09-07 | Lsi Logic Corporation | Stiffener ring and heat spreader for use with flip chip packaging assemblies |
| US6281592B1 (en) * | 1998-03-09 | 2001-08-28 | Shinko Electric Industries Co., Ltd. | Package structure for semiconductor chip |
| US20130062752A1 (en) * | 2011-09-08 | 2013-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ring structure for chip packaging |
| US20150130043A1 (en) * | 2012-05-18 | 2015-05-14 | Kyocera Corporation | Semiconductor element housing package, semiconductor device, and mounting structure |
| CN108630615A (zh) * | 2017-03-14 | 2018-10-09 | 联发科技股份有限公司 | 半导体封装结构和基板结构 |
| US20190172767A1 (en) * | 2017-12-06 | 2019-06-06 | Google Llc | Apparatus and mechanisms for reducing warpage and increasing surface mount technology yields in high performance integrated circuit packages |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103715152B (zh) * | 2012-10-09 | 2016-08-24 | 宏启胜精密电子(秦皇岛)有限公司 | 连接基板及层叠封装结构 |
| US11302592B2 (en) * | 2017-03-08 | 2022-04-12 | Mediatek Inc. | Semiconductor package having a stiffener ring |
-
2020
- 2020-09-01 TW TW109129853A patent/TWI730891B/zh active
- 2020-09-02 CN CN202010910782.8A patent/CN112466867A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5949137A (en) * | 1997-09-26 | 1999-09-07 | Lsi Logic Corporation | Stiffener ring and heat spreader for use with flip chip packaging assemblies |
| US6281592B1 (en) * | 1998-03-09 | 2001-08-28 | Shinko Electric Industries Co., Ltd. | Package structure for semiconductor chip |
| US20130062752A1 (en) * | 2011-09-08 | 2013-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ring structure for chip packaging |
| US20150130043A1 (en) * | 2012-05-18 | 2015-05-14 | Kyocera Corporation | Semiconductor element housing package, semiconductor device, and mounting structure |
| CN108630615A (zh) * | 2017-03-14 | 2018-10-09 | 联发科技股份有限公司 | 半导体封装结构和基板结构 |
| US20190172767A1 (en) * | 2017-12-06 | 2019-06-06 | Google Llc | Apparatus and mechanisms for reducing warpage and increasing surface mount technology yields in high performance integrated circuit packages |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI797701B (zh) * | 2021-03-26 | 2023-04-01 | 台灣積體電路製造股份有限公司 | 半導體裝置及其製造方法 |
| US11823991B2 (en) | 2021-03-26 | 2023-11-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Frames stacked on substrate encircling devices and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI730891B (zh) | 2021-06-11 |
| TW202111887A (zh) | 2021-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11948895B2 (en) | Semiconductor package structure | |
| US11862578B2 (en) | Semiconductor package structure | |
| TWI721820B (zh) | 半導體封裝結構 | |
| US20230197684A1 (en) | Semiconductor package structure having an annular frame with truncated corners | |
| US11942439B2 (en) | Semiconductor package structure | |
| US12002742B2 (en) | Semiconductor package structure | |
| TWI730891B (zh) | 半導體封裝結構 | |
| TWI762841B (zh) | 半導體封裝結構 | |
| EP3624181B1 (en) | Semiconductor package structure having a frame with truncated corners | |
| TWI746012B (zh) | 半導體封裝結構 | |
| TW202347674A (zh) | 晶片封裝結構及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |