CN112447549A - 晶片涂布制作工艺 - Google Patents

晶片涂布制作工艺 Download PDF

Info

Publication number
CN112447549A
CN112447549A CN201910831370.2A CN201910831370A CN112447549A CN 112447549 A CN112447549 A CN 112447549A CN 201910831370 A CN201910831370 A CN 201910831370A CN 112447549 A CN112447549 A CN 112447549A
Authority
CN
China
Prior art keywords
wafer
temperature
coating
heating plate
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910831370.2A
Other languages
English (en)
Inventor
陈有证
谈文毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Semi Integrated Circuit Manufacture Xiamen Co ltd
Original Assignee
United Semi Integrated Circuit Manufacture Xiamen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Semi Integrated Circuit Manufacture Xiamen Co ltd filed Critical United Semi Integrated Circuit Manufacture Xiamen Co ltd
Priority to CN201910831370.2A priority Critical patent/CN112447549A/zh
Publication of CN112447549A publication Critical patent/CN112447549A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B1/00—Details of electric heating devices
    • H05B1/02—Automatic switching arrangements specially adapted to apparatus ; Control of heating devices
    • H05B1/0227—Applications
    • H05B1/023—Industrial applications
    • H05B1/0233—Industrial applications for semiconductors manufacturing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/20—Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明公开一种晶片涂布制作工艺。首先，放置一晶片于支撑柱上，且晶片与位于晶片下方的一加热盘之间具有一间距，使晶片能以一第一温度涂布。接着，判定一目标晶片制作工艺温度与第一温度的差异，以改变晶片的一涂布温度，其中当目标晶片制作工艺温度大于第一温度时，直接加热加热盘至目标晶片制作工艺温度；当目标晶片制作工艺温度小于第一温度但大于一最低涂布温度时，仅增加晶片与加热盘之间的间距，其中最低涂布温度为在没有冷却加热盘且晶片与加热盘之间具有一最大间距时的温度；当目标晶片制作工艺温度小于最低涂布温度时，增加晶片与加热盘之间的间距且冷却加热盘。

Description

晶片涂布制作工艺
技术领域
本发明涉及一种晶片涂布制作工艺，且特别是涉及一种增加晶片与加热盘之间的间距的晶片涂布制作工艺。
背景技术
现有的晶片涂布显影机于生产晶片产品时，会于某些制作工艺中需要有能对晶片产品进行预定温度热烤的平台，此平台一般被称之为热板。然而，不同的晶片产品，所需热烤的温度不同，如原本晶片产品所需热烤的温度为摄氏110度时，其热板便会被加热至例如摄氏110度，但当下一晶片产品所需热烤的温度为摄氏90度时，其热板便必须进行降温。以目前热板的降温方式而言，都采用自然降温，即利用长时间的时间消耗(等待)来换取热板温度的下降，直至热板的温度下降至下一种晶片产品所需热烤的温度时，才能继续地生产晶片产品。但上述的自然降温方式，其降温的时间相当的冗长，使得于等待降温的期间中，生产的效率几近为零，而有晶片产品产出效率不张的问题。
另外，由于热板于降温时，晶片产品可能会直接放置于热板上进行等待，因此晶片产品有可能会因过长时间的热烤而造成有过烤(OverBake)的情形发生，导致过烤的晶片产品便必须报废，而使得晶片产品的产出良率有无法提升的问题。
发明内容
本发明提出一种晶片涂布制作工艺，其以增加晶片与加热盘之间的间距降低晶片涂布温度，如此可减少降温时间并增加生产效率及良率。
本发明提供一种晶片涂布制作工艺，包含下述步骤。首先，放置一晶片于支撑柱上，且晶片与位于晶片下方的一加热盘之间具有一间距，使晶片能以一第一温度涂布。接着，判定一目标晶片制作工艺温度与第一温度的差异，以改变晶片的一涂布温度，其中当目标晶片制作工艺温度大于第一温度时，直接加热加热盘至目标晶片制作工艺温度；当目标晶片制作工艺温度小于第一温度但大于一最低涂布温度时，仅增加晶片与加热盘之间的间距，其中最低涂布温度为在没有冷却加热盘且晶片与加热盘之间具有一最大间距时的温度；当目标晶片制作工艺温度小于最低涂布温度时，增加晶片与加热盘之间的间距且冷却加热盘。
基于上述，本发明提出一种晶片涂布制作工艺，其放置一晶片于支撑柱上，且晶片与位于晶片下方的一加热盘之间具有一间距，使晶片能以一第一温度涂布；以及判定一目标晶片制作工艺温度与第一温度的差异，以改变晶片的一涂布温度，其中当目标晶片制作工艺温度大于第一温度时，直接加热加热盘至目标晶片制作工艺温度；当目标晶片制作工艺温度小于第一温度但大于一最低涂布温度时，仅增加晶片与加热盘之间的间距，其中最低涂布温度为在没有冷却加热盘且晶片与加热盘之间具有一最大间距时的温度；当目标晶片制作工艺温度小于最低涂布温度时，增加晶片与加热盘之间的间距且冷却加热盘。如此一来，本发明可通过增加晶片与加热盘之间的间距降低温度，而完全取代或者部分取代以冷却加热盘降温的功能，因而本发明可减少降温时间并增加生产效率及良率。
附图说明
图1为本发明一实施例的晶片涂布制作工艺的流程图；
图2为本发明一实施例的晶片涂布装置的剖面示意图；
图3为本发明一实施例的涂布温度对于晶片与加热盘之间的间距的关系图；
图4为本发明一实施例的涂布温度对于晶片与加热盘之间的间距的关系图。
主要元件符号说明
10：晶片
100：晶片涂布装置
110：腔体
112：加热盘
112a：顶针
114：支撑柱
120：喷嘴
g：间距
g0：最小间距
g1：最大间距
C1、C2、C3：区间
S1、S2、S21、S22、S23、S3：步骤
T、T2：温度
T0：第一温度
T1：最低涂布温度
具体实施方式
图1为本发明一实施例的晶片涂布制作工艺的流程图。
图2为本发明一实施例的晶片涂布装置的剖面示意图。请同时参阅图1及图2。一晶片涂布装置100可包含一腔体110，且一加热盘112以及支撑柱114位于腔体110中。支撑柱114用以承载晶片，而加热盘112用以加热晶片。一喷嘴120可将例如六甲基二硅氮(HMDS)等涂布剂喷洒于晶片上或者将制作工艺气体通入腔体110中。在本实施例中，晶片涂布制作工艺为一六甲基硅氮烷(hexa-methyl-disilazane,HMDS)的晶片涂布制作工艺，但本发明不以此为限。
图1的步骤S1─放置一晶片于支撑柱上，且该晶片与位于该晶片下方的一加热盘之间具有一间距，使该晶片能以一第一温度涂布。如图2所示，放置一晶片10于支撑柱114上。支撑柱114未升起时，晶片10直接放置于二顶针112a上。支撑柱114较佳为三个，以稳定地承载晶片10，但也可为其他个数。晶片10不会直接接触加热盘112。晶片10与位于晶片10下方的加热盘112之间具有一间距g，且加热盘112具有一预定温度，使晶片10能以一第一温度涂布。此时，当支撑柱114未升起而晶片10直接接触顶针112a时，晶片10与加热盘112之间具有一最小间距g0。较佳者，晶片10与加热盘112之间的最小间距g0为0.1纳米。
此第一温度可近乎等于或略小于加热盘112的预定温度。在本实施例中，忽略第一温度与加热盘112的预定温度的差值。此时的第一温度可为晶片10放置于支撑柱114上的初始温度，或者晶片10在进行前次制作工艺之后的最后温度。在此阶段，可选择性以第一温度涂布晶片10。
图1的步骤S2─判定一目标晶片制作工艺温度与该第一温度的差异，以改变该晶片的一涂布温度，其中当该目标晶片制作工艺温度大于该第一温度时，直接加热该加热盘至该目标晶片制作工艺温度(步骤S21)；当该目标晶片制作工艺温度小于该第一温度但大于一最低涂布温度时，仅增加该晶片与该加热盘之间的该间距，其中该最低涂布温度为在没有冷却该加热盘且该晶片与该加热盘之间具有一最大间距时的温度(步骤S22)；当该目标晶片制作工艺温度小于该最低涂布温度时，增加该晶片与该加热盘之间的该间距且冷却该加热盘(步骤S23)。图3绘示本发明一实施例的涂布温度对于晶片与加热盘之间的间距的关系图。图4绘示本发明一实施例的涂布温度对于晶片与加热盘之间的间距的关系图。请同时参阅图1～图4。
接续，改变晶片的涂布温度，以在同一片晶片中再进行涂布制作工艺，或者在不同晶片中进行涂布制作工艺。在本发明中欲改变晶片的涂布温度，首先需判定一目标晶片制作工艺温度与第一温度的差异，以改变晶片的一涂布温度。目标晶片制作工艺温度为本次制作工艺欲进行的涂布温度。在欲进行涂布制作工艺之前，或者在判定目标晶片制作工艺温度与第一温度的差异之前，本实施例可先选择性进行步骤S3─检查该目标晶片制作工艺温度及校正该加热盘的温度均匀度。此步骤S3为确认加热盘112的温度均匀度是否符合预设的范围。当加热盘112的温度均匀度符合预设的范围则接续进行步骤S2─判定一目标晶片制作工艺温度与该第一温度的差异，以改变该晶片的一涂布温度。当加热盘112的温度均匀度不符合预设的范围则校正加热盘112的温度均匀度至符合预设的范围。之后，进行步骤S2─判定一目标晶片制作工艺温度与该第一温度的差异，以改变该晶片的一涂布温度。
接着，进行本发明图1的步骤S2─判定一目标晶片制作工艺温度与该第一温度的差异，以改变该晶片的一涂布温度。此时会发生下述三种情况。
步骤S21─当该目标晶片制作工艺温度大于该第一温度时，直接加热该加热盘至该目标晶片制作工艺温度。当目标晶片制作工艺温度(本次制作工艺欲进行的涂布温度)大于第一温度(晶片前次制作工艺最后的涂布温度或者晶片初始预设温度)时，直接加热加热盘112至目标晶片制作工艺温度(或者加热加热盘112至略高于目标晶片制作工艺温度使晶片涂布温度可达到目标晶片制作工艺温度)即可。
或者，步骤S22─当该目标晶片制作工艺温度小于该第一温度但大于一最低涂布温度时，仅增加该晶片与该加热盘之间的该间距，其中该最低涂布温度为在没有冷却该加热盘且该晶片与该加热盘之间具有一最大间距时的温度。如图3所示，从涂布温度对于晶片与加热盘之间的间距的关系图中可知，涂布温度T会随着晶片10与加热盘112之间的间距g增加而下降。在本实施例中，仅将晶片10与加热盘112之间的间距g最多增加至一最大间距g1。较佳者，最大间距g1为一装置的最大安全间距，以维持装置机构在涂布制作工艺中的稳定性。在其他实施例中，最大间距g1可为例如加入安全系数等基于其他因素的考虑而设定的制作工艺中可增加的最大间距g1。当晶片10与加热盘112之间具有最大间距g1时的涂布温度T就是在没有直接冷却加热盘112时的最低涂布温度T1。由于直接冷却加热盘112所需时间长，因此，当目标晶片制作工艺温度小于第一温度T0但大于最低涂布温度T1时，本发明仅增加晶片10与加热盘112之间的间距g，而不冷却加热盘112。因此，本发明可减少降温时间并增加生产效率及良率。在本实施例中，经由抬升支撑柱114，以增加晶片10与加热盘112之间的间距g，但本发明不以此为限。
或者，步骤S23─当该目标晶片制作工艺温度小于该最低涂布温度时，增加该晶片与该加热盘之间的该间距且冷却该加热盘。如图4所示，从涂布温度对于晶片与加热盘之间的间距的关系图中可知，区间C1为目标晶片制作工艺温度大于第一温度T0的情况，适于进行步骤S21：直接加热加热盘112至目标晶片制作工艺温度。区间C2为目标晶片制作工艺温度小于第一温度T0但大于最低涂布温度T1的情况，适于进行步骤S22：仅增加晶片10与加热盘112之间的间距g。区间C3为目标晶片制作工艺温度小于最低涂布温度T1的情况，适于进行步骤S23：增加晶片10与加热盘112之间的间距g且冷却加热盘112。
当目标晶片制作工艺温度小于最低涂布温度T1时，则除了增加晶片10与加热盘112之间的间距g之外，还需冷却加热盘112。在一实施例中，目标晶片制作工艺温度与最低涂布温度T1的差值，即为加热盘112需冷却的温度(第一温度T0与温度T2的差值)，搭配将晶片10与加热盘112之间间距g增加至最大间距g1，则可达到目标晶片制作工艺温度。因此，本发明可减少加热盘112所需冷却的温度(仅第一温度T0与温度T2的差值)，因而可减少降温时间并增加生产效率及良率。
之后，以目标晶片制作工艺温度涂布晶片10。
可重复循环进行步骤S2─判定一目标晶片制作工艺温度与该第一温度(此时的第一温度指进行制作工艺之后最后的温度)的差异，以改变该晶片的一涂布温度；以及以目标晶片制作工艺温度涂布晶片10的步骤。可对于同一晶片或者不同晶片重复循环进行步骤S2以及以目标晶片制作工艺温度涂布晶片10的步骤。
综上所述，本发明提出一种晶片涂布制作工艺，其放置一晶片于支撑柱上，且晶片与位于晶片下方的一加热盘之间具有一间距，使晶片能以一第一温度涂布；以及判定一目标晶片制作工艺温度与第一温度的差异，以改变晶片的一涂布温度，其中当目标晶片制作工艺温度大于第一温度时，直接加热加热盘至目标晶片制作工艺温度；当目标晶片制作工艺温度小于第一温度但大于一最低涂布温度时，仅增加晶片与加热盘之间的间距，其中最低涂布温度为在没有冷却加热盘且晶片与加热盘之间具有一最大间距时的温度；当目标晶片制作工艺温度小于最低涂布温度时，增加晶片与加热盘之间的间距且冷却加热盘。如此一来，本发明可通过增加晶片与加热盘之间的间距降低温度，而完全取代或者部分取代以冷却加热盘降温的功能，因而本发明可减少降温时间并增加生产效率及良率。
之后，则可以此晶片的涂布温度涂布晶片。可重复循环进行判定目标晶片制作工艺温度与第一温度的差异，以改变晶片的涂布温度的步骤以及以目标晶片制作工艺温度涂布晶片的步骤。上述的最大间距较佳为一装置的最大安全间距。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (11)

1.一种晶片涂布制作工艺，包含：
放置晶片于支撑柱上，且该晶片与位于该晶片下方的加热盘之间具有间距，使该晶片能以第一温度涂布；以及
判定目标晶片制作工艺温度与该第一温度的差异，以改变该晶片的涂布温度，其中当该目标晶片制作工艺温度大于该第一温度时，直接加热该加热盘至该目标晶片制作工艺温度；当该目标晶片制作工艺温度小于该第一温度但大于最低涂布温度时，仅增加该晶片与该加热盘之间的该间距，其中该最低涂布温度为在没有冷却该加热盘且该晶片与该加热盘之间具有一最大间距时的温度；当该目标晶片制作工艺温度小于该最低涂布温度时，增加该晶片与该加热盘之间的该间距且冷却该加热盘。
2.如权利要求1所述的晶片涂布制作工艺，其中经由抬升该些支撑柱，以增加该晶片与该加热盘之间的该间距。
3.如权利要求1所述的晶片涂布制作工艺，其中放置该晶片于三个该些支撑柱上。
4.如权利要求1所述的晶片涂布制作工艺，在改变该晶片的该涂布温度前，还包含：
检查该目标晶片制作工艺温度及校正该加热盘的温度均匀度。
5.如权利要求1所述的晶片涂布制作工艺，其中该晶片涂布制作工艺为六甲基硅氮烷(hexa-methyl-disilazane,HMDS)的晶片涂布制作工艺。
6.如权利要求1所述的晶片涂布制作工艺，其中该最低涂布温度为在没有冷却该加热盘且该晶片与该加热盘之间具有该最大间距时该晶片的涂布温度。
7.如权利要求1所述的晶片涂布制作工艺，其中该最大间距为一装置的最大安全间距。
8.如权利要求1所述的晶片涂布制作工艺，其中该晶片与该加热盘之间的最小间距为0.1纳米。
9.如权利要求1所述的晶片涂布制作工艺，在判定该目标晶片制作工艺温度与该第一温度的差异，以改变该晶片的该涂布温度之前，还包含：
以该第一温度涂布该晶片。
10.如权利要求1所述的晶片涂布制作工艺，在判定该目标晶片制作工艺温度与该第一温度的差异，以改变该晶片的该涂布温度之后，还包含：
以该目标晶片制作工艺温度涂布该晶片。
11.如权利要求10所述的晶片涂布制作工艺，其中重复循环进行判定该目标晶片制作工艺温度与该第一温度的差异，以改变该晶片的该涂布温度的步骤以及以该目标晶片制作工艺温度涂布该晶片的步骤。
CN201910831370.2A 2019-09-04 2019-09-04 晶片涂布制作工艺 Pending CN112447549A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910831370.2A CN112447549A (zh) 2019-09-04 2019-09-04 晶片涂布制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910831370.2A CN112447549A (zh) 2019-09-04 2019-09-04 晶片涂布制作工艺

Publications (1)

Publication Number Publication Date
CN112447549A true CN112447549A (zh) 2021-03-05

Family

ID=74734355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910831370.2A Pending CN112447549A (zh) 2019-09-04 2019-09-04 晶片涂布制作工艺

Country Status (1)

Country Link
CN (1) CN112447549A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031645A (ja) * 2001-07-13 2003-01-31 Dainippon Screen Mfg Co Ltd 基板冷却装置
JP2004022805A (ja) * 2002-06-17 2004-01-22 Tokyo Electron Ltd 熱的処理装置および熱的処理方法
CN101144988A (zh) * 2006-09-13 2008-03-19 沈阳芯源先进半导体技术有限公司 温度梯度可控的晶片前烘方法及其热盘式前烘装置
CN105336562A (zh) * 2014-07-22 2016-02-17 中芯国际集成电路制造(北京)有限公司 热处理腔室和热处理方法、涂布设备
CN108630584A (zh) * 2018-05-11 2018-10-09 上海华力集成电路制造有限公司 涂胶显影机的加热装置和方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031645A (ja) * 2001-07-13 2003-01-31 Dainippon Screen Mfg Co Ltd 基板冷却装置
JP2004022805A (ja) * 2002-06-17 2004-01-22 Tokyo Electron Ltd 熱的処理装置および熱的処理方法
CN101144988A (zh) * 2006-09-13 2008-03-19 沈阳芯源先进半导体技术有限公司 温度梯度可控的晶片前烘方法及其热盘式前烘装置
CN105336562A (zh) * 2014-07-22 2016-02-17 中芯国际集成电路制造(北京)有限公司 热处理腔室和热处理方法、涂布设备
CN108630584A (zh) * 2018-05-11 2018-10-09 上海华力集成电路制造有限公司 涂胶显影机的加热装置和方法

Similar Documents

Publication Publication Date Title
US11395373B2 (en) Wafer holder with tapered region
US6780251B2 (en) Substrate processing apparatus and method for fabricating semiconductor device
KR101374442B1 (ko) 배치대 장치, 처리 장치, 온도 제어 방법 및 프로그램이 기억된 기억 매체
US7981212B2 (en) Flash lamp annealing device
JP5296022B2 (ja) 熱処理方法及びその熱処理方法を実行させるためのプログラムを記録した記録媒体並びに熱処理装置
CN109385623B (zh) 一种薄膜沉积方法和沉积薄膜
CN108885996A (zh) 氧化硅膜的选择性蚀刻方法
TW201608606A (zh) 熱處理裝置、熱處理方法及記錄媒體
CN112233979A (zh) 防止晶圆翘曲的热退火处理方法及装置
KR101109080B1 (ko) 베이크 장치 및 그의 가열 플레이트 냉각 방법
CN105097421A (zh) 用于masson快速热处理机台的温度校准的方法
US11348781B2 (en) Wafer annealing method
US20050039685A1 (en) Uniform gas cushion wafer support
CN112447549A (zh) 晶片涂布制作工艺
CN107742612B (zh) 晶圆退火处理设备及退火处理方法
CN111755353B (zh) 一种暖机方法及刻蚀方法
CN105185691A (zh) 一种消除首片效应的方法
JPH11329991A (ja) 急速加熱処理装置及びその方法
JP7200638B2 (ja) 熱処理装置及び熱処理方法
JP6358977B2 (ja) 熱処理装置、熱処理方法、及び、プログラム
JP4029610B2 (ja) ウェーハ支持具
US7026171B2 (en) Rapid thermal annealing process
KR100905741B1 (ko) 반도체 웨이퍼용 퍼니스
CN106548961A (zh) 使用热退火设备进行快速热退火工艺的方法
KR20220090609A (ko) 기판 처리 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210305

RJ01 Rejection of invention patent application after publication