CN112435957A - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN112435957A
CN112435957A CN202011301184.7A CN202011301184A CN112435957A CN 112435957 A CN112435957 A CN 112435957A CN 202011301184 A CN202011301184 A CN 202011301184A CN 112435957 A CN112435957 A CN 112435957A
Authority
CN
China
Prior art keywords
groove
semiconductor structure
etching
plasma
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011301184.7A
Other languages
English (en)
Inventor
涂飞飞
罗兴安
王新胜
王雄禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011301184.7A priority Critical patent/CN112435957A/zh
Publication of CN112435957A publication Critical patent/CN112435957A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种半导体器件的制作方法，包括以下步骤：提供半导体结构，半导体结构包括介质层，介质层上具有沟槽；在介质层上共形地形成第一材料层，第一材料层在沟槽内形成第一凹槽；调整对半导体结构刻蚀时的入射角度，并根据入射角度进行刻蚀以扩大第一凹槽的开口，形成第二凹槽；以及形成填充第二凹槽的第二材料层。

Description

半导体器件及其制作方法
技术领域
本发明涉及一种半导体器件的制作方法，该制作方法形成的半导体器件具有较为致密的填充部。
背景技术
半导体集成电路自诞生以来，经历了从小规模、中规模到大规模和超大规模集成的发展阶段，并日益成为现代科学技术中最为活跃的技术领域之一。
存储器是一种广泛使用的半导体器件。为了克服传统的二维存储器在存储容量方面的限制，现代工艺往往采用堆叠存储芯片的方式来实现更高的集成度。例如，可以将不同功能的芯片或结构，通过堆叠或孔互连等微机械加工技术，在垂直方向上形成立体集成、信号连通的三维(3D)立体器件。三维存储器就是利用这一技术将存储器单元三维地布置在衬底之上，进而实现提高存储器的性能和存储密度的目的。
在半导体器件(例如三维存储器)的制作过程中，常常会形成具有高深宽比沟槽的半导体结构。在后续的工艺中，则需要对深沟槽进行填充。
例如，可以采用等离子体增强正硅酸乙脂(PETEOS,Plasma-enhanced TEOS)源沉积氧化硅的工艺进行沉积来实现大尺寸沟槽填充的目的。
然而，这种填充方法仅适用于较浅(高度<3um)的沟槽。对于更深的沟槽，由于等离子体增强化学的气相沉积法(PECVD,Plasma Enhanced Chemical Vapor Deposition)的沉积生长方式以及台阶覆盖率(Step Coverage)特性会导致填充空洞产生，从而严重影响到后续的工艺制程。因此，随着堆叠工艺的发展，对深沟槽(高度>9um)的填充提出了更高的要求。
发明内容
本发明所要解决的技术问题是提供一种半导体器件的制作方法，通过该制作方法形成的半导体器件具有较为致密的填充部。
本发明为解决上述技术问题而采用的技术方案是提供一种半导体器件的制作方法，包括以下步骤：提供半导体结构，所述半导体结构包括介质层，所述介质层上具有沟槽；在所述介质层上共形地形成第一材料层，所述第一材料层在所述沟槽内形成第一凹槽；调整对所述半导体结构刻蚀时的入射角度，并根据所述入射角度进行刻蚀以扩大所述第一凹槽的开口，形成第二凹槽；以及形成填充所述第二凹槽的第二材料层。
在本发明的一实施例中，所述刻蚀为等离子体刻蚀，所述等离子体由位于所述半导体结构上方的上电极射向位于所述半导体结构下方的下电极，调整对所述半导体结构刻蚀时的入射角度，并根据所述入射角度进行刻蚀以扩大所述第一凹槽的开口的步骤包括：调整所述下电极相对于水平方向的倾斜角度，使得所述等离子体在所述上电极和所述下电极之间入射所述半导体结构时的角度为所述入射角度；以及按照所述入射角度，对所述半导体结构进行刻蚀以扩大所述第一凹槽的开口。
在本发明的一实施例中，所述刻蚀为等离子体刻蚀，所述等离子体由位于所述半导体结构上方的上电极射向位于所述半导体结构下方的下电极，调整对所述半导体结构刻蚀时的入射角度，并根据所述入射角度进行刻蚀以扩大所述第一凹槽的开口的步骤包括：调整所述半导体结构相对于水平方向的倾斜角度，使得所述等离子体在所述上电极和所述下电极之间入射所述半导体结构时的角度为所述入射角度；以及按照所述入射角度，对所述半导体结构进行刻蚀以扩大所述第一凹槽的开口。
在本发明的一实施例中，按照所述入射角度，对所述半导体结构进行刻蚀以扩大所述第一凹槽的开口的步骤包括：按照所述入射角度入射所述等离子体，并以位于竖直方向上的一条直线为轴旋转所述半导体结构和/或以位于竖直方向上的一条直线为轴旋转所述下电极，以对所述半导体结构进行刻蚀。
在本发明的一实施例中，所述第二凹槽开口处的至少一部分的开口宽度大于所述第一凹槽的开口宽度。
在本发明的一实施例中，所述第一材料层和/或所述第二材料层的材料包括氧化硅。
在本发明的一实施例中，所述沟槽的深宽比为1至4。
在本发明的一实施例中，形成填充所述第二凹槽的所述第二材料层之后，还包括对所述半导体器件进行平坦化。
在本发明的一实施例中，所述半导体器件为三维存储器。
本发明的另一方面提供一种半导体器件的刻蚀设备，包括：上电极；相对地设于所述上电极下方的下电极；以及设于所述上电极和所述下电极之间的承载台，用于承载所述半导体器件；其中，所述下电极适于改变相对于水平方向的倾斜角度和/或所述承载台适于改变相对于水平方向的倾斜角度。
在本发明的一实施例中，所述承载台和/或所述下电极还适于以位于竖直方向上的一条直线为轴进行旋转。
本发明的另一方面提供一种半导体器件，包括：介质层，所述介质层上具有沟槽；覆盖所述介质层的第一材料层，所述第一材料层在对应所述沟槽内具有凹槽；以及填充所述凹槽的第二材料层；其中，所述第二材料层由如上所述的半导体器件的制作方法获得。
本发明由于采用以上技术方案，使之与现有技术相比，具有如下显著优点：
本发明的半导体器件的制作方法在具有沟槽的介质层上共形地形成了第一材料层，在沟槽内对应形成了第一凹槽。然后，利用等离子体刻蚀去除第一材料层的至少一部分以扩大所述第一凹槽的开口形成第二凹槽。在刻蚀过程中，通过使第一凹槽顶部和/或侧壁的等离子体浓度大于第一凹槽底部的等离子体浓度，使得第二材料层填充第二凹槽的后可以形成较为致密的填充部。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1至图3是一种半导体器件的制作方法的工艺步骤示意图；
图4是本发明一实施例的一种半导体器件的制作方法的流程图；
图5至图10是本发明一实施例的一种半导体器件的制作方法的工艺步骤示意图。
具体实施方式
为了更清楚地说明本申请的实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。除非从语言环境中显而易见或另做说明，图中相同标号代表相同结构或操作。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
在本申请的描述中，需要理解的是，方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本申请保护范围的限制；方位词“内、外”是指相对于各部件本身的轮廓的内外。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在***部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在***部件。
此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本申请保护范围的限制。此外，尽管本申请中所使用的术语是从公知公用的术语中选择的，但是本申请说明书中所提及的一些术语可能是申请人按他或她的判断来选择的，其详细含义在本文的描述的相关部分中说明。此外，要求不仅仅通过所使用的实际术语，而是还要通过每个术语所蕴含的意义来理解本申请。
图1至图3是一种半导体器件的制作方法的工艺步骤示意图。参考图1至图3所示，一种方法是在PETEOS沉积过程中通过高密度等离子体综合轮廓调制(HDP IPM,HighDensity Plasma Integrated Profile Modulation)对沟槽顶部进行刻蚀以扩大开口。例如，图1所示的半导体结构100就是对介质层110中的沟槽101进行了初步正硅酸乙脂(TEOS)源沉积后形成的。其第一填充层120中形成了与沟槽101对应的凹槽102。接着，参考图2所示，可以对凹槽102的上部和侧壁进行刻蚀以扩大凹槽102的开口程度。但是，由于高密度等离子体的加在下电极的偏置功率(Bias Power)方向竖直且固定，导致在扩口过程中，凹槽102底部的氧化硅受到较多的蚀刻，使得刻蚀后的凹槽103不仅上部的开口程度有所扩大，其深度也有所变深，从而无法实现减小凹槽102深宽比的目的，并导致在后续封盖(Capping)沉积的工艺中，在进行第二步TEOS源填充后，其第二填充层130因凹槽103的高深宽比而在半导体结构300中产生空隙301。
针对以上的问题，本发明的以下实施例提出一种半导体器件的制作方法，通过该制作方法形成的半导体器件具有较为致密的填充部。
本发明的半导体器件的制作方法包括以下步骤：提供半导体结构，半导体结构包括介质层，介质层上具有沟槽；在介质层上共形地形成第一材料层，第一材料层在沟槽内形成第一凹槽；调整对半导体结构刻蚀时的入射角度，并根据入射角度进行刻蚀以扩大第一凹槽的开口，形成第二凹槽；以及形成填充第二凹槽的第二材料层。
图4是本发明一实施例的一种半导体器件的制作方法的流程图。图5至图10是本发明一实施例的一种半导体器件的制作方法的工艺步骤示意图。下面结合图4至图10对该制作方法进行说明。
可以理解的是，下面所进行的描述仅仅示例性的，本领域技术人员可以在不脱离本发明的精神的情况下，进行各种变化。
步骤S10，提供半导体结构500，半导体结构500包括介质层510，介质层510上具有沟槽501。
在本发明的一实施例中，半导体器件可以为三维存储器。对应的，该半导体器件的制作方法为三维存储器(例如，3D NAND)的制作方法。
优选的，本发明的半导体器件还可以是指晶圆。
在一些实施例中，介质层510可以沉积在在衬底(图未示)上。衬底的材料例如可以是硅(Si)。衬底还可以由其他适合的材料制成的，这些材料包括但不限于多晶硅、硅锗、锗、绝缘体上硅薄膜(SOI)等。
参考图5所示，介质层510的材料包括但不限于氧化硅、氮化硅或其组合。以氧化硅的介质层510为例，可以采用化学气相沉积(CVD)、原子层沉积(ALD)或其他合适的沉积方法，在衬底上沉积氧化硅，以形成介质层510。
在一些实施例中，介质层510可以包括相互堆叠的绝缘层(图未示)和牺牲层(图未示)。绝缘层的材料包括但不限于氧化硅，牺牲层的材料包括但不限于氮化硅。举例来说，通过交替堆叠绝缘层和牺牲层，可以形成具有SiOx-SiOxNx-SiOx堆栈(ONO stack)的多层结构的介质层510。
举例来讲，对于具有介质层510的半导体结构500，可以通过在介质层510上形成图案化的硬掩膜层(图未示)，然后以硬掩膜层为掩膜对该半导体结构进行刻蚀，从而在介质层510上形成沟槽501。沟槽501可以对应于图案化的硬掩膜层上的开口。
在一些示例中，半导体结构500的沟槽501内还可以具有台阶结构，但本发明并非以此为限。
在另一些示例中，沟槽501可以是指浅槽隔离(STI,Shallow Trench Isolation)结构中的沟槽，或顶部选择栅(TSG)层及底部选择栅(BSG)层中的沟槽结构等。
可以理解，本发明的沟槽并不限于图5所示的介质层510上的沟槽501，任何具有高深宽比的深沟槽结构均属于本发明的精神和范围。
在本发明的一实施例中，沟槽501的深宽比可以为1至4，但本发明并非以此为限。
步骤S20，在介质层510上共形地形成第一材料层520，第一材料层520在沟槽501内形成第一凹槽502。
参考图5和图6所示，在半导体结构500上覆盖第一材料层520，形成半导体结构600。
在本发明的一实施例中，第一材料层520的材料包括氧化硅。
示例性的，可以通过化学气相沉积(CVD,Chemical Vapor Deposition)、等离子体增强化学气相沉积(PECVD,Plasma Enhanced Chemical Vapor Deposition)、低压力化学气相沉积(LPCVD,Low Pressure Chemical Vapor Deposition)、高密度等离子体化学气相沉积(HDP-CVD,High Density Plasma-Chemical Vapor Deposition)、原子层沉积(Atomiclayer deposition,ALD)或上述的任意组合，在介质层510上沉积形成氧化硅材质的第一材料层520。
在一些示例中，可以直接利用CVD、PECVD或LPCVD等方法在介质层510上进行正硅酸乙酯(TEOS)源或等离子体增强正硅酸乙脂(PETEOS)源沉积氧化硅的工艺制程，以形成第一材料层520。
步骤S30，调整对所述半导体结构刻蚀时的入射角度，并根据入射角度进行刻蚀以扩大第一凹槽502的开口，形成第二凹槽503。
在本发明的一实施例中，第二凹槽503上部的至少一部分的宽度大于第一凹槽502的相应部分的宽度。上部可以是指凹槽的开口处。
参考图6和图9所示，对半导体结构600扩大第一凹槽502上部的宽度，以形成第二凹槽503。
示例性的，可以对半导体结构600进行干法刻蚀，以去除第一材料层520的至少一部分。可以理解，干法刻蚀主要利用反应气体与等离子体对被刻蚀材料进行刻蚀。
在本发明的一实施例中，上述刻蚀为等离子体刻蚀。去除第一材料层520的至少一部分以扩大第一凹槽502的开口的步骤包括使用等离子体刻蚀第一凹槽502，且在刻蚀中第一凹槽502顶部和/或侧壁的等离子体浓度大于第一凹槽502底部的等离子体浓度。
在本发明的一实施例中，等离子体可以由位于半导体结构600上方的上电极射向位于半导体结构下方的下电极，通过调整等离子体入射第一凹槽502的角度，使第一凹槽502顶部和/或侧壁的等离子体浓度大于第一凹槽502底部的等离子体浓度。
等离子体的浓度会直接影响刻蚀的速率。更高的等离子体浓度具有更高的刻蚀速率。
优选的，在本发明的以下实施例中，等离子体可以为高密度等离子体。
在一些实施例中，根据入射角度进行刻蚀以扩大第一凹槽502的开口的步骤包括：调整下电极相对于水平方向的倾斜角度，使得等离子体在上电极和下电极之间入射半导体结构(例如半导体结构600)时的角度为入射角度；以及按照该入射角度对半导体结构(例如半导体结构600)进行刻蚀以扩大第一凹槽502的开口。
在一些实施例中，根据入射角度进行刻蚀以扩大第一凹槽502的开口的步骤包括：调整半导体结构(例如半导体结构600)相对于水平方向的倾斜角度，使得等离子体在上电极和下电极之间入射半导体结构(例如半导体结构600)时的角度为入射角度；以及按照该入射角度对半导体结构(例如半导体结构600)进行刻蚀以扩大第一凹槽502的开口。
在一些实施例中，调整等离子体入射第一凹槽502的角度的方法还包括以位于竖直方向上的一条直线为轴旋转半导体结构(例如半导体结构600)和/或以位于竖直方向上的一条直线为轴旋转下电极。
优选的，半导体结构(例如半导体结构600)和/或下电极在竖直方向的旋转轴可以分别经过半导体结构和/或下电极的几何中心。
应当说明的是，等离子体的入射方向受到上电极和下电极之间的电场作用的影响，因而始终与下电极极板的延伸方向相垂直。这样，通过调整下电极相对于水平方向的倾斜角度，可以改变等离子体入射半导体结构(例如半导体结构600)时的角度。
由于第一凹槽502是立体结构，需要对其顶部和/或侧壁进行360度的刻蚀才能完整地扩大其开口程度。
示例性的，参考图7和图8所示，调整等离子体入射半导体结构600的角度以实现对第一凹槽502的顶部和/或侧壁的360度刻蚀的方法包括但不限于以下任一方式：
a.下电极能够以位于水平方向上的两条正交的直线为轴进行转动；
b.下电极能够以位于水平方向上的一条直线为轴进行转动，且半导体结构(例如半导体结构600)能够以位于竖直方向上的一条直线为轴进行旋转；
c.下电极能够以位于水平方向上的一条直线为轴进行转动，且下电极能够以位于竖直方向上的一条直线为轴进行旋转；
d.下电极和半导体结构(例如半导体结构600)能够分别以位于水平方向上的两条正交的直线为轴进行转动；
e.下电极在水平方向上固定，半导体结构(例如半导体结构600)能够以位于水平方向上的一条直线为轴进行转动，且半导体结构(例如半导体结构600)能够以位于竖直方向上的一条直线为轴进行旋转；
f.下电极在水平方向上固定，半导体结构(例如半导体结构600)能够以位于水平方向上的两条正交的直线为轴进行转动。
本申请实施例中，半导体沿轴转动过程中，等离子体可入射到第一凹槽502开口处的侧壁上，从而实现对第一凹槽502开口处的周边侧壁(360度)刻蚀，以扩大第一凹槽的开口。
在一些示例中，可以通过调整用于承载半导体结构(例如半导体结构600)的承载台来实现上述半导体结构(例如半导体结构600)相对于水平方向的倾斜角度以及半导体结构(例如半导体结构600)或下电极以位于竖直方向上的一条直线为轴旋转的角度。例如，该承载台可以具有能够调整其相对于水平方向的倾斜角度以及自转的功能。
举例来讲，参考图7所示，当下电极能够以位于水平方向上的一条直线为轴进行转动时，通过以位于竖直方向上的一条直线为轴旋转半导体结构(例如半导体结构600)和/或以位于竖直方向上的一条直线为轴旋转下电极，可以实现对第一凹槽502的顶部和/或侧壁的360度刻蚀。并且在刻蚀过程中，第一凹槽502顶部和/或侧壁的等离子体浓度大于第一凹槽502底部的等离子体浓度，从而减少了对第一凹槽502底部的刻蚀损伤。
类似的，参考图8所示，当下电极在水平方向上固定且半导体结构(例如半导体结构600)能够以位于水平方向上的一条直线为轴进行转动时，通过以位于竖直方向上的一条直线为轴旋转半导体结构(例如半导体结构600)，可以实现对第一凹槽502的顶部和/或侧壁的360度刻蚀。并且在刻蚀过程中，第一凹槽502顶部和/或侧壁的等离子体浓度大于第一凹槽502底部的等离子体浓度，从而减少了了对第一凹槽502底部的刻蚀损伤。
可以理解，在半导体器件的实际制作过程中，可以在开始刻蚀之前先根据待刻蚀的半导体结构来得到等离子体的入射角度，并根据该入射角度来调整下电极和/或半导体结构相对于水平方向的倾斜角度。具体来讲，当刻蚀机台连接监控调节设备时，监控调节设备可以根据当前放入的半导体结构(例如半导体结构600)来选择下电极极板和/或承载台相对于水平方向的倾斜角度，并指令刻蚀机台按照该角度进行刻蚀。例如，可以在下电极极板以位于水平方向上的一条直线为轴转动45度的角度后刻蚀15秒，然后调整该角度至30度，继续刻蚀5秒。
优选的，可以在刻蚀过程中一边监测刻蚀情况，一边根据实时的刻蚀情况调整下电极和/或半导体结构相对于水平方向的倾斜角度以及半导体结构和/或下电极以位于竖直方向上的一条直线为轴进行旋转的角度，但本发明并非以此为限。
通过设置合适的倾斜角度和/或转角，可以在去除第一材料层520的至少一部分以扩大第一凹槽502的开口的过程中，使等离子体主要集中在第一凹槽502的顶部和/或侧壁，而不对第一凹槽502的底部造成明显的刻蚀。
优选的，在理想状态下，第二凹槽503底部相对于沟槽501底部的距离应当等于第一凹槽502底部相对于沟槽501底部的距离。即，在扩口过程中，第一凹槽502的底部未被明显刻蚀。其中，未被明显刻蚀可以是指，第一凹槽502的底部在扩口过程中被刻蚀的深度小于设定阈值，也可以是指第一凹槽502的底部在扩口过程中被刻蚀的深度与被刻蚀前深度比值小于设定阈值。
这样，经过步骤S30，形成了(平均)宽度增加，而深度没有变化的第二凹槽503。与第一凹槽502相比，第二凹槽503的深宽比变小。较小的深宽比将有利于后续填充过程中形成致密而无空隙的填充部。
参考图7至图9所示，在本发明的另一些实施例中，扩大第一凹槽502顶部开口的过程还会使得第二凹槽503的深度相对于第一凹槽502的深度变浅。这样，不仅第二凹槽503的深度小于第一凹槽502的深度，而且第二凹槽503的(平均)宽度大于第一凹槽502的宽度。因此，第二凹槽503的深宽比相比于第一凹槽502显著减小。更小的深宽比将有利于后续填充过程中形成致密而无空隙的填充部。
步骤S40，形成填充第二凹槽503的第二材料层530。
参考图10所示，形成填充第二凹槽503的第二材料层530，形成半导体结构1000。
在本发明的一实施例中，第二材料层530的材料包括氧化硅。
例如，可以通过化学气相沉积(CVD,Chemical Vapor Deposition)、等离子体增强化学气相沉积(PECVD,Plasma Enhanced Chemical Vapor Deposition)、低压力化学气相沉积(LPCVD,Low Pressure Chemical Vapor Deposition)、高密度等离子体化学气相沉积(HDP-CVD,High Density Plasma-Chemical Vapor Deposition)、原子层沉积(Atomiclayer deposition,ALD)或上述的任意组合，形成填充第二凹槽503的氧化硅材质的第二材料层530。
优选的，利用CVD、PECVD或LPCVD等方法在半导体结构900上进行正硅酸乙酯(TEOS)源或等离子体增强正硅酸乙脂(PETEOS)源沉积氧化硅的工艺制程，以形成填充第二凹槽503的第二材料层530。在一些示例中，第一材料层520的材料可以与第二材料层530的材料相同。
经过以上步骤，可以形成具有较小深宽比的第二凹槽503，这样在使用第二材料层530进行填充的过程中，第二材料层530与第二凹槽503的侧壁完全贴合/接触。即，形成的填充部是致密的而不会出现残留的空隙。
本发明的半导体器件的制作方法通过将整个填充过程分为步骤S20的第一次填充(即形成第一材料层520)和步骤S40的第二次填充(即形成第二材料层530)，并在两次填充之间对第一次填充后形成的凹槽(即第一凹槽502)进行扩口。通过调整刻蚀中等离子体入射的角度，增大了第一凹槽502顶部和/或侧壁的等离子体浓度，利用沟槽阴影效应减少了第一凹槽502底部的等离子体浓度，使得第一凹槽502顶部和/或侧壁的等离子体浓度大于第一凹槽502底部的等离子体浓度，从而实现了调节第一凹槽502不同位置的蚀刻速率的目的。
应当理解，本发明的半导体结构的制作方法并不限于图4至图10所描述的等离子体刻蚀，任何可以实现扩大开口的工艺及方法均属于本发明的精神和范围，本领域技术人员可以根据实际需要对具体的刻蚀方法进行相应的调整，本发明并非以此为限。
这样，在扩大或扩宽第一凹槽502开口的同时，并没有进一步增大第二凹槽503的深度，有效减小了扩口之后的第二凹槽503的深宽比，从而避免了单次直接填充沟槽时所容易导致的填充之后填充部仍存在残留空隙的问题。同时，还提高了半导体器件制作过程中的刻蚀均匀性。
在本发明的一实施例中，形成填充第二凹槽503的第二材料层530之后，还包括对半导体器件(例如半导体结构1000)进行平坦化。
平坦化可以采用化学机械抛光(Chemical Mechanical Polishing,CMP)工艺。化学机械抛光是一种化学作用和机械作用相结合的技术，可以获得平坦且无划痕和杂质玷污的表面。
平坦化后的半导体器件还可以通过其他制程工艺在其上继续形成新的半导体层或半导体结构，在此不再展开。
应当注意，在此使用了图4所示的流程图来说明根据本申请的实施例的制作方法所执行的步骤/操作。应当理解的是，这些步骤/操作不一定按照顺序来精确地执行。相反，可以按照倒序或同时处理各种步骤/操作。同时，或将其他步骤/操作添加到这些过程中，或从这些过程移除某一步或数步步骤/操作。
本领域技术人员可以根据实际需要对该制作方法的具体操作步骤的优先顺序做出适当的调整，本发明并非以此为限。
本发明的以上实施例提出了一种半导体器件的制作方法，通过该制作方法形成的半导体器件具有较为致密的填充部。
本发明的另一方面提出一种半导体器件的刻蚀设备，通过该刻蚀设备制作的半导体器件具有较为致密的填充部。
参考图8所示，本发明的半导体器件的刻蚀设备包括上电极(图未示)、相对地设于上电极下方的下电极以及设于上电极和下电极之间的承载台。其中，承载台适于承载半导体器件。
在本发明的一实施例中，下电极适于改变相对于水平方向的倾斜角度。承载台适于改变相对于水平方向的倾斜角度。
在本发明的一实施例中，承载台和/或下电极还适于以位于竖直方向上的一条直线为轴进行旋转。
在一些示例中，可以通过调整用于承载半导体结构(例如半导体结构600)的承载台来实现上述半导体结构(例如半导体结构600)相对于水平方向的倾斜角度以及半导体结构(例如半导体结构600)或下电极以位于竖直方向上的一条直线为轴进行旋转的角度。例如，该承载台可以具有能够调整其相对于水平方向的倾斜角度以及自转的功能。
举例来讲，参考图7和图8所示，当下电极能够以位于水平方向上的一条直线为轴进行转动时，通过以位于竖直方向上的一条直线为轴旋转半导体结构(例如半导体结构600)和/或以位于竖直方向上的一条直线为轴旋转下电极，可以实现对第一凹槽502的顶部和/或侧壁的360度刻蚀。并且在刻蚀过程中，第一凹槽502顶部和/或侧壁的等离子体浓度大于第一凹槽502底部的等离子体浓度，从而避免减少了对第一凹槽502底部的刻蚀损伤。通过调整下电极的极板，例如使其绕着水平方向的一个或两个轴转动，可以改变下电极相对于水平方向的倾斜角度，进而改变等离子体入射多个第一凹槽502的角度，使得多个第一凹槽502顶部和/或侧壁的等离子体浓度大于多个第一凹槽502底部的等离子体浓度。
类似的，参考图8所示，当下电极在水平方向上固定且半导体结构(例如半导体结构600)能够以位于水平方向上的一条直线为轴进行转动时，通过以位于竖直方向上的一条直线为轴旋转半导体结构(例如半导体结构600)，可以实现对第一凹槽502的顶部和/或侧壁的360度刻蚀。并且在刻蚀过程中，第一凹槽502顶部和/或侧壁的等离子体浓度大于第一凹槽502底部的等离子体浓度，从而避免减少了了对第一凹槽502底部的刻蚀损伤。
通过设置合适的倾斜角度和/或转角，可以在去除第一材料层520的至少一部分以扩大第一凹槽502的开口的过程中，使等离子体主要集中在第一凹槽502的顶部和/或侧壁，而不对第一凹槽502的底部造成明显的刻蚀。
本实施例的半导体器件的刻蚀设备的其他实施细节可参考图4至图10所描述的实施例，在此不再展开。
本发明的以上实施例提出了一种半导体器件的刻蚀设备，通过该刻蚀设备制作的半导体器件具有较为致密的填充部。
本发明的另一方面提出一种半导体器件，该半导体器件具有较为致密的填充部。
参考图10所示，半导体器件1000包括介质层510、覆盖介质层510的第一材料层520以及第二材料层530。
介质层510上具有沟槽501。第一材料层520覆盖在介质层510上，第一材料层520在对应沟槽501内具有凹槽503。第二材料层530填充该凹槽503。其中，第二材料层530与凹槽503的侧壁完全贴合/接触。即，填充部是致密的而不会出现残留的空隙。在本发明的一实施例中，凹槽503顶部的宽度可以大于凹槽503底部的宽度。
在一些示例中，沟槽501内还可以具有台阶区(台阶结构)，但本发明并非以此为限。
在本发明的一实施例中，沟槽501的深宽比为1至4。
在本发明的一实施例中，第一材料层520和/或第二材料层530的材料包括氧化硅。
示例性的，可以利用CVD、PECVD或LPCVD等方法在介质层510上进行正硅酸乙酯(TEOS)源或等离子体增强正硅酸乙脂(PETEOS)源沉积氧化硅的工艺制程，以形成覆盖介质层510的第一材料层520。
类似的，可以利用CVD、PECVD或LPCVD等方法在第一材料层520上进行正硅酸乙酯(TEOS)源或等离子体增强正硅酸乙脂(PETEOS)源沉积氧化硅的工艺制程，以形填充第一材料层520的凹槽503的第二材料层530。
优选的，第一材料层520的材料可以与第二材料层530的材料相同。
在本发明的一实施例中，上述半导体器件1000可以是三维存储器(例如，3DNAND)。
应当注意，图10所示的半导体器件1000可以根据例如图4所示的半导体器件的制作方法来实现，但本发明并不以此为限。
本实施例的半导体器件的其他实施细节可参考图4至图10所描述的实施例，在此不再展开。
本发明的以上实施例提出了一种半导体器件，该半导体器件具有较为致密的填充部。
需要注意的是，本发明不对各元件的数量和尺寸做出限定，如在本发明的另外一实施例中，本发明的并联机构包括两组以上的第一连接件、第二连接件和伸缩杆，任何为了实现自由度转动效果并满足实际生产需要而对各元件的数量和尺寸做出的选择和调整都属于本发明的精神和范围。
可以理解，尽管上述披露中通过各种示例讨论了一些目前认为有用的发明实施例，但应当理解的是，该类细节仅起到说明的目的，附加的权利要求并不仅限于披露的实施例，相反，权利要求旨在覆盖所有符合本申请实施例实质和范围的修正和等价的任意组合。
上文已对基本概念做了描述，显然，对于本领域技术人员来说，上述发明披露仅仅作为示例，而并不构成对本申请的限定。虽然此处并没有明确说明，本领域技术人员可能会对本申请进行各种修改、改进和修正。该类修改、改进和修正在本申请中被建议，所以该类修改、改进、修正仍属于本申请示范实施例的精神和范围。
同时，本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
此外，除非权利要求中明确说明，本申请所述处理元素和序列的顺序、数字字母的使用、或其他名称的使用，并非用于限定本申请流程和方法的顺序。尽管上述披露中通过各种示例讨论了一些目前认为有用的发明实施例，但应当理解的是，该类细节仅起到说明的目的，附加的权利要求并不仅限于披露的实施例，相反，权利要求旨在覆盖所有符合本申请实施例实质和范围的修正和等价组合。例如，虽然以上所描述的***组件可以通过硬件设备实现，但是也可以只通过软件的解决方案得以实现，如在现有的服务器或移动设备上安装所描述的***。
同理，应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个申请实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。
一些实施例中使用了描述成分、属性数量的数字，应当理解的是，此类用于实施例描述的数字，在一些示例中使用了修饰词“大约”、“近似”或“大体上”来修饰。除非另外说明，“大约”、“近似”或“大体上”表明所述数字允许有±20％的变化。相应地，在一些实施例中，说明书和权利要求中使用的数值参数均为近似值，该近似值根据个别实施例所需特点可以发生改变。在一些实施例中，数值参数应考虑规定的有效数位并采用一般位数保留的方法。尽管本申请一些实施例中用于确认其范围广度的数值域和参数为近似值，在具体实施例中，此类数值的设定在可行范围内尽可能精确。
虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (12)

1.一种半导体器件的制作方法，其特征在于，包括以下步骤：
提供半导体结构，所述半导体结构包括介质层，所述介质层上具有沟槽；
在所述介质层上共形地形成第一材料层，所述第一材料层在所述沟槽内形成第一凹槽；
调整对所述半导体结构刻蚀时的入射角度，并根据所述入射角度进行刻蚀以扩大所述第一凹槽的开口，形成第二凹槽；以及
形成填充所述第二凹槽的第二材料层。
2.根据权利要求1所述的制作方法，其特征在于，所述刻蚀为等离子体刻蚀，所述等离子体由位于所述半导体结构上方的上电极射向位于所述半导体结构下方的下电极，调整对所述半导体结构刻蚀时的入射角度，并根据所述入射角度进行刻蚀以扩大所述第一凹槽的开口的步骤包括：
调整所述下电极相对于水平方向的倾斜角度，使得所述等离子体在所述上电极和所述下电极之间入射所述半导体结构时的角度为所述入射角度；以及
按照所述入射角度，对所述半导体结构进行刻蚀以扩大所述第一凹槽的开口。
3.根据权利要求1所述的制作方法，其特征在于，所述刻蚀为等离子体刻蚀，所述等离子体由位于所述半导体结构上方的上电极射向位于所述半导体结构下方的下电极，调整对所述半导体结构刻蚀时的入射角度，并根据所述入射角度进行刻蚀以扩大所述第一凹槽的开口的步骤包括：
调整所述半导体结构相对于水平方向的倾斜角度，使得所述等离子体在所述上电极和所述下电极之间入射所述半导体结构时的角度为所述入射角度；以及
按照所述入射角度，对所述半导体结构进行刻蚀以扩大所述第一凹槽的开口。
4.根据权利要求2或3所述的制作方法，其特征在于，按照所述入射角度，对所述半导体结构进行刻蚀以扩大所述第一凹槽的开口的步骤包括：
按照所述入射角度入射所述等离子体，并以位于竖直方向上的一条直线为轴旋转所述半导体结构和/或以位于竖直方向上的一条直线为轴旋转所述下电极，以对所述半导体结构进行刻蚀。
5.根据权利要求1至3任一项所述的制作方法，其特征在于，所述第二凹槽开口处的至少一部分的开口宽度大于所述第一凹槽的开口宽度。
6.根据权利要求1至3任一项所述的制作方法，其特征在于，所述第一材料层和/或所述第二材料层的材料包括氧化硅。
7.根据权利要求1至3任一项所述的制作方法，其特征在于，所述沟槽的深宽比为1至4。
8.根据权利要求1至3任一项所述的制作方法，其特征在于，形成填充所述第二凹槽的所述第二材料层之后，还包括对所述半导体器件进行平坦化。
9.根据权利要求1至3任一项所述的制作方法，其特征在于，所述半导体器件为三维存储器。
10.一种半导体器件的刻蚀设备，其特征在于，包括：
上电极；
相对地设于所述上电极下方的下电极；以及
设于所述上电极和所述下电极之间的承载台，用于承载所述半导体器件；
其中，所述下电极适于改变相对于水平方向的倾斜角度，和/或，
所述承载台适于改变相对于水平方向的倾斜角度。
11.根据权利要求10所述的刻蚀设备，其特征在于，所述承载台和/或所述下电极还适于以位于竖直方向上的一条直线为轴进行旋转。
12.一种半导体器件，其特征在于，包括：
介质层，所述介质层上具有沟槽；
覆盖所述介质层的第一材料层，所述第一材料层在对应所述沟槽内具有凹槽；以及
填充所述凹槽的第二材料层；
其中，所述半导体器件由权利要求1-9任一项所述的半导体器件的制作方法获得。
CN202011301184.7A 2020-11-19 2020-11-19 半导体器件及其制作方法 Pending CN112435957A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011301184.7A CN112435957A (zh) 2020-11-19 2020-11-19 半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011301184.7A CN112435957A (zh) 2020-11-19 2020-11-19 半导体器件及其制作方法

Publications (1)

Publication Number Publication Date
CN112435957A true CN112435957A (zh) 2021-03-02

Family

ID=74694329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011301184.7A Pending CN112435957A (zh) 2020-11-19 2020-11-19 半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN112435957A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517313A (zh) * 2021-04-26 2021-10-19 长江先进存储产业创新中心有限责任公司 三维存储器及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150093907A1 (en) * 2013-10-02 2015-04-02 Ellie Yieh Method and system for three-dimensional (3d) structure fill
US20170330788A1 (en) * 2015-12-01 2017-11-16 Lam Research Corporation Control Of The Incidence Angle Of An Ion Beam On A Substrate
CN208923086U (zh) * 2018-11-23 2019-05-31 长鑫存储技术有限公司 浅沟槽隔离结构
CN111566793A (zh) * 2017-11-10 2020-08-21 朗姆研究公司 各向异性图案蚀刻和处理的方法和设备
US20200321186A1 (en) * 2019-04-02 2020-10-08 Applied Materials, Inc. Method and apparatus for angled etching

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150093907A1 (en) * 2013-10-02 2015-04-02 Ellie Yieh Method and system for three-dimensional (3d) structure fill
US20170330788A1 (en) * 2015-12-01 2017-11-16 Lam Research Corporation Control Of The Incidence Angle Of An Ion Beam On A Substrate
CN111566793A (zh) * 2017-11-10 2020-08-21 朗姆研究公司 各向异性图案蚀刻和处理的方法和设备
CN208923086U (zh) * 2018-11-23 2019-05-31 长鑫存储技术有限公司 浅沟槽隔离结构
US20200321186A1 (en) * 2019-04-02 2020-10-08 Applied Materials, Inc. Method and apparatus for angled etching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113517313A (zh) * 2021-04-26 2021-10-19 长江先进存储产业创新中心有限责任公司 三维存储器及其制造方法

Similar Documents

Publication Publication Date Title
US6248667B1 (en) Chemical mechanical polishing method using double polishing stop layer
US8941210B2 (en) Semiconductor devices having a trench isolation layer and methods of fabricating the same
US6743728B2 (en) Method for forming shallow trench isolation
US9035418B2 (en) Nitride shallow trench isolation (STI) structures
US20110006390A1 (en) Sti structure and method of forming bottom void in same
US7494890B2 (en) Trench capacitor and method for manufacturing the same
US8709901B1 (en) Method of forming an isolation structure
US8691661B2 (en) Trench with reduced silicon loss
TWI572019B (zh) 垂直通道結構
CN112435957A (zh) 半导体器件及其制作方法
KR20060122414A (ko) 트렌치 소자분리 구조물 및 이의 형성 방법
CN112018121B (zh) 半导体器件及其制作方法
KR100570114B1 (ko) 자기 정렬 매립형 극판
TW202230664A (zh) 具有非均勻臨界尺寸的導電特徵及其製備方法
CN102412194A (zh) 硅通孔的制作方法
CN112331661B (zh) 半导体器件及其制作方法
US11984352B2 (en) Formation method of semiconductor structure
KR100240879B1 (ko) 반도체 장치의 평탄화 방법
US6849493B2 (en) Methods of forming polished material and methods of forming isolation regions
CN109817571B (zh) 一种平坦化处理方法以及三维存储器的制备方法
CN114188329A (zh) 半导体器件及其制作方法
US20020106864A1 (en) Method for filling of a shallow trench isolation
US20240006306A1 (en) Semiconductor structure and manufacturing method thereof
JPH11330402A (ja) トレンチコンデンサの埋め込まれたストラップにおける分散を制御する方法
CN115911128A (zh) 一种功率半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210302