CN112422260B - 一种具有三维2×2×2簇保守混沌流的非哈密顿***的构建方法 - Google Patents
一种具有三维2×2×2簇保守混沌流的非哈密顿***的构建方法 Download PDFInfo
- Publication number
- CN112422260B CN112422260B CN201910782054.0A CN201910782054A CN112422260B CN 112422260 B CN112422260 B CN 112422260B CN 201910782054 A CN201910782054 A CN 201910782054A CN 112422260 B CN112422260 B CN 112422260B
- Authority
- CN
- China
- Prior art keywords
- operational amplifier
- channel circuit
- multiplier
- output
- auxiliary channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000739 chaotic effect Effects 0.000 title claims abstract description 19
- 238000010276 construction Methods 0.000 title claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 238000010587 phase diagram Methods 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000005291 chaos (dynamical) Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/001—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及一种具有三维2×2×2簇保守混沌流的非哈密顿***及其电路实现,该电路由三个主通道电路与三个辅助通道电路组成:第一、第二主通道电路由直流电压源、运算放大器、电阻和电容组成;第三主通道电路由直流电压源、电池组、运算放大器、电阻和电容组成;三个辅助通道电路由乘法器组成。本发明提出了一种具有三维2×2×2簇保守混沌流的非哈密顿***,并给出了该***的电路实现。该***具有复杂的拓扑结构,在给定的参数和初始条件下,该***的拓扑结构在空间坐标轴上呈现一种2×2×2簇结构的保守混沌流。该***具有复杂的动态学特性,在加密算法与密钥构造上更有优势,为基于混沌的信息加密技术提供了一种有吸引力的方案。
Description
技术领域
本发明涉及一种三维非哈密顿***及电路实现,特别涉及一种具有三维2×2×2簇保守混沌流的非哈密顿***及其电路实现。
背景技术
自Matthews在1989年首次提出将混沌用于密码学研究以来,混沌理论已经开始逐渐地应用到信息安全的各个领域。在混沌理论应用于信息安全领域时,混沌***能够产生复杂的伪随机序列的这一特点被广泛地采用。混沌可以分为耗散混沌和保守混沌,耗散混沌理论在过去的几十年里已经得到广泛的研究,但是保守混沌的研究却相对较少,尤其是非哈密顿体系中更加不常见。对于耗散***来说,如果时间趋于无穷大,***会趋向于某种较为稳定的模式,吸引子就是***在相空间中最终固定于某一状态的形态。这使得攻击者可以根据混沌序列中连续的一小段点的集合来进行相空间重构,从而破解加密***,造成安全隐患。但是保守混沌并不存在吸引子,无法通过上述方法来进行破解,这使得保守混沌在加密应用中更具有吸引力。本发明提出了一种三维非哈密顿***,该***能生成2×2×2簇的保守混沌流,为基于混沌的信息加密技术提供了一种有吸引力的方案。
发明内容
本发明要解决的技术问题是提供一种具有三维2×2×2簇保守混沌流的非哈密顿***及其电路实现,本发明采用如下技术手段实现发明目的:
1.一种具有三维2×2×2簇保守混沌流的非哈密顿***的构建方法,其特征是在于,包括以下步骤:
(1)具有三维2×2×2簇保守混沌流的非哈密顿***(i)为:
式中x,y,z为状态变量,该***的三维相图在X-Y,X-Z,Y-Z平面上的投影分别为2×2簇保守混沌流。
(2)基于***(i)构造的电路,其特征是在于:该电路由三个主通道电路与三个辅助通道电路组成:第一主通道电路由直流电压源VCC、直流电压源VDD、运算放大器U1A、运算放大器U1B以及电阻R1、电阻R2、电阻R3、电阻R4和电容C1组成,第二主通道电路由直流电压源VCC、直流电压源VDD、运算放大器U2A、运算放大器U2B以及电阻R5、电阻R6、电阻 R10、电阻R11、电阻R12、电阻R16和电容C2组成,第三主通道电路由直流电压源VCC、直流电压源VDD、电池组V1、运算放大器U3A、运算放大器U3B以及电阻R7、电阻R8、电阻R13、电阻R14、电阻R15和电容C3组成,第一辅助通道电路由乘法器A1、乘法器A2、乘法器A6 组成,第二辅助通道电路由乘法器A7、乘法器A8组成,第三辅助通道电路由乘法器A3、乘法器A4、乘法器A5组成。
2.所述第一辅助通道电路中乘法器A2的输出通过电阻R2与第一主通道电路中的运算放大器U1A的负输入端相连;运算放大器U1A的输出通过电容C1与运算放大器U1A的负输入端相连;运算放大器U1A的输出与第二辅助通道电路中乘法器A7的两个输入端均相连;运算放大器U1A的输出与第二辅助通道电路中乘法器A8的一个输入端相连;运算放大器U1A的输出通过电阻R3与第一主通道电路中的运算放大器U1B的负输入端相连;运算放大器U1A的正输入端接地;运算放大器U1B的输出通过电阻R4与运算放大器U1B的负输入端相连;运算放大器U1B的输出通过电阻R12与第二主通道电路中的运算放大器U2A的负输入端相连;运算放大器U1B的正输入端接地;运算放大器U1B的负电源端接直流电压源VDD;运算放大器U1B 的正电源端接直流电压源VCC。
3.所述第三辅助通道电路中乘法器A3的输出通过电阻R10与第二主通道电路中的运算放大器U2A的负输入端相连;第三辅助通道电路中乘法器A5的输出通过电阻R11与第二主通道电路中的运算放大器U2A的负输入端相连;第二辅助通道电路中乘法器A8的输出通过电阻 R16与第二主通道电路中的运算放大器U2A的负输入端相连;运算放大器U2A的输出通过电容C2与运算放大器U2A的负输入端相连;运算放大器U2A的输出通过电阻R1与第一主通道电路中运算放大器U1A的负输入端相连;运算放大器U2A的输出与第一辅助通道电路中乘法器A1的一个输入端相连;运算放大器U2A的输出与第一辅助通道电路中乘法器A2的一个输入端相连;运算放大器U2A的输出与第三辅助通道电路中乘法器A3的一个输入端相连;运算放大器U2A的输出通过电阻R6与第二主通道电路中运算放大器U2B的负输入端相连;运算放大器U2A的正输入端接地;运算放大器U2B的输出通过电阻R5与运算放大器U2B的负输入端相连;;运算放大器U2B的输出与第一辅助通道电路中乘法器A1的一个输入端相连;运算放大器U2B的正输入端接地;运算放大器U2B的负电源端接直流电压源VDD;运算放大器U2B 的正电源端接直流电压源VCC。
4.所述第一辅助通道电路中乘法器A1的输出通过电阻R14与第三主通道电路中的运算放大器U3A的负输入端相连;第一辅助通道电路中乘法器A6的输出通过电阻R15与第三主通道电路中的运算放大器U3A的负输入端相连;电池组V1的负极通过电阻R13与第三主通道电路中的运算放大器U3A的负输入端相连;电池组V1正极接地;运算放大器U3A的输出通过电容C3与运算放大器U3A的负输入端相连;运算放大器U3A的输出与第三辅助通道电路中乘法器A3的一个输入端相连;运算放大器U3A的输出与第三辅助通道电路中乘法器A4的一个输入端相连;运算放大器U3A的输出通过电阻R8与第三主通道电路中的运算放大器U3B的负输入端相连;运算放大器U3A的正输入端接地;运算放大器U3B的输出通过电阻R7与运算放大器U3B的负输入端相连;运算放大器U3B的输出与第三辅助通道电路中乘法器A5的一个输入端相连;运算放大器U3B的正输入端接地;运算放大器U3B的正电源端接直流电压源VCC;运算放大器U3B的负电源端接直流电压源VDD。
5.所述第一辅助通道电路中乘法器A1的输出与第一辅助通道电路中乘法器A2的一个输入端相连;第一辅助通道电路中乘法器A1的输出与第一辅助通道电路中乘法器A6的两个输入端均相连。
6.所述第二辅助通道电路中乘法器A7的输出与第二辅助通道电路中乘法器A8的一个输入端相连。
7.所述第三辅助通道电路中乘法器A3的输出与第三辅助通道电路中乘法器A4的一个输入端相连;第三辅助通道电路中乘法器A4的输出与第三辅助通道电路中乘法器A5的一个输入端相连。
附图说明
图1为本发明优选实施例的电路连接结构示意图。
图2为本发明的X-Y平面相图。
图3为本发明的X-Z平面相图。
图4为本发明的Y-Z平面相图。
具体实施方式
下面结合附图和优选实施例对本发明作更进一步的详细描述,参见图1-图4。
1.一种具有三维2×2×2簇保守混沌流的非哈密顿***的构建方法,其特征是在于,包括以下步骤:
(1)具有三维2×2×2簇保守混沌流的非哈密顿***(i)为:
式中x,y,z为状态变量,该***的三维相图在X-Y,X-Z,Y-Z平面上的投影分别为2×2簇保守混沌流。
(2)基于***(i)构造的电路,其特征是在于:该电路由三个主通道电路与三个辅助通道电路组成:第一主通道电路由直流电压源VCC、直流电压源VDD、运算放大器U1A、运算放大器U1B以及电阻R1、电阻R2、电阻R3、电阻R4和电容C1组成,第二主通道电路由直流电压源VCC、直流电压源VDD、运算放大器U2A、运算放大器U2B以及电阻R5、电阻R6、电阻 R10、电阻R11、电阻R12、电阻R16和电容C2组成,第三主通道电路由直流电压源VCC、直流电压源VDD、电池组V1、运算放大器U3A、运算放大器U3B以及电阻R7、电阻R8、电阻R13、电阻R14、电阻R15和电容C3组成,第一辅助通道电路由乘法器A1、乘法器A2、乘法器A6 组成,第二辅助通道电路由乘法器A7、乘法器A8组成,第三辅助通道电路由乘法器A3、乘法器A4、乘法器A5组成。
2.所述第一辅助通道电路中乘法器A2的输出通过电阻R2与第一主通道电路中的运算放大器U1A的负输入端相连;运算放大器U1A的输出通过电容C1与运算放大器U1A的负输入端相连;运算放大器U1A的输出与第二辅助通道电路中乘法器A7的两个输入端均相连;运算放大器U1A的输出与第二辅助通道电路中乘法器A8的一个输入端相连;运算放大器U1A的输出通过电阻R3与第一主通道电路中的运算放大器U1B的负输入端相连;运算放大器U1A的正输入端接地;运算放大器U1B的输出通过电阻R4与运算放大器U1B的负输入端相连;运算放大器U1B的输出通过电阻R12与第二主通道电路中的运算放大器U2A的负输入端相连;运算放大器U1B的正输入端接地;运算放大器U1B的负电源端接直流电压源VDD;运算放大器U1B 的正电源端接直流电压源VCC。
3.所述第三辅助通道电路中乘法器A3的输出通过电阻R10与第二主通道电路中的运算放大器U2A的负输入端相连;第三辅助通道电路中乘法器A5的输出通过电阻R11与第二主通道电路中的运算放大器U2A的负输入端相连;第二辅助通道电路中乘法器A8的输出通过电阻 R16与第二主通道电路中的运算放大器U2A的负输入端相连;运算放大器U2A的输出通过电容C2与运算放大器U2A的负输入端相连;运算放大器U2A的输出通过电阻R1与第一主通道电路中运算放大器U1A的负输入端相连;运算放大器U2A的输出与第一辅助通道电路中乘法器A1的一个输入端相连;运算放大器U2A的输出与第一辅助通道电路中乘法器A2的一个输入端相连;运算放大器U2A的输出与第三辅助通道电路中乘法器A3的一个输入端相连;运算放大器U2A的输出通过电阻R6与第二主通道电路中运算放大器U2B的负输入端相连;运算放大器U2A的正输入端接地;运算放大器U2B的输出通过电阻R5与运算放大器U2B的负输入端相连;;运算放大器U2B的输出与第一辅助通道电路中乘法器A1的一个输入端相连;运算放大器U2B的正输入端接地;运算放大器U2B的负电源端接直流电压源VDD;运算放大器U2B 的正电源端接直流电压源VCC。
4.所述第一辅助通道电路中乘法器A1的输出通过电阻R14与第三主通道电路中的运算放大器U3A的负输入端相连;第一辅助通道电路中乘法器A6的输出通过电阻R15与第三主通道电路中的运算放大器U3A的负输入端相连;电池组V1的负极通过电阻R13与第三主通道电路中的运算放大器U3A的负输入端相连;电池组V1正极接地;运算放大器U3A的输出通过电容C3与运算放大器U3A的负输入端相连;运算放大器U3A的输出与第三辅助通道电路中乘法器A3的一个输入端相连;运算放大器U3A的输出与第三辅助通道电路中乘法器A4的一个输入端相连;运算放大器U3A的输出通过电阻R8与第三主通道电路中的运算放大器U3B的负输入端相连;运算放大器U3A的正输入端接地;运算放大器U3B的输出通过电阻R7与运算放大器U3B的负输入端相连;运算放大器U3B的输出与第三辅助通道电路中乘法器A5的一个输入端相连;运算放大器U3B的正输入端接地;运算放大器U3B的正电源端接直流电压源VCC;运算放大器U3B的负电源端接直流电压源VDD。
5.所述第一辅助通道电路中乘法器A1的输出与第一辅助通道电路中乘法器A2的一个输入端相连;第一辅助通道电路中乘法器A1的输出与第一辅助通道电路中乘法器A6的两个输入端均相连。
6.所述第二辅助通道电路中乘法器A7的输出与第二辅助通道电路中乘法器A8的一个输入端相连。
7.所述第三辅助通道电路中乘法器A3的输出与第三辅助通道电路中乘法器A4的一个输入端相连;第三辅助通道电路中乘法器A4的输出与第三辅助通道电路中乘法器A5的一个输入端相连。
当然,上述说明并非对发明的限制,本发明也不仅限于上述举例,本技术领域的普通技术人员在本发明的实质范围内所做出的变化、改型、添加或替换,也属于本发明的保护范围。
Claims (1)
1.一种具有三维2×2×2簇保守混沌流的非哈密顿***的构建方法,其特征是在于,包括以下步骤:
(1)具有三维2×2×2簇保守混沌流的非哈密顿***(i)为:
式中x,y,z为状态变量,该***的三维相图在X-Y,X-Z,Y-Z平面上的投影分别为2×2簇保守混沌流;
(2)基于***(i)构造的电路由三个主通道电路与三个辅助通道电路组成:第一主通道电路由直流电压源VCC、直流电压源VDD、运算放大器U1A、运算放大器U1B以及电阻R1、电阻R2、电阻R3、电阻R4和电容C1组成,第二主通道电路由直流电压源VCC、直流电压源VDD、运算放大器U2A、运算放大器U2B以及电阻R5、电阻R6、电阻R10、电阻R11、电阻R12、电阻R16和电容C2组成,第三主通道电路由直流电压源VCC、直流电压源VDD、电池组V1、运算放大器U3A、运算放大器U3B以及电阻R7、电阻R8、电阻R13、电阻R14、电阻R15和电容C3组成,第一辅助通道电路由乘法器A1、乘法器A2、乘法器A6组成,第二辅助通道电路由乘法器A7、乘法器A8组成,第三辅助通道电路由乘法器A3、乘法器A4、乘法器A5组成;
所述第一辅助通道电路中乘法器A2的输出通过电阻R2与第一主通道电路中的运算放大器U1A的负输入端相连;运算放大器U1A的输出通过电容C1与运算放大器U1A的负输入端相连;运算放大器U1A的输出与第二辅助通道电路中乘法器A7的两个输入端均相连;运算放大器U1A的输出与第二辅助通道电路中乘法器A8的一个输入端相连;运算放大器U1A的输出通过电阻R3与第一主通道电路中的运算放大器U1B的负输入端相连;运算放大器U1A的正输入端接地;运算放大器U1B的输出通过电阻R4与运算放大器U1B的负输入端相连;运算放大器U1B的输出通过电阻R12与第二主通道电路中的运算放大器U2A的负输入端相连;运算放大器U1B的正输入端接地;运算放大器U1B的负电源端接直流电压源VDD;运算放大器U1B的正电源端接直流电压源VCC;
所述第三辅助通道电路中乘法器A3的输出通过电阻R10与第二主通道电路中的运算放大器U2A的负输入端相连;第三辅助通道电路中乘法器A5的输出通过电阻R11与第二主通道电路中的运算放大器U2A的负输入端相连;第二辅助通道电路中乘法器A8的输出通过电阻R16与第二主通道电路中的运算放大器U2A的负输入端相连;运算放大器U2A的输出通过电容C2与运算放大器U2A的负输入端相连;运算放大器U2A的输出通过电阻R1与第一主通道电路中运算放大器U1A的负输入端相连;运算放大器U2A的输出与第一辅助通道电路中乘法器A1的一个输入端相连;运算放大器U2A的输出与第一辅助通道电路中乘法器A2的一个输入端相连;运算放大器U2A的输出与第三辅助通道电路中乘法器A3的一个输入端相连;运算放大器U2A的输出通过电阻R6与第二主通道电路中运算放大器U2B的负输入端相连;运算放大器U2A的正输入端接地;运算放大器U2B的输出通过电阻R5与运算放大器U2B的负输入端相连;运算放大器U2B的输出与第一辅助通道电路中乘法器A1的一个输入端相连;运算放大器U2B的正输入端接地;运算放大器U2B的负电源端接直流电压源VDD;运算放大器U2B的正电源端接直流电压源VCC;
所述第一辅助通道电路中乘法器A1的输出通过电阻R14与第三主通道电路中的运算放大器U3A的负输入端相连;第一辅助通道电路中乘法器A6的输出通过电阻R15与第三主通道电路中的运算放大器U3A的负输入端相连;电池组V1的负极通过电阻R13与第三主通道电路中的运算放大器U3A的负输入端相连;电池组V1正极接地;运算放大器U3A的输出通过电容C3与运算放大器U3A的负输入端相连;运算放大器U3A的输出与第三辅助通道电路中乘法器A3的一个输入端相连;运算放大器U3A的输出与第三辅助通道电路中乘法器A4的一个输入端相连;运算放大器U3A的输出通过电阻R8与第三主通道电路中的运算放大器U3B的负输入端相连;运算放大器U3A的正输入端接地;运算放大器U3B的输出通过电阻R7与运算放大器U3B的负输入端相连;运算放大器U3B的输出与第三辅助通道电路中乘法器A5的一个输入端相连;运算放大器U3B的正输入端接地;运算放大器U3B的正电源端接直流电压源VCC;运算放大器U3B的负电源端接直流电压源VDD;
所述第一辅助通道电路中乘法器A1的输出与第一辅助通道电路中乘法器A2的一个输入端相连;第一辅助通道电路中乘法器A1的输出与第一辅助通道电路中乘法器A6的两个输入端均相连;
所述第二辅助通道电路中乘法器A7的输出与第二辅助通道电路中乘法器A8的一个输入端相连;
所述第三辅助通道电路中乘法器A3的输出与第三辅助通道电路中乘法器A4的一个输入端相连;第三辅助通道电路中乘法器A4的输出与第三辅助通道电路中乘法器A5的一个输入端相连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910782054.0A CN112422260B (zh) | 2019-08-23 | 2019-08-23 | 一种具有三维2×2×2簇保守混沌流的非哈密顿***的构建方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910782054.0A CN112422260B (zh) | 2019-08-23 | 2019-08-23 | 一种具有三维2×2×2簇保守混沌流的非哈密顿***的构建方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112422260A CN112422260A (zh) | 2021-02-26 |
CN112422260B true CN112422260B (zh) | 2022-08-02 |
Family
ID=74779309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910782054.0A Expired - Fee Related CN112422260B (zh) | 2019-08-23 | 2019-08-23 | 一种具有三维2×2×2簇保守混沌流的非哈密顿***的构建方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112422260B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113872750B (zh) * | 2021-09-29 | 2024-03-15 | 南开大学 | 一种带有耗散项的具有2簇保守混沌流的*** |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016029619A1 (zh) * | 2014-08-30 | 2016-03-03 | 李敏 | 基于Rikitake***的无平衡点四维超混沌***及模拟电路 |
CN105681021A (zh) * | 2016-04-06 | 2016-06-15 | 仓诗建 | 一种三维广义耗散Hamilton***的混沌电路 |
CN109039581A (zh) * | 2016-04-28 | 2018-12-18 | 王志 | 一种输出Lorenz型切换吸引子的简单混沌***电路 |
CN109302279A (zh) * | 2018-12-11 | 2019-02-01 | 湘潭大学 | 一种四翼吸引子旋转的忆阻混沌模型及电路 |
-
2019
- 2019-08-23 CN CN201910782054.0A patent/CN112422260B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016029619A1 (zh) * | 2014-08-30 | 2016-03-03 | 李敏 | 基于Rikitake***的无平衡点四维超混沌***及模拟电路 |
CN105681021A (zh) * | 2016-04-06 | 2016-06-15 | 仓诗建 | 一种三维广义耗散Hamilton***的混沌电路 |
CN109039581A (zh) * | 2016-04-28 | 2018-12-18 | 王志 | 一种输出Lorenz型切换吸引子的简单混沌***电路 |
CN109302279A (zh) * | 2018-12-11 | 2019-02-01 | 湘潭大学 | 一种四翼吸引子旋转的忆阻混沌模型及电路 |
Non-Patent Citations (1)
Title |
---|
基于Duffing振子混沌和随机共振特性的微弱信号检测方法研究;赖志慧;《中国优秀博士论文全文数据库-工程科技II辑》;20160815(第8期);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN112422260A (zh) | 2021-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Sun | Chaotic secure communication: principles and technologies | |
CN105681021B (zh) | 一种三维广义耗散Hamilton***的混沌电路 | |
CN105490801B (zh) | 含有忆阻器的四维分数阶混沌***电路 | |
CN106685662B (zh) | 一种基于余数***的商密sm2加密算法的白盒软件实现方法 | |
CN107819566B (zh) | 一种混沌振荡电路的实现方法 | |
CN112422260B (zh) | 一种具有三维2×2×2簇保守混沌流的非哈密顿***的构建方法 | |
CN112422263B (zh) | 一种具有三维3×2×2簇保守混沌流的广义Sprott-A***及其电路实现 | |
CN112152573B (zh) | 一种具有四簇混沌流的保守***及其电路实现 | |
CN101355417B (zh) | 三阶自治混沌*** | |
CN113242117A (zh) | 一种带有耗散项的保守混沌***及电路 | |
CN112422258B (zh) | 一种具有单簇保守混沌流的改进型Sprott-A***的构建方法 | |
CN112422261B (zh) | 一种具有四簇保守混沌流的广义Sprott-A***及其构建方法 | |
CN112422766B (zh) | 一种具有三维2×2×1簇保守混沌流的广义Sprott-A***及其电路实现 | |
CN112152773B (zh) | 一种三维改进型的Sprott-A混沌***及其电路实现 | |
CN112152774B (zh) | 一种能产生四涡卷混沌流的非哈密顿***的构建方法 | |
CN206807464U (zh) | 一种含有多参数的三维四翼混沌电路 | |
CN112152983B (zh) | 一种具有六簇混沌流的非哈密顿***及其构建方法 | |
CN112422264B (zh) | 一种具有三簇保守混沌流的广义Sprott-A***及其电路实现 | |
CN109474416B (zh) | 一种含有隐藏吸引子的超混沌信号发生电路 | |
CN112422262B (zh) | 一种具有双簇保守混沌流的广义Sprott-A***及其构建方法 | |
CN112422259B (zh) | 一种具有八簇保守混沌流的广义Sprott-A***的构建方法 | |
CN112152772B (zh) | 一种具有双簇混沌流的保守***及其电路实现 | |
CN201985876U (zh) | 二维混沌电路及其二维混沌保密通信*** | |
Wang et al. | ARM realization of storage device encryption based on chaos and AES algorithm | |
Chang | Asymptotically periodic solutions of a partial differential equation with memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20220802 |