CN112420689B - 集成电路 - Google Patents

集成电路 Download PDF

Info

Publication number
CN112420689B
CN112420689B CN201911376500.4A CN201911376500A CN112420689B CN 112420689 B CN112420689 B CN 112420689B CN 201911376500 A CN201911376500 A CN 201911376500A CN 112420689 B CN112420689 B CN 112420689B
Authority
CN
China
Prior art keywords
power
connection
metal layer
connection portion
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911376500.4A
Other languages
English (en)
Other versions
CN112420689A (zh
Inventor
陈其懋
王郁仁
陈传鑫
林仁兴
陈望矜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faraday Technology Corp
Original Assignee
Faraday Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Faraday Technology Corp filed Critical Faraday Technology Corp
Publication of CN112420689A publication Critical patent/CN112420689A/zh
Application granted granted Critical
Publication of CN112420689B publication Critical patent/CN112420689B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开一种集成电路，包含平行第一轴向的第一电力轨线与第二电力轨线；第一电连接元件，具有第一连接部与第二连接部，第二连接部耦接第一电力轨线；第二电连接元件，具有第三连接部与第四连接部，其中第四连接部耦接第二电力轨线，第二连接部与第四连接部在第二轴向上重叠；第一电力导线与第二电力导线，其中第二连接部与第四连接部位于第一电力导线与第二电力导线之间，第一电力导线及第二电力导线分别耦接第一连接部及第三连接部，第一电力导线与第二电力导线分别经由第一电连接元件与第二电连接元件供电至第一电力轨线与第二电力轨线。

Description

集成电路
技术领域
本发明涉及一种集成电路。
背景技术
依照标准单元(standard cell)设计规则，集成电路的低金属层会配置相互平行的第一电力轨线(power rail)与第二电力轨线。图1是集成电路的现有配电网络的俯视示意图。相互平行的第一电力轨线P1与第二电力轨线G1被配置在集成电路上。第一电力轨线P1与第二电力轨线G1平行于轴向X。标准单元电路(未绘示)可以被配置于第一电力轨线P1与第二电力轨线G1之间。因此，第一电力轨线P1与第二电力轨线G1适配于耦接至标准单元电路，以便供电给标准单元电路。
第一电力条(power stripe)P2与第二电力条G2平行于轴向Y。第一电力条P2与第二电力条G2被配置在第一电力轨线P1与第二电力轨线G1上，其中第一电力条P2与第二电力条G2分别经由介层窗插塞(via plug)电连接至第一电力轨线P1与第二电力轨线G1(如图1所示)。第三电力条P3与第四电力条G3平行于轴向X。第三电力条P3与第四电力条G3被配置在第一电力条P2与第二电力条G2上，其中第三电力条P3与第四电力条G3分别经由介层窗插塞(via plug)电连接至第一电力条P2与第二电力条G2(如图1所示)。因此，***电压Vdd可以从第三电力条P3经由第一电力条P2而被传输至第一电力轨线P1，以及参考电压Vss可以从第四电力条G3经由第二电力条G2而被传输至第二电力轨线G1。
就第一电力条P2与第二电力条G2所在的金属层而言，这个金属层是被用于提供轴向Y路由资源(亦即垂直路由资源，vertical routing resource)。基于电力计划密度(power plan density)的要求，为数众多的第一电力条P2与第二电力条G2被配置在这个金属层中。大量的第一电力条P2与第二电力条G2占用了这个金属层的垂直路由资源。
发明内容
本发明提供一种集成电路，以在不降低电力计划密度(power plan density)的情况下增加路由资源(routing resource)，或是在不降低路由资源的情况下增加电力计划密度。
本发明的集成电路包括第一电力轨线(power rail)、第二电力轨线、第一电连接元件、第二电连接元件第一电力导线与第二电力导线。第一电力轨线与第二电力轨线被配置于第一金属层，适配于耦接至标准单元(standard cell)以便供电给标准单元，其中第一电力轨线与第二电力轨线平行于第一轴向。第一电连接元件具有第一连接部与第二连接部，其中第二连接部耦接至第一电力轨线。第二电连接元件第三连接部与第四连接部，其中第四连接部耦接至第二电力轨线，以及第二连接部与第四连接部均位于相同的第一轴线(第一轴线的第二轴向不同于该第一轴向)。第一电力导线与第二电力导线被配置于第二金属层，其中第二连接部与第四连接部位于第一电力导线与第二电力导线之间，第一电力导线耦接至第一连接部，第二电力导线耦接至第三连接部，以及第一电力导线与第二电力导线分别经由第一电连接元件与第二电连接元件供电至第一电力轨线与第二电力轨线。
在本发明的一实施例中，上述的第一轴向实质上垂直第二轴向。
在本发明的一实施例中，上述的第一电连接元件与第二电连接元件被配置于第三金属层，以及第三金属层位于第一金属层与第二金属层之间。
在本发明的一实施例中，上述的第二连接部与第四连接部被配置于第三金属层，第一连接部与第三连接部被配置于第四金属层，以及第三金属层与第四金属层位于第一金属层与第二金属层之间。
在本发明的一实施例中，上述的第三金属层位于第一金属层与第二金属层之间，以及第四金属层位于第三金属层与第二金属层之间。
在本发明的一实施例中，在上述的集成电路的垂直投影中，第一连接部与第三连接部位于第一电力轨线与第二电力轨线之间。
在本发明的一实施例中，上述的第一电力轨线与第二电力轨线为符合标准单元设计规则的两条电力线，第一电力轨线被配置为将第一电力导线的一***电压传输给标准单元，以及第二电力轨线被配置为将第二电力导线的一参考电压传输给标准单元。
在本发明的一实施例中，上述的第一电力导线与第二电力导线平行于第二轴向。
在本发明的一实施例中，上述的第二电连接元件还具有第五连接部，第五连接部耦接至第二电力轨线，以及所述集成电路更包括第三电连接元件，具有第六连接部与第七连接部，其中第七连接部耦接至第一电力轨线，以及第五连接部与第七连接部均位于相同的第二轴线(第二轴线平行于第二轴向)；以及第三电力导线，被配置于第二金属层，其中第二电力导线位于第一电力导线与第三电力导线之间，第五连接部与第七连接部位于第二电力导线与第三电力导线之间，第三电力导线耦接至第六连接部，以及第三电力导线经由第三电连接元件供电至第一电力轨线。
在本发明的一实施例中，上述的第三电力导线平行于第二轴向。
基于上述，本发明实施例所述集成电路包含位于相同轴线的第二连接部与第四连接部。第一电力导线与第二电力导线可以通过第二连接部与第四连接部供电给第一电力轨线与第二电力轨线。在不降低电力计划密度(power plan density)的情况下，所述集成电路的路由资源可以被增加；或是，在不降低路由资源的情况下，所述集成电路可以增加电力计划密度。
在本发明的一实施例中，为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1是集成电路的现有配电网络的俯视示意图；
图2A为本发明一实施例集成电路的俯视示意图；
图2B为本发明一实施例集成电路的立体图；
图3为本发明另一实施例集成电路的俯视示意图；
图4A为本发明又一实施例集成电路的俯视示意图；
图4B为本发明又一实施例集成电路的立体图；
图5为本发明再一实施例集成电路的俯视示意图；
图6为本发明更一实施例集成电路的俯视示意图。
符号说明
10、20、30、40、50：集成电路
100、200、300、400、500：第一电力轨线
101、201、301、401、501：第二电力轨线
102、202、302、402、502：第一电连接元件
103、203、303、403、503：第二电连接元件
404：第三电连接元件
104、204、304、405、504：第一电力导线
105、205、305、406、505：第二电力导线
407：第三电力导线
1021、2021、3021、4021：第一连接部
1022、2022、4022：第二连接部
1031、2031、3031、4031：第三连接部
1032、2032、4032：第四连接部
4033：第五连接部
4041：第六连接部
4042：第七连接部
3021A：第一延伸部
3021B：第二延伸部
3031A、4031A：第三延伸部
3031B、4031B：第四延伸部
4031C：第五延伸部
AA’、BB’：轴线
G1：第二电力轨线
G2：第二电力条
G3：第四电力条
L1：第一轴向
L2：第二轴向
M1、M2、M3、M4、M5、M6：金属层
P1：第一电力轨线
P2：第一电力条
P3：第三电力条
V11、V12、V31、V32、V33：介层窗插塞
Vdd：***电压
Vss：参考电压
W1、W2：宽度
X、Y：轴向
具体实施方式
在本案说明书全文(包括权利要求)中所使用的「耦接(或连接)」一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图2A为本发明一实施例集成电路10的俯视示意图。集成电路10包括第一电力轨线(power rail)100、第二电力轨线101、第一电连接元件102、第二电连接元件103、第一电力导线104以及第二电力导线105。第一电力轨线100与第二电力轨线101为符合标准单元设计规则的两条电力线。详细而言，第一电力轨线100及第二电力轨线101是设置在集成电路10上的金属层中。第一电力轨线100及第二电力轨线101平行于第一轴向L1(例如是图2A的水平轴向，horizontal axis)。标准单元(standard cell，未绘示)可以被配置于第一电力轨线100与第二电力轨线101之间。第一电力轨线100及第二电力轨线101适配于耦接至标准单元，以供电给标准单元。第一电力轨线100可以将第一电力导线104的电压(例如***电压Vdd)传输给标准单元(未绘示)，以及第二电力轨线101可以将第二电力导线105的电压(例如参考电压Vss)传输给标准单元(未绘示)。
图2B为图2A所示集成电路10的立体图。值得注意的是，图2B中没有绘出图2A的部分元件。本领域具通常知识者当可以图2B所绘示的布局结构类推至图2A的其余元件。集成电路10具有多层金属层。在图2B所示实施例中，集成电路10具有六层金属层M1～M6。
请参照图2A与图2B。第一电力轨线100与第二电力轨线101被配置于金属层M1。第一电连接元件102及第二电连接元件103设置于金属层M5。在其他实施例中，第一电连接元件102及第二电连接元件103可以依照设计需求而被设置在其他金属层。第一电连接元件102具有第一连接部1021与第二连接部1022。第二电连接元件103具有第三连接部1031与第四连接部1032。第二连接部1022经由介层窗插塞(via plug)V11耦接(电连接)于第一电力轨线100，且第四连接部1032经由另一介层窗插塞耦接(电连接)于第二电力轨线101。
由集成电路10的垂直投影来看，第一电连接元件102的第二连接部1022与第二电连接元件103的第四连接部1032会被设置在第一电力导线104及第二电力导线105之间。第二连接部1022与第四连接部1032均位于相同的一条轴线AA’上，其中轴线AA’平行于第二轴向L2(例如是图2A的垂直轴向，vertical axis)。第一轴向L1实质上垂直于第二轴向L2。
第一电力导线104与第二电力导线105平行于第二轴向L2。第一电力导线104及第二电力导线105设置于金属层M6。金属层M5位于金属层M1与金属层M6之间。在其他实施例中，第一电力导线104及第二电力导线105可以依照设计需求而被设置在其他金属层。第一电力导线104覆盖部分的第一连接部1021，且第一电力导线104经由介层窗插塞V12耦接(电连接)于第一连接部1021。第二电力导线105覆盖部分的第三连接部1031，且第二电力导线105经由另一介层窗插塞耦接(电连接)于第三连接部1031。第一电力导线104及第二电力导线105分别经由第一电连接元件102与第二电连接元件103供电至第一电力轨线100与第二电力轨线101。
在集成电路10中，第一电力导线104可通过第一电连接元件102电连接于第一电力轨线100，且第二电力导线105通过第二电连接元件103电连接于第二电力轨线101。如此一来，第一电力导线104的电压(例如***电压Vdd)可以被传输给第一电力轨线100，以及第二电力导线105的电压(例如参考电压Vss)可以被传输给第二电力轨线101。
图3为本发明另一实施例集成电路20的俯视示意图。图3所示集成电路20包括第一电力轨线100、第二电力轨线101、第一电连接元件202、第二电连接元件203、第一电力导线104以及第二电力导线105。图3所示第一电力轨线100、第二电力轨线101、第一电力导线104以及第二电力导线105可以参照图2A与图2B所示第一电力轨线100、第二电力轨线101、第一电力导线104以及第二电力导线105的相关说明，故不再赘述。图3所示第一电连接元件202与第二电连接元件203可以参照图2A与图2B所示第一电连接元件102、第二电连接元件103的相关说明来类推。
在图3所示实施例中，第一电连接元件202具有第一连接部2021及第二连接部2022，第二电连接元件203具有第三连接部2031及第四连接部2032。在本实施例中，第一电连接元件202中的第一连接部2021及第二连接部2022是被设置在不同金属层，且第二电连接元件203中的第三连接部2031及第四连接部2032是被设置在不同金属层。举例来说，第二连接部2022与四连接部2032是被设置于金属层M4，第一连接部2021与第三连接部2031是被设置于金属层M5。金属层M4与金属层M5位于金属层M1与金属层M6之间，金属层M5位于金属层M1与金属层M6之间，以及金属层M5位于金属层M4与金属层M6之间。在其他实施例中，第一连接部2021、第二连接部2022、第三连接部2031以及/或是第四连接部2032可以依照设计需求而被设置在其他金属层。
在集成电路20的垂直投影中，第一连接部2021与第三连接部2031位于第一电力轨线100与第二电力轨线101之间。第二连接部2022及第四连接部2032位于轴线AA’上(轴线AA’平行于第二轴向L2)。如图3所示，第一连接部2021经由介层窗插塞耦接(电连接)至第二连接部2022，而第三连接部2031经由另一介层窗插塞耦接(电连接)至第四连接部2032。
第一电力导线104经由介层窗插塞耦接(电连接)于第一连接部2021，而第二连接部2022经由另一介层窗插塞耦接(电连接)于第一电力轨线100。因此，第一电力导线104通过第一连接部2021及第二连接部2022可连接于第一电力轨线100。第二电力导线105经由介层窗插塞耦接(电连接)于第三连接部2031，而第四连接部2032经由另一介层窗插塞耦接(电连接)于第二电力轨线101。因此，第二电力导线105通过第三连接部2031及第四连接部2032可连接于第二电力轨线101。因此，第一电力导线104的电压(例如***电压Vdd)可通过第一电连接元件202被传输给第一电力轨线100，且第二电力导线105的电压(例如参考电压Vss)可通过第二电连接元件203被传输给第二电力轨线101。
图4A为本发明又一实施例集成电路30的俯视示意图。图4A所示集成电路30包括第一电力轨线100、第二电力轨线101、第一电连接元件302、第二电连接元件303、第一电力导线104以及第二电力导线105。图4A所示第一电力轨线100、第二电力轨线101、第一电力导线104以及第二电力导线105可以参照图2A与图2B所示第一电力轨线100、第二电力轨线101、第一电力导线104以及第二电力导线105的相关说明，故不再赘述。
在图4A所示实施例中，第一电连接元件302具有第一连接部3021及第二连接部2022，第二电连接元件303具有第三连接部3031及第四连接部2032。第一连接部3021经由介层窗插塞耦接(电连接)至第二连接部2022。图4A所示第一电连接元件302、第一连接部3021及第二连接部2022可以参照图3所示第一电连接元件202、第一连接部2021及第二连接部2022的相关说明来类推。第三连接部3031经由另一介层窗插塞耦接(电连接)至第四连接部2032。图4A所示第二电连接元件303、第三连接部3031及第四连接部2032可以参照图3所示第二电连接元件203、第三连接部2031及第四连接部2032的相关说明来类推。
在图4A所示实施例中，第一连接部3021具有第一延伸部3021A及第二延伸部3021B。第三连接部3031具有第三延伸部3031A及第四延伸部3031B。第一延伸部3021A及第三延伸部3031A具有实质上相同的宽度W1，第二延伸部3021B及第四延伸部3031B具有实质上相同的宽度W2。第一电力导线104覆盖部分的第一延伸部3021A。
图4B为图4A所示集成电路30的立体图。值得注意的是，图4B中没有绘出图4A的部分元件。本领域具通常知识者当可以图4B所绘示的布局结构类推至图4A的其余元件。集成电路30具有多层金属层。在图4B所示实施例中，集成电路40具有七层金属层M1～M7。
请参照图4A与图4B。第一电力轨线100与第二电力轨线101被配置于金属层M1。第一电连接元件302具有第一连接部3021与第二连接部2022。第二电连接元件303具有第三连接部3031与第四连接部2032。第二连接部2022及第四连接部2032设置于金属层M5。第一连接部3021及第三连接部3031设置于金属层M6。在其他实施例中，第一连接部3021、第二连接部2022、第三连接部3031及第四连接部2032可以依照设计需求而被设置在其他金属层。第二连接部2022经由介层窗插塞(via plug)V31耦接(电连接)于第一电力轨线100，且第四连接部2032经由另一介层窗插塞耦接(电连接)于第二电力轨线101。第一连接部3021经由介层窗插塞V32耦接(电连接)于第二连接部2022，且第三连接部3031经由另一介层窗插塞耦接(电连接)于第四连接部2032。第一电力导线104通过介层窗插塞V33耦接(电连接)于第一连接部3021，且第二电力导线105通过另一介层窗插塞耦接(电连接)于第三连接部3031。
因此，本发明的集成电路30可以将第一连接部3021及第三连接部可以相同宽度W1，且沿着第一轴向L1延伸地设置。如此一来，可节省集成电路30的走线资源，因而在不降低电力计划密度的情况下增加路由资源，或是在不降低路由资源的情况下增加电力计划密度。
图5为本发明再一实施例集成电路40的俯视示意图。集成电路40包含第一电力轨线400、第二电力轨线401、第一电连接元件402、第二电连接元件403、第三电连接元件404、第一电力导线405、第二电力导线406及第三电力导线407。图5所示第一电力轨线400、第二电力轨线401、第一电力导线405、第二电力导线406及第三电力导线407可以参照图2A与图2B所示第一电力轨线100、第二电力轨线101、第一电力导线104以及第二电力导线105的相关说明，故不再赘述。图5所示第三电力导线407可以参照第一电力导线405的相关说明来类推。
在图5所示实施例中，第一电连接元件402包含第一连接部4021及第二连接部4022。第一连接部4021经由介层窗插塞耦接(电连接)至第二连接部4022。图5所示第一电连接元件402、第一连接部4021及第二连接部4022可以参照图4A所示第一电连接元件302、第一连接部3021及第二连接部2022的相关说明来类推，故不再赘述。第二电连接元件403包含第三连接部4031、第四连接部4032及第五连接部4033。第三连接部4031经由介层窗插塞耦接(电连接)至第四连接部4032，而且第三连接部4031经由另一介层窗插塞耦接(电连接)至第五连接部4033。图5所示第二电连接元件403、第三连接部4031及第四连接部4032可以参照图4A所示第二电连接元件303、第三连接部3031及第四连接部2032的相关说明来类推，故不再赘述。图5所示第五连接部4033经由介层窗插塞耦接(电连接)至第二电力轨线401。第五连接部4033可以参照第四连接部4032的相关说明来类推，故不再赘述。
在图5所示实施例中，第三连接部4031包含有第三延伸部4031A、第四延伸部4031B及第五延伸部4031C。第三延伸部4031A会沿着第一轴向L1延伸，连接位于第二电力导线405两侧的第四延伸部4031B及第五延伸部4031C。图5所示第三延伸部4031A与第四延伸部4031B可以参照图4A所示第三延伸部3031A与第四延伸部3031B的相关说明来类推，故不再赘述。
在图5所示实施例中，第三电连接元件404包含第六连接部4041及第七连接部4042。在本实施例中，第六连接部4041、第七连接部4042与第三电力导线407是被设置在不同金属层。举例来说，第七连接部4042是被设置于金属层M4，第六连接部4041是被设置于金属层M5，而第三电力导线407是被设置于金属层M6。在其他实施例中，第六连接部4041、第七连接部4042以及/或是第三电力导线407可以依照设计需求而被设置在其他金属层。第七连接部4042经由介层窗插塞耦接(电连接)至第一电力轨线400，第六连接部4041经由另一介层窗插塞耦接(电连接)至第七连接部4042，以及第三电力导线407经由另一介层窗插塞耦接(电连接)至第六连接部4041。
由集成电路40的垂直投影来看，第一电力导线405、第二电力导线406及第三电力导线407平行于第二轴向L2，且第二电力导线406位于第一电力导线405及第三电力导线407之间。第二连接部4022及第四连接部4032设置于第一电力导线405及第二电力导线406之间，且第二连接部4022及第四连接部4032均位于轴线AA’上(轴线AA’平行于第二轴向L2)。第五连接部4033及第七连接部4042设置于第二电力导线406及第三电力导线407之间，且第五连接部4033与第七连接部4042均位于轴线BB’上(轴线BB’平行于第二轴向L2)。此外，第一连接部4021、第三连接部4031及第六连接部4041位于第一电力轨线400及第二电力轨线401之间。
第一电力轨线400可通过第一电连接元件402连接第一电力导线405，且通过第三电连接元件404连接第三电力导线407。第二电力轨线401可通过第二电连接元件403连接第二电力导线406。因此，第一电力导线405与第三电力导线407的电压(例如***电压Vdd)可通过第一电连接元件402与第三电连接元件404被传输给第一电力轨线400，且第二电力导线406的电压(例如参考电压Vss)可通过第二电连接元件403被传输给第二电力轨线401。
图6为本发明更一实施例集成电路50的俯视示意图。图6所示集成电路50包括第一电力轨线100、第二电力轨线101、第一电连接元件302、第二电连接元件303、第一电力导线104以及第二电力导线105。图6所示第一电力轨线100、第二电力轨线101、第一电连接元件302、第二电连接元件303、第一电力导线104以及第二电力导线105可以参照图4A的相关说明，故不再赘述。
综上所述，本发明诸实施例所述的集成电路具有适配于供电给标准单元的第一电力轨线与第二电力轨线。第一电力轨线的介层窗插塞与第二电力轨线的介层窗插塞位于相同轴线(亦即，第二连接部与第四连接部位于相同轴线)，因此可以增加路由资源(routingresource)。在不降低电力计划密度(power plan density)的情况下，所述集成电路的路由资源可以被增加；或是，在不降低路由资源的情况下，所述集成电路的电力计划密度可以被增加。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (9)

1.一种集成电路，其特征在于，所述集成电路包括：
第一电力轨线与第二电力轨线，被配置于第一金属层，适配于耦接至标准单元以便供电给所述标准单元，其中所述第一电力轨线与所述第二电力轨线平行于第一轴向；
第一电连接元件，具有第一连接部与第二连接部，其中所述第二连接部耦接至所述第一电力轨线；
第二电连接元件，具有第三连接部与第四连接部，其中所述第四连接部耦接至所述第二电力轨线，以及所述第二连接部与所述第四连接部均位于相同的第一轴线且所述第一轴线的第二轴向不同于所述第一轴向；以及
第一电力导线与第二电力导线，被配置于第二金属层，其中所述第二连接部与所述第四连接部位于所述第一电力导线与所述第二电力导线之间，所述第一电力导线耦接至所述第一连接部，所述第二电力导线耦接至所述第三连接部，以及所述第一电力导线与所述第二电力导线分别经由所述第一电连接元件与所述第二电连接元件供电至所述第一电力轨线与所述第二电力轨线，
其中，所述第二连接部与所述第四连接部被配置于第三金属层，所述第一连接部与所述第三连接部被配置于第四金属层，以及所述第三金属层与所述第四金属层位于所述第一金属层与所述第二金属层之间。
2.如权利要求1所述的集成电路，其特征在于，所述第一轴向实质上垂直所述第二轴向。
3.如权利要求1所述的集成电路，其特征在于，所述第一电连接元件与所述第二电连接元件被配置于第三金属层，以及所述第三金属层位于所述第一金属层与所述第二金属层之间。
4.如权利要求1所述的集成电路，其特征在于，所述第三金属层位于所述第一金属层与所述第二金属层之间，以及所述第四金属层位于所述第三金属层与所述第二金属层之间。
5.如权利要求1所述的集成电路，其特征在于，在所述集成电路的垂直投影中，所述第一连接部与所述第三连接部位于所述第一电力轨线与所述第二电力轨线之间。
6.如权利要求1所述的集成电路，其特征在于，所述第一电力轨线与所述第二电力轨线为符合标准单元设计规则的两条电力线，所述第一电力轨线被配置为将所述第一电力导线的***电压传输给所述标准单元，以及所述第二电力轨线被配置为将所述第二电力导线的参考电压传输给所述标准单元。
7.如权利要求1所述的集成电路，其特征在于，所述第一电力导线与所述第二电力导线平行于所述第二轴向。
8.一种集成电路，其特征在于，所述集成电路包括：
第一电力轨线与第二电力轨线，被配置于第一金属层，适配于耦接至标准单元以便供电给所述标准单元，其中所述第一电力轨线与所述第二电力轨线平行于第一轴向；
第一电连接元件，具有第一连接部与第二连接部，其中所述第二连接部耦接至所述第一电力轨线；
第二电连接元件，具有第三连接部与第四连接部，其中所述第四连接部耦接至所述第二电力轨线，以及所述第二连接部与所述第四连接部均位于相同的第一轴线且所述第一轴线的第二轴向不同于所述第一轴向；以及
第一电力导线与第二电力导线，被配置于第二金属层，其中所述第二连接部与所述第四连接部位于所述第一电力导线与所述第二电力导线之间，所述第一电力导线耦接至所述第一连接部，所述第二电力导线耦接至所述第三连接部，以及所述第一电力导线与所述第二电力导线分别经由所述第一电连接元件与所述第二电连接元件供电至所述第一电力轨线与所述第二电力轨线，
其中，所述第二电连接元件还具有第五连接部，所述第五连接部耦接至所述第二电力轨线，以及所述集成电路还包括：
第三电连接元件，具有第六连接部与第七连接部，其中所述第七连接部耦接至所述第一电力轨线，以及所述第五连接部与所述第七连接部均位于相同的第二轴线且所述第二轴线平行于所述第二轴向；以及
第三电力导线，被配置于所述第二金属层，其中所述第二电力导线位于所述第一电力导线与所述第三电力导线之间，所述第五连接部与所述第七连接部位于所述第二电力导线与所述第三电力导线之间，所述第三电力导线耦接至所述第六连接部，以及所述第三电力导线经由所述第三电连接元件供电至所述第一电力轨线。
9.如权利要求8所述的集成电路，其特征在于，所述第三电力导线平行于所述第二轴向。
CN201911376500.4A 2019-08-23 2019-12-27 集成电路 Active CN112420689B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108130259A TWI733171B (zh) 2019-08-23 2019-08-23 積體電路
TW108130259 2019-08-23

Publications (2)

Publication Number Publication Date
CN112420689A CN112420689A (zh) 2021-02-26
CN112420689B true CN112420689B (zh) 2024-05-14

Family

ID=74844027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911376500.4A Active CN112420689B (zh) 2019-08-23 2019-12-27 集成电路

Country Status (2)

Country Link
CN (1) CN112420689B (zh)
TW (1) TWI733171B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047186A (zh) * 2006-03-28 2007-10-03 台湾积体电路制造股份有限公司 存储单元及相关的存储器装置
TW201834180A (zh) * 2016-11-29 2018-09-16 台灣積體電路製造股份有限公司 積體電路及其製作方法
CN109817614A (zh) * 2017-11-21 2019-05-28 台湾积体电路制造股份有限公司 标准单元结构和放置及布线标准单元结构的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7821039B2 (en) * 2008-06-23 2010-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Layout architecture for improving circuit performance
KR101599100B1 (ko) * 2010-02-03 2016-03-02 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치
US8742464B2 (en) * 2011-03-03 2014-06-03 Synopsys, Inc. Power routing in standard cells
US8507957B2 (en) * 2011-05-02 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layouts with power rails under bottom metal layer
US8561003B2 (en) * 2011-07-29 2013-10-15 Synopsys, Inc. N-channel and P-channel finFET cell architecture with inter-block insulator
US9865544B2 (en) * 2015-10-05 2018-01-09 Samsung Electronics Co., Ltd. Semiconductor device layout having a power rail
US9871039B2 (en) * 2015-12-28 2018-01-16 Arm Limited Resistance mitigation in physical design
US10903239B2 (en) * 2017-07-28 2021-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device with improved layout
US10756114B2 (en) * 2017-12-28 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor circuit with metal structure and manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047186A (zh) * 2006-03-28 2007-10-03 台湾积体电路制造股份有限公司 存储单元及相关的存储器装置
TW201834180A (zh) * 2016-11-29 2018-09-16 台灣積體電路製造股份有限公司 積體電路及其製作方法
CN109817614A (zh) * 2017-11-21 2019-05-28 台湾积体电路制造股份有限公司 标准单元结构和放置及布线标准单元结构的方法

Also Published As

Publication number Publication date
TWI733171B (zh) 2021-07-11
CN112420689A (zh) 2021-02-26
TW202109737A (zh) 2021-03-01

Similar Documents

Publication Publication Date Title
CN108879150B (zh) 一种线缆背板以及通讯设备
JP7335980B2 (ja) プリント回路基板アセンブリ及び端末
US9800048B2 (en) Integrated circuit with interface circuitry, and an interface cell for such interface circuitry
CN101320396A (zh) 印刷电路板布线处理方法及***
CN107003479B (zh) 导体扭曲减轻的中间板互连***
CN112420689B (zh) 集成电路
CN212010953U (zh) 电子芯片
KR102192553B1 (ko) 집적 회로, 휴대폰 및 디스플레이 장치
US9603275B2 (en) Blackplane board and wiring method of backplane board
JP2007234777A (ja) 半導体集積回路装置およびその設計方法
CN109698185B (zh) 集成电路的配电网络
CN105376962A (zh) 电路板结构的改良方法
CN108932047B (zh) 一种gpu服务器的隔离供电板
US10251294B2 (en) Power supply structure
CN109688693B (zh) 一种pcb板、基于数传电台的pcb板及数传电台
CN112435985A (zh) 芯片及芯片电源网络
US9888574B1 (en) Apparatus and methods for via connection with reduced via currents
CN205452593U (zh) 一种连接器
US10707600B1 (en) Systems with electrical isolation between signal and power domains
DE10229170A1 (de) Steckfassung mit im unbestückten Zustand kurzgeschlossenen Kontaktelementen
CN104934467A (zh) 半导体装置
JP2005317964A (ja) 超微細ボルテージアイランドの集積回路
KR102276032B1 (ko) 인터페이스 회로소자를 갖는 집적회로와, 그 인터페이스 회로소자용 인터페이스 셀
US20120120548A1 (en) Capacitor assembly
CN210781529U (zh) 电容并联走线结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant