CN112419996A - 像素电路及其驱动方法、显示面板和显示装置 - Google Patents

像素电路及其驱动方法、显示面板和显示装置 Download PDF

Info

Publication number
CN112419996A
CN112419996A CN202011385772.3A CN202011385772A CN112419996A CN 112419996 A CN112419996 A CN 112419996A CN 202011385772 A CN202011385772 A CN 202011385772A CN 112419996 A CN112419996 A CN 112419996A
Authority
CN
China
Prior art keywords
voltage signal
electrically connected
unit
comparator
switch unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011385772.3A
Other languages
English (en)
Other versions
CN112419996B (zh
Inventor
周良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN202011385772.3A priority Critical patent/CN112419996B/zh
Priority to US17/166,169 priority patent/US11361727B1/en
Publication of CN112419996A publication Critical patent/CN112419996A/zh
Application granted granted Critical
Publication of CN112419996B publication Critical patent/CN112419996B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种像素电路及其驱动方法、显示面板和显示装置，涉及显示技术领域，像素电路包括：数据写入单元、电压补充单元、第一开关单元、第二开关单元、第三开关单元、液晶电容和存储电容；动态显示阶段，第一开关单元和第二开关单元导通，数据写入单元将数据线上的数据电压信号传输至液晶电容和存储电容；静态显示阶段，第三开关单元导通，通过第一参考电压信号端的第一参考电压信号、第二参考电压信号端的第二参考电压信号与存储电容的第一端的电位信号控制电压补充单元导通，第一电压信号端将第一电压信号通过电压补充单元传输至液晶电容。本发明有效解决了现有技术中在静态显示时，只能实现黑白显示的问题。

Description

像素电路及其驱动方法、显示面板和显示装置
技术领域
本发明涉及显示技术领域，更具体地，涉及一种像素电路及其驱动方法、显示面板和显示装置。
背景技术
随着智能穿戴、移动应用等技术的发展，对超低功耗显示技术的发展提出了要求。目前市场上低功耗显示以电子纸为代表，尽管功耗低，但不足以显示动态画面，整体显示效果依然不如LCD。
像素存储(Memory In Pixel，简称MIP)显示技术作为一种新型低功耗LCD显示技术，由于具有无需改变LCD工艺，无需新型材料开发，结构简单，成本低等特点，具有广阔的发展前景。
现有的MIP显示技术所采用的电路结构较复杂，且在静态画面下，只能实现黑白显示，从而大大限制了MIP显示技术的应用范围。
发明内容
有鉴于此，本发明提供了一种像素电路及其驱动方法、显示面板和显示装置，有效解决现有技术中在静态显示时，只能实现黑白显示的问题。
本发明提供一种像素电路，包括：数据写入单元、电压补充单元、第一开关单元、第二开关单元、第三开关单元、液晶电容和存储电容；数据写入单元与第一开关单元的第一端、第二开关单元的第一端电连接；第一开关单元的第二端与液晶电容电连接，第一开关单元的控制端与第一控制信号端电连接；第二开关单元的第二端与存储电容的第一端电连接，第二开关单元的控制端与第一控制信号端电连接；第三开关单元的第一端与电压补充单元电连接，第三开关单元的第二端与液晶电容的第一端电连接，第三开关单元的控制端与第一控制信号端电连接；电压补充单元与存储电容的第一端电连接，且电压补充单元与第一参考电压信号端、第二参考电压信号端和第一电压信号端电连接；液晶电容的第二端与第一公共电压信号端电连接；存储电容的第二端与第二公共电压信号端电连接；动态显示阶段，第一开关单元和第二开关单元导通，第三开关单元关闭，数据写入单元将数据线上的数据电压信号传输至液晶电容和存储电容；静态显示阶段，第一开关单元和第二开关单元关闭，第三开关单元导通，通过第一参考电压信号端的第一参考电压信号、第二参考电压信号端的第二参考电压信号与存储电容的第一端的电位信号控制电压补充单元导通，第一电压信号端将第一电压信号通过电压补充单元传输至液晶电容。
基于同一发明构思，本发明还提供了一种像素电路的驱动方法，像素电路包括：数据写入单元、电压补充单元、第一开关单元、第二开关单元、第三开关单元、液晶电容和存储电容；数据写入单元与第一开关单元的第一端、第二开关单元的第一端电连接；第一开关单元的第二端与液晶电容电连接，第一开关单元的控制端与第一控制信号端电连接；第二开关单元的第二端与存储电容的第一端电连接，第二开关单元的控制端与第一控制信号端电连接；第三开关单元的第一端与电压补充单元电连接，第三开关单元的第二端与液晶电容的第一端电连接，第三开关单元的控制端与第一控制信号端电连接；电压补充单元与存储电容的第一端电连接，且电压补充单元与第一参考电压信号端、第二参考电压信号端和第一电压信号端电连接；液晶电容的第二端与第一公共电压信号端电连接；存储电容的第二端与第二公共电压信号端电连接；驱动像素电路的驱动方法包括：动态显示阶段，第一开关单元和第二开关单元导通，第三开关单元关闭，数据写入单元将数据线上的数据电压信号传输至液晶电容和存储电容；静态显示阶段，第一开关单元和第二开关单元关闭，第三开关单元导通，通过第一参考电压信号端的第一参考电压信号、第二参考电压信号端的第二参考电压信号与存储电容的第一端的电位信号控制电压补充单元导通，第一电压信号端将第一电压信号通过电压补充单元传输至液晶电容。
基于同一发明构思，本发明还提供了一种显示面板，包括：多条扫描线、多条数据线和多个像素，多条扫描线沿第一方向延伸、沿第二方向排列，多条数据线沿第二方向延伸、沿第一方向排列，多个像素沿第一方向和第二方向呈阵列排布，其中，第一方向和第二方向相交；每个像素包括一个像素电路，像素电路包括：数据写入单元、电压补充单元、第一开关单元、第二开关单元、第三开关单元、液晶电容和存储电容；数据写入单元与第一开关单元的第一端、第二开关单元的第一端电连接；第一开关单元的第二端与液晶电容电连接，第一开关单元的控制端与第一控制信号端电连接；第二开关单元的第二端与存储电容的第一端电连接，第二开关单元的控制端与第一控制信号端电连接；第三开关单元的第一端与电压补充单元电连接，第三开关单元的第二端与液晶电容的第一端电连接，第三开关单元的控制端与第一控制信号端电连接；电压补充单元与存储电容的第一端电连接，且电压补充单元与第一参考电压信号端、第二参考电压信号端和第一电压信号端电连接；液晶电容的第二端与第一公共电压信号端电连接；存储电容的第二端与第二公共电压信号端电连接；动态显示阶段，第一开关单元和第二开关单元导通，第三开关单元关闭，数据写入单元将数据线上的数据电压信号传输至液晶电容和存储电容；静态显示阶段，第一开关单元和第二开关单元关闭，第三开关单元导通，通过第一参考电压信号端的第一参考电压信号、第二参考电压信号端的第二参考电压信号与存储电容的第一端的电位信号控制电压补充单元导通，第一电压信号端将第一电压信号通过电压补充单元传输至液晶电容。
基于同一发明构思，本发明还提供了一种显示装置，包括本发明提供的显示面板。
与现有技术相比，本发明提供的像素电路及其驱动方法、显示面板和显示装置，至少实现了如下的有益效果：
本发明提供的像素电路在动态显示阶段，通过第一控制信号端的信号控制第一开关单元和第二开关单元导通，第三开关单元关闭，数据写入单元将数据线上的数据电压信号传输至液晶电容和存储电容。显示面板基于液晶电容根据数据线上的数据电压信号产生相应的液晶偏转电场，同时，存储电容对数据线上的数据电压信号进行存储。电压补充单元与存储电容的第一端电连接，且电压补充单元与第一参考电压信号端、第二参考电压信号端和第一电压信号端电连接，液晶电容的第二端与第一公共电压信号端电连接，存储电容的第二端与第二公共电压信号端电连接。在静态显示阶段，通过第一控制信号端的信号控制第一开关单元和第二开关单元关闭，第三开关单元导通，通过第一参考电压信号端的第一参考电压信号、第二参考电压信号端的第二参考电压信号与存储电容的第一端的电位信号控制电压补充单元导通，第一电压信号端将第一电压信号通过电压补充单元传输至液晶电容，显示面板基于液晶电容根据第一电压信号端提供的第一电压信号产生相应的液晶偏转电场，此时，第一电压信号端提供的第一电压信号可对应各显示灰阶的数据电压信号，从而在静态显示阶段支持彩色画面的显示。且现有技术中通常设置存储电路对正常显示阶段的数据电压进行存储，并在静态显示阶段时直接提供给液晶电容，在静态显示阶段时存储电路会存在漏电的情况，随着时间的积累，存储电路提供的数据电压必然会偏离原有灰阶的数据电压的情况，影响显示面板在静态显示阶段时的显示效果。根据本实施例提供的像素电路，显示面板基于液晶电容根据第一电压信号端提供的第一电压信号产生相应的液晶偏转电场，而不是通过采用存储电路给液晶电容提供数据电压信号，从而不存在在静态显示阶段由于时间的积累导致的存储电路提供给液晶电容的数据电压信号偏离原有灰阶的数据电压的情况，有利于提高显示面板的显示效果。
当然，实施本发明的任一产品不必特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1是本发明提供的一种像素电路的电路示意图；
图2是本发明提供的另一种像素电路的电路示意图；
图3是本发明提供的另一种像素电路的电路示意图；
图4是本发明提供的另一种像素电路的电路示意图；
图5是本发明提供的一种比较器的电路示意图；
图6是本发明提供的另一种像素电路的电路示意图；
图7是本发明提供的另一种像素电路的电路示意图；
图8是本发明提供的另一种像素电路的电路示意图；
图9是本发明提供的另一种像素电路的电路示意图；
图10是本发明提供的另一种像素电路的电路示意图；
图11是本发明提供的另一种像素电路的电路示意图；
图12是本发明提供的像素电路的一种驱动时序图；
图13是本发明提供的像素电路的另一种驱动时序图；
图14为本发明提供的一种显示面板的平面结构示意图；
图15是本发明提供的一种显示装置的平面结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1是本发明提供的一种像素电路的电路示意图，参考图1，该像素电路包含两种工作阶段：动态显示阶段和静态显示阶段，该像素电路包括：数据写入单元10、电压补充单元20、第一开关单元31、第二开关单元32、第三开关单元33、液晶电容C1和存储电容C2。
其中，数据写入单元10与第一开关单元31的第一端、第二开关单元32的第一端电连接；
第一开关单元31的第二端与液晶电容C1电连接，第一开关单元31的控制端与第一控制信号端EN-P电连接；
第二开关单元32的第二端与存储电容C2的第一端电连接，第二开关单元32的控制端与第一控制信号端EN-P电连接；
第三开关单元33的第一端与电压补充单元20电连接，第三开关单元33的第二端与液晶电容C1的第一端电连接，第三开关单元33的控制端与第一控制信号端EN-P电连接；
电压补充单元20与存储电容C2的第一端电连接，且电压补充单元20与第一参考电压信号端Vr、第二参考电压信号端Vr’和第一电压信号端电连接V；
液晶电容C1的第二端与第一公共电压信号端Vcom1电连接；
存储电容C2的第二端与第二公共电压信号端Vcom2电连接。
动态显示阶段，第一开关单元31和第二开关单元32导通，第三开关单元33关闭，数据写入单元10将数据线D上的数据电压信号传输至液晶电容C1和存储电容C2；
静态显示阶段，第一开关单元31和第二开关单元32关闭，第三开关单元33导通，通过第一参考电压信号端Vr的第一参考电压信号、第二参考电压信号端Vr’的第二参考电压信号与存储电容C2的第一端的电位信号控制电压补充单元20导通，第一电压信号端Vr将第一电压信号通过电压补充单元20传输至液晶电容C1。
具体的，继续参考图1，本实施例提供的像素电路包括两种工作模式：动态显示模式和静态显示模式，其中，在动态显示模式，该像素电路用于显示动态画面，在静态显示模式，该像素电路用于显示静态画面。该像素电路包括：数据写入单元10、电压补充单元20、第一开关单元31、第二开关单元32、第三开关单元33、液晶电容C1和存储电容C2。
其中，数据写入单元10与第一开关单元31的第一端、第二开关单元42的第一端电连接；第一开关单元31的第二端与液晶电容C1电连接，第一开关单元31的控制端与第一控制信号端EN-P电连接；第二开关单元32的第二端与存储电容C2的第一端电连接，第二开关单元32的控制端与第一控制信号端EN-P电连接，第三开关单元33的第一端与电压补充单元20电连接，第三开关单元33的第二端与液晶电容C1的第一端电连接，第三开关单元33的控制端与第一控制信号端EN-P电连接。在动态显示阶段，通过第一控制信号端EN-P的信号控制第一开关单元31和第二开关单元32导通，第三开关单元33关闭，数据写入单元10将数据线D上的数据电压信号传输至液晶电容C1和存储电容C2。显示面板基于液晶电容C1根据数据线D上的数据电压信号产生相应的液晶偏转电场，同时，存储电容C2对数据线D上的数据电压信号进行存储。
电压补充单元20与存储电容C2的第一端电连接，且电压补充单元20与第一参考电压信号端Vr、第二参考电压信号端Vr’和第一电压信号端电V连接，液晶电容C1的第二端与第一公共电压信号端Vcom1电连接，存储电容C2的第二端与第二公共电压信号端Vcom2电连接。在静态显示阶段，通过第一控制信号端EN-P的信号控制第一开关单元31和第二开关单元32关闭，第三开关单元33导通，通过第一参考电压信号端Vr的第一参考电压信号、第二参考电压信号端Vr’的第二参考电压信号与存储电容C2的第一端的电位信号控制电压补充单元20导通，第一电压信号端Vr将第一电压信号通过电压补充单元20传输至液晶电容C1，显示面板基于液晶电容C1根据第一电压信号端Vr提供的第一电压信号产生相应的液晶偏转电场，此时，第一电压信号端Vr提供的第一电压信号可对应各显示灰阶的数据电压，从而在静态显示阶段支持彩色画面的显示。
且现有技术中通常设置存储电路对正常显示阶段的数据电压进行存储，并在静态显示阶段时直接提供给液晶电容，在静态显示阶段时存储电路会存在漏电的情况，随着时间的积累，存储电路提供的数据电压必然会偏离原有灰阶的数据电压的情况，影响显示面板在静态显示阶段时的显示效果。根据本实施例提供的像素电路，显示面板基于液晶电容C1根据第一电压信号端Vr提供的第一电压信号产生相应的液晶偏转电场，而不是通过采用存储电路给液晶电容提供数据电压信号，从而不存在在静态显示阶段由于时间的积累导致的存储电路提供给液晶电容C1的数据电压信号偏离原有灰阶的数据电压的情况，有利于提高显示面板的显示效果。
图2是本发明提供的另一种像素电路的电路示意图，参考图2，可选的，其中，电压补充单元20包括电连接的第一控制单元21和第二控制单元22；
第一控制单元21与第一参考电压信号端Vr、存储电容C2、第一电压信号端V电连接；
第二控制单元22与第二参考电压信号端Vr’、存储电容C2、第三开关单元33电连接；
静态显示阶段，通过第一参考电压信号端Vr的第一参考电压信号与存储电容C2的第一端的电位信号控制第一控制单元21导通，通过第二参考电压信号端Vr’的第二参考电压信号与存储电容C2的第一端的电位信号控制第二控制单元22导通，第一电压信号端V将第一电压信号通过第一控制单元21和第二控制单元22传输至液晶电容C1。
具体的，继续参考图2，本实施例提供的像素电路中电压补充单元20包括电连接的第一控制单元21和第二控制单元22，第一控制单元21与第一参考电压信号端Vr、存储电容C2电连接，第二控制单元22与第二参考电压信号端Vr’、存储电容C2电连接，在静态显示阶段，通过第一参考电压信号端Vr的第一参考电压信号与存储电容C2的第一端的电位信号控制第一控制单元21导通和关闭，通过第二参考电压信号端Vr’的第二参考电压信号与存储电容C2的第一端的电位信号控制第二控制单元22导通和关闭。且第一控制单元21与第一电压信号端V电连接，第二控制单元22与第三开关单元33电连接，当第一控制单元21和第二控制单元22均导通时，第一电压信号端V将第一电压信号通过第一控制单元21和第二控制单元22传输至第三开关单元33，当第三开关单元33导通时，第一电压信号端V传输至液晶电容C1。
图3是本发明提供的另一种像素电路的电路示意图，参考图3，可选的，其中，第一控制单元21包括第一比较器D1和第四开关单元211，第一比较器D1的第一输入端与存储电容C2电连接，第一比较器D1的第二输入端与第一参考电压信号端Vr电连接，第一比较器D1的输出端与第四开关单元211的控制端电连接，第四开关单元211的第一端与第一电压信号端V电连接；
第二控制单元22包括第二比较器D2和第五开关单元221，第二比较器D2的第一输入端与第二参考电压信号端Vr’电连接，第二比较器D2的第二输入端与存储电容C2电连接，第二比较器D2的输出端与第五开关单元221的控制端电连接，第五开关单元221的第一端与第四开关单元221的第二端电连接，第五开关单元221的第二端与第三开关单元33电连接；
第一比较器D1的第一输入端的电压大于第一比较器D1的第二输入端的电压时，第一比较器D1的输出端控制第四开关单元211导通；第一比较器D1的第一输入端的电压小于第一比较器D1的第二输入端的电压时，第一比较器D1的输出端控制第四开关单元211关闭；
第二比较器D2的第一输入端的电压大于第二比较器D2的第二输入端的电压时，第二比较器D2的输出端控制第五开关单元221导通；第二比较器D2的第一输入端的电压小于第二比较器D2的第二输入端的电压时，第二比较器D2的输出端控制第五开关单元221关闭。
具体的，继续参考图3，本实施例提供的像素电路中，第一控制单元21包括第一比较器D1和第四开关单元211，第一比较器D1的第一输入端与存储电容C2电连接，第一比较器D1的第二输入端与第一参考电压信号端Vr电连接，第一比较器D1的输出端与第四开关单元211的控制端电连接。当第一比较器D1的第一输入端的电压大于第一比较器D1的第二输入端的电压时，第一比较器D1的输出端控制第四开关单元211导通，第一比较器D1的第一输入端的电压小于第一比较器D1的第二输入端的电压时，第一比较器D1的输出端控制第四开关单元211关闭。从而在静态显示阶段，实现通过第一参考电压信号端Vr的第一参考电压信号与存储电容C2的第一端的电位信号控制第一控制单元21导通和关闭。
第二控制单元22包括第二比较器D2和第五开关单元221，第二比较器D2的第一输入端与第二参考电压信号端Vr’电连接，第二比较器D2的第二输入端与存储电容C2电连接，第二比较器D2的输出端与第五开关单元221的控制端电连接，第五开关单元221的第一端与第四开关单元221的第二端电连接，第五开关单元221的第二端与第三开关单元33电连接。当第二比较器D2的第一输入端的电压大于第二比较器D2的第二输入端的电压时，第二比较器D2的输出端控制第五开关单元221导通，当第二比较器D2的第一输入端的电压小于第二比较器D2的第二输入端的电压时，第二比较器D2的输出端控制第五开关单元221关闭。从而在静态显示阶段，实现通过第二参考电压信号端Vr’的第二参考电压信号与存储电容C2的第一端的电位信号控制第二控制单元22导通和关闭。
图4是本发明提供的另一种像素电路的电路示意图，参考图4，可选的，其中，第四开关单元211包括第一晶体管T1，第五开关单元221包括第二晶体管T2，第一晶体管T1和第二晶体管T2均为P型晶体管；
第一晶体管T1的栅极与第一比较器D1的输出端电连接，第一晶体管T1的第一极与第一电压信号端V电连接，第一晶体管T1的第二极与第二晶体管T2的第一极电连接，第二晶体管T2的栅极与第二比较器D2的输出端电连接，第二晶体管T2的第二极与第三开关单元33电连接；
第一比较器D1的第一输入端的电压大于第一比较器D1的第二输入端的电压时，第一比较器D1的输出端输出低电位信号；第一比较器D1的第一输入端的电压小于第一比较器D1的第二输入端的电压时，第一比较器D1的输出端输出高电位信号；
第二比较器D2的第一输入端的电压大于第二比较器D2的第二输入端的电压时，第二比较器D2的输出端输出低电位信号；第二比较器D2的第一输入端的电压小于第二比较器D2的第二输入端的电压时，第二比较器D2的输出端输出高电位信号。
具体的，继续参考图4，本实施例提供的像素电路中，第四开关单元211包括第一晶体管T1，第五开关单元221包括第二晶体管T2，其中，第一晶体管T1和第二晶体管T2均为P型晶体管。
第一晶体管T1的栅极与第一比较器D1的输出端电连接，第一比较器D1的第一输入端的电压大于第一比较器D1的第二输入端的电压时，第一比较器D1的输出端输出低电位信号，第一晶体管T1导通。第一比较器D1的第一输入端的电压小于第一比较器D1的第二输入端的电压时，第一比较器D1的输出端输出高电位信号，第一晶体管T1关闭。
第二晶体管T2的栅极与第二比较器D2的输出端电连接，第二比较器D2的第一输入端的电压大于第二比较器D2的第二输入端的电压时，第二比较器D2的输出端输出低电位信号，第二晶体管T2导通。第二比较器D2的第一输入端的电压小于第二比较器D2的第二输入端的电压时，第二比较器D2的输出端输出高电位信号，第二晶体管T2关闭。
第一晶体管T1的第一极与第一电压信号端V电连接，第一晶体管T1的第二极与第二晶体管T2的第一极电连接，第二晶体管T2的第二极与第三开关单元33电连接，当第一晶体管T1和第二晶体管T2均导通时，第一电压信号端V将第一电压信号传输至第三开关单元33，当第三开关单元33导通时，第一电压信号端V传输至液晶电容C1。当第一晶体管T1和第二晶体管T2中任意一个关闭、或两者均关闭时，第一电压信号端V的第一电压信号均不能传输至第三开关单元33。
需要说明的是，图4中示例性的示出了第一晶体管T1和第二晶体管T2为P型晶体管，图4示例性的示出了基于第一晶体管T1和第二晶体管T2为P型晶体管时的第一比较器单元和第二比较器单元的电路结构，一般P型晶体管在低电平信号的控制下导通，在高电平信号的控制下关闭。在一些可选实施例中，第一晶体管T1和第二晶体管T2也可以为N型晶体管，一般N型晶体管在高电平信号的控制下导通，在低电平信号的控制下关闭，此时第一比较器单元和第二比较器单元的电路结构也将发生相应变化，本发明在此不作赘述。
可选的，图5是本发明提供的一种比较器的电路示意图，参考图5，第一比较器D1和第二比较器D2的电路结构可参考图5，比较器包括第一开关K1、第二开关K2、第三开关K3和第四开关K4，第一开关K1的控制端与第一输入端电连接，第一开关K1的第一端与高电位信号电连接，第一开关K1的第二端与输出端电连接，第二开关K2的控制端与第二输入端电连接，第二开关K2的第一端与高电位信号电连接，第二开关K2的第二端与第三开关K3的第一端、第三开关K3的控制端、第四开关K4的控制端电连接，第三开关K3的第二端与低电位信号电连接，第四开关K4的第一端与输出端电连接，第四开关K4的第二端与低电位信号电连接。
比较器的第一输入端的电压大于比较器的第二输入端的电压时，第一开关K1关闭，第二开关K2、第三开关K3和第四开关K4导通，比较器的输出端输出低电位信号；比较器的第一输入端的电压小于比较器的第二输入端的电压时，第二开关K2、第三开关K3和第四开关K4关闭，第一开关K1导通，比较器的输出端输出高电位信号。
需要说明的是，图5示例性的示出了放大器的一种电路结构，在本发明其他实施例中，第一比较器D1和第二比较器D2还可以采用其他的电路结构，本发明不再一一赘述。
图6是本发明提供的另一种像素电路的电路示意图，参考图6，可选的，其中，第一开关单元31包括第三晶体管T3，第二开关单元32包括第四晶体管T4，第三开关单元22包括第五晶体管T5，第三晶体管T3与第四晶体管T4为N型晶体管，第五晶体管T5为P型晶体管。第三晶体管T3的栅极、第四晶体管T4的栅极以及第五晶体管T5的栅极均与第一控制信号端EN-P电连接，当第一控制信号端EN-P的信号为低电平信号时，第三晶体管T3和第四晶体管T4导通，第五晶体管T5关闭，当第一控制信号端EN-P的信号为高电平信号时，第三晶体管T3和第四晶体管T4关闭，第五晶体管T5导通。
需要说明的是，图6中示例性的示出了第三晶体管T3与第四晶体管T4为N型晶体管，第五晶体管T5为P型晶体管，在本发明其他实施例中，第三晶体管T3与第四晶体管T4为P型晶体管，第五晶体管T5为N型晶体管，此时，当第一控制信号端EN-P的信号为高电平信号时，第三晶体管T3和第四晶体管T4导通，第五晶体管T5关闭，当第一控制信号端EN-P的信号为低电平信号时，第三晶体管T3和第四晶体管T4关闭，第五晶体管T5导通。
图7是本发明提供的另一种像素电路的电路示意图，参考图7，可选的，其中，像素电路还包括第六开关单元34，第六开关单元34的控制端与第二控制信号端POS电连接，第六开关单元34的第一端与液晶电容C1的第一端电连接，第六开关单元34的第二端与存储电容C2的第一端电连接；
静态显示阶段包括交替进行的第一极性显示阶段和第二极性显示阶段；
第一极性显示阶段，第一电压信号端V传输至液晶电容C1的第一电压信号为正极性，第六开关单元34导通；
第二极性显示阶段，第一电压信号端V传输至液晶电容C1的第一电压信号为负极性，第六开关单元34关闭。
具体的，继续参考图7，本实施例提供的像素电路在静态显示阶段时，其包括交替进行的第一极性显示阶段和第二极性显示阶段，在第一极性显示阶段，第一电压信号端V传输至液晶电容C1的第一电压信号为正极性，在第二极性显示阶段，第一电压信号端V传输至液晶电容C1的第一电压信号为负极性，可实现液晶电容C1的两端电压差的极性反转，有效防止在静态显示阶段过程中出现液晶极化的问题。
像素电路还包括第六开关单元34，第六开关单元34的控制端与第二控制信号端POS电连接，第六开关单元34的第一端与液晶电容C1的第一端电连接，第六开关单元34的第二端与存储电容C2的第一端电连接，在第一极性显示阶段，第六开关单元34导通，通过第一电压信号端V给存储电容C2充电，有效避免静态显示长时间后存储电容C2出现漏电导致存储电容C2的第一端的电压偏离原有灰阶的数据电压，从而避免其对电压补充单元20的导通和关闭的判定造成影响。在第二极性显示阶段，第一电压信号端V传输至液晶电容C1的第一电压信号为负极性，第六开关单元34关闭，避免在第二极性显示阶段，第一电压信号端V传输至液晶电容C1的第一电压信号影响存储电容C2。
图8是本发明提供的另一种像素电路的电路示意图，参考图8，可选的，其中，第六开关单元34包括第六晶体管T6，第六晶体管T6的栅极与第二控制信号端POS电连接，第六晶体管T6的第一极与液晶电容C1的第一端电连接，第六晶体管T6的第二端极与存储电容C2的第一端电连接。
具体的，继续参考图8，第六开关单元34包括第六晶体管T6，第六晶体管T6的栅极与第二控制信号端POS电连接，第六晶体管T6的第一极与液晶电容C1的第一端电连接，第六晶体管T6的第二端极与存储电容C2的第一端电连接，通过第二控制信号端POS的信号控制第六晶体管T6的导通和关闭。
可选的，继续参考图8，第六晶体管T6为N型晶体管，第六晶体管T6在高电平信号的控制下导通，在低电平信号的控制下关闭。在本发明其他实施例中，第六晶体管T6还可以为P型晶体管，此时，第六晶体管T6在低电平信号的控制下导通，在高电平信号的控制下关闭。
图9是本发明提供的另一种像素电路的电路示意图，参考图9，可选的，其中，像素电路还包括第一存储单元40，第一存储单元40的第一端与液晶电容C1的第一端电连接，第一存储单元40的第二端与液晶电容C1的第二端电连接。
具体的，继续参考图9，本实施例提供的像素电路还包括第一存储单元40，第一存储单元40的两端分别与液晶电容C1的两端相连接，通过第一存储单元40的设置有效避免液晶电容C1出现漏电导致液晶电容C1的第一端的电压偏离原有灰阶的数据电压的问题，提高显示面板的显示效果。
图10是本发明提供的另一种像素电路的电路示意图，参考图10，可选的，其中，第一存储单元40包括第一电容C3，第一电容C3的第一端与液晶电容C1的第一端电连接，第一电容C3的第二端与液晶电容C1的第二端电连接。
具体的，继续参考图10，第一存储单元40包括第一电容C3，第一电容C3的两端分别与液晶电容C1的两端相连接，液晶电容C1在充电的过程中，第一电容C3也和液晶电容C1冲入相同的电位，第一电容C3用于稳定液晶电容C1的第一端的电压，从而通过第一电容C3的设置有效避免液晶电容C1出现漏电导致液晶电容C1的第一端的电压偏离原有灰阶的数据电压的问题。
图11是本发明提供的另一种像素电路的电路示意图，参考图11，可选的，其中，数据写入单元10包括第七晶体管T7，第七晶体管T7的栅极与扫描线G电连接，第七晶体管T7的第一极与数据线D电连接，第七晶体管T7的第二极与第一开关单元31、第二开关单元32电连接。
具体的，继续参考图11，本实施例提高的像素电路中，数据写入单元10包括第七晶体管T7，第七晶体管T7的栅极与扫描线G电连接，第七晶体管T7的第一极与数据线D电连接，第七晶体管T7的第二极与第一开关单元31、第二开关单元32电连接，通过扫描线G控制第七晶体管T7的导通和关闭，当第七晶体管T7导通时，数据线D上的数据电压信号传输至液晶电容C1和存储电容C2。
需要说明的是，图11中示例性的示出了第七晶体管T7为N型晶体管，当扫描线G提供高电平信号时，第七晶体管T7导通，当扫描线G提供高低平信号时，第七晶体管T7关闭。在本发明其他实施例中，第七晶体管T7还可以为P型晶体管，此时，第七晶体管T7在低电平信号的控制下导通，在高电平信号的控制下关闭。
图12是本发明提供的像素电路的一种驱动时序图，参考图1和图12，本实施例提供一种像素电路的驱动方法，其中，像素电路包括：数据写入单元10、电压补充单元20、第一开关单元31、第二开关单元32、第三开关单元33、液晶电容C1和存储电容C2。
其中，数据写入单元10与第一开关单元31的第一端、第二开关单元42的第一端电连接；
第一开关单元31的第二端与液晶电容C1电连接，第一开关单元31的控制端与第一控制信号端EN-P电连接；
第二开关单元32的第二端与存储电容C2的第一端电连接，第二开关单元32的控制端与第一控制信号端EN-P电连接；
第三开关单元33的第一端与电压补充单元20电连接，第三开关单元33的第二端与液晶电容C1的第一端电连接，第三开关单元33的控制端与第一控制信号端EN-P电连接；
电压补充单元20与存储电容C2的第一端电连接，且电压补充单元20与第一参考电压信号端Vr、第二参考电压信号端Vr’和第一电压信号端电连接V；
液晶电容C1的第二端与第一公共电压信号端Vcom1电连接；
存储电容C2的第二端与第二公共电压信号端Vcom2电连接。
驱动本实施例提供的像素电路的驱动方法包括：
动态显示阶段t1，第一开关单元31和第二开关单元32导通，第三开关单元33关闭，数据写入单元10将数据线D上的数据电压信号传输至液晶电容C1和存储电容C2；
静态显示阶段t2，第一开关单元31和第二开关单元32关闭，第三开关单元33导通，通过第一参考电压信号端Vr的第一参考电压信号、第二参考电压信号端Vr’的第二参考电压信号与存储电容C2的第一端的电位信号控制电压补充单元20导通，第一电压信号端Vr将第一电压信号通过电压补充单元20传输至液晶电容C1。
具体的，本实施例中的像素电路的驱动方法包括动态显示阶段t1和静态显示阶段t2；在动态显示阶段t1，通过第一控制信号端EN-P的信号控制第一开关单元31和第二开关单元32导通，第三开关单元33关闭，数据写入单元10将数据线D上的数据电压信号传输至液晶电容C1和存储电容C2。显示面板基于液晶电容C1根据数据线D上的数据电压信号产生相应的液晶偏转电场，同时，存储电容C2对数据线D上的数据电压信号进行存储。在静态显示阶段t2，通过第一控制信号端EN-P的信号控制第一开关单元31和第二开关单元32关闭，第三开关单元33导通，通过第一参考电压信号端Vr的第一参考电压信号、第二参考电压信号端Vr’的第二参考电压信号与存储电容C2的第一端的电位信号控制电压补充单元20导通，第一电压信号端Vr将第一电压信号通过电压补充单元20传输至液晶电容C1，显示面板基于液晶电容C1根据第一电压信号端Vr提供的第一电压信号产生相应的液晶偏转电场，此时，第一电压信号端Vr提供的第一电压信号可对应各显示灰阶的数据电压，从而在静态显示阶段支持彩色画面的显示。
且现有技术中通常设置存储电路对正常显示阶段的数据电压进行存储，并在静态显示阶段时直接提供给液晶电容，在静态显示阶段时存储电路会存在漏电的情况，随着时间的积累，存储电路提供的数据电压必然会偏离原有灰阶的数据电压的情况，影响显示面板在静态显示阶段时的显示效果。根据本实施例提供的像素电路，显示面板基于液晶电容C1根据第一电压信号端Vr提供的第一电压信号产生相应的液晶偏转电场，而不是通过采用存储电路给液晶电容提供数据电压信号，从而不存在在静态显示阶段由于时间的积累导致的存储电路提供给液晶电容C1的数据电压信号偏离原有灰阶的数据电压的情况，有利于提高显示面板的显示效果。
继续参考图1和图12，可选的，其中，静态显示阶段t2包括交替进行的第一极性显示阶段t21和第二极性显示阶段t22，一个第一极性显示阶段t21和一个第二极性显示阶段t22均包括至少一帧显示时段；
第一极性显示阶段t21，第一电压信号端V传输至存储电容C2的第一电压信号为正极性。
在第一极性显示阶段t21中的一帧显示时段，第一参考电压信号端Vr、第二参考电压信号端Vr’依次输入参考电压信号组中的各级参考电压信号，第一电压信号端V依次输入第一电压信号组中的各级第一电压信号，参考电压信号组包括依次增大的N+1级参考电压信号，即Vr1、Vr2、Vr3……VrN、Vr(N+1)，第一电压信号组包括依次增大的N级第一电压信号，即V1、V2、V3……VN。
当第一参考电压信号端Vr输入第n级参考电压信号Vrn时，第二参考电压信号端Vr’输入第n+1级参考电压信号Vr(n+1)，第一电压信号端V输入第n级第一电压信号Vn，第n级第一电压信号Vn的电压位于第n级参考电压信号Vrn的电压与第n+1级参考电压信号Vr(n+1)的电压之间，其中，1≤n≤N，n、N均为正整数。即Vr1＜V1＜Vr2＜V2＜Vr3……VrN＜VN＜Vr(N+1)。
第二极性显示阶段t22，第一电压信号端V传输至存储电容C2的第一电压信号为负极性。
在第二极性显示阶段t22中的一帧显示时段，第一参考电压信号端Vr、第二参考电压信号端Vr’依次输入参考电压信号组中的各级参考电压信号，第一电压信号端V依次输入第二电压信号组中的各级第一电压信号，参考电压信号组包括依次增大的N+1级参考电压信号，即Vr1、Vr2、Vr3……VrN、Vr(N+1)，第二电压信号组包括依次减小的N级第一电压信号，即V1’、V2’、V3’……VN’。
当第一参考电压信号端Vr输入第n级参考电压信号Vrn时，第二参考电压信号端Vr’输入第n+1级参考电压信号Vr(n+1)，第一电压信号端V输入第n级第一电压信号Vn’，第n级第一电压信号Vn’的电压的绝对值位于第n级参考电压信号Vrn的电压与第n+1级参考电压信号Vr(n+1)的电压之间，其中，1≤n≤N，n、N均为正整数。
第一电压信号组中的第n级第一电压信号Vn的电压与第二电压信号组中的第n级第一电压信号Vn’的电压的绝对值相同。从而，Vr1＜|V1’|＜Vr2＜|V2’|＜Vr3……VrN＜|VN’|＜Vr(N+1)。
当第一灰阶信号的电压大于第m级参考电压信号Vrm、且小于第m+1级参考电压信号Vr(m+1)时，第m级第一电压信号Vm通过电压补充单元20传输至液晶电容C1，第一灰阶信号的电压为与静态显示阶段t2相连接的前一动态显示阶段t1中最后一帧显示时段中存储电容C2的第一端的电压，其中，1≤m≤N，m为正整数。
即在动态显示阶段t1转化为静态显示阶段t2时，动态显示阶段t1中最后一帧显示时段中存储电容C2的第一端的电压传输至电压补充单元20，且通过其与第一参考电压信号端Vr、第二参考电压信号端Vr’的信号控制电压补充单元20的导通和关闭。示例性的，当动态显示阶段t1中最后一帧显示时段中存储电容C2的第一端的电压大于第m级参考电压信号Vrm、且小于第m+1级参考电压信号Vr(m+1)时，电压补充单元20导通，此时，第m级第一电压信号Vm通过电压补充单元20传输至液晶电容C1，从而此时，第一电压信号端Vr提供的第一电压信号Vm可对应在动态显示阶段t1转化为静态显示阶段t2时，动态显示阶段t1中最后一帧显示时段中液晶电容C1的电压信号，从而实现在静态显示阶段t2支持彩色画面的显示。
继续参考图2和图12，可选的，其中，电压补充单元20包括电连接的第一控制单元21和第二控制单元22；
第一控制单元21与第一参考电压信号端Vr、存储电容C2、第一电压信号端V电连接；
第二控制单元22与第二参考电压信号端Vr’、存储电容C2、第三开关单元33电连接。
静态显示阶段t2，通过第一参考电压信号端Vr的第一参考电压信号与存储电容C2的第一端的电位信号控制第一控制单元21导通，通过第二参考电压信号端Vr’的第二参考电压信号与存储电容C2的第一端的电位信号控制第二控制单元22导通，第一电压信号端V将第一电压信号通过第一控制单元21和第二控制单元22传输至液晶电容C1。
具体的，像素电路中电压补充单元20包括电连接的第一控制单元21和第二控制单元22，第一控制单元21与第一参考电压信号端Vr、存储电容C2电连接，第二控制单元22与第二参考电压信号端Vr’、存储电容C2电连接。在静态显示阶段t2，通过第一参考电压信号端Vr的第一参考电压信号与存储电容C2的第一端的电位信号控制第一控制单元21导通和关闭，通过第二参考电压信号端Vr’的第二参考电压信号与存储电容C2的第一端的电位信号控制第二控制单元22导通和关闭。且第一控制单元21与第一电压信号端V电连接，第二控制单元22与第三开关单元33电连接，当第一控制单元21和第二控制单元22均导通时，第一电压信号端V将第一电压信号通过第一控制单元21和第二控制单元22传输至第三开关单元33，当第三开关单元33导通时，第一电压信号端V传输至液晶电容C1
继续参考图3和图12，可选的，其中，第一控制单元21包括第一比较器D1和第四开关单元211，第一比较器D1的第一输入端与存储电容C2电连接，第一比较器D1的第二输入端与第一参考电压信号端Vr电连接，第一比较器D1的输出端与第四开关单元211的控制端电连接，第四开关单元211的第一端与第一电压信号端V电连接；
第二控制单元22包括第二比较器D2和第五开关单元221，第二比较器D2的第一输入端与第二参考电压信号端Vr’电连接，第二比较器D2的第二输入端与存储电容C2电连接，第二比较器D2的输出端与第五开关单元221的控制端电连接，第五开关单元221的第一端与第四开关单元221的第二端电连接，第五开关单元221的第二端与第三开关单元33电连接；
第一比较器D1的第一输入端的电压大于第一比较器D1的第二输入端的电压时，第一比较器D1的输出端控制第四开关单元211导通；第一比较器D1的第一输入端的电压小于第一比较器D1的第二输入端的电压时，第一比较器D1的输出端控制第四开关单元211关闭；
第二比较器D2的第一输入端的电压大于第二比较器D2的第二输入端的电压时，第二比较器D2的输出端控制第五开关单元221导通；第二比较器D2的第一输入端的电压小于第二比较器D2的第二输入端的电压时，第二比较器D2的输出端控制第五开关单元221关闭。
具体的，像素电路中，第一控制单元21包括第一比较器D1和第四开关单元211，第一比较器D1的第一输入端与存储电容C2电连接，第一比较器D1的第二输入端与第一参考电压信号端Vr电连接，第一比较器D1的输出端与第四开关单元211的控制端电连接。当第一比较器D1的第一输入端的电压大于第一比较器D1的第二输入端的电压时，第一比较器D1的输出端控制第四开关单元211导通，第一比较器D1的第一输入端的电压小于第一比较器D1的第二输入端的电压时，第一比较器D1的输出端控制第四开关单元211关闭。从而在静态显示阶段，实现通过第一参考电压信号端Vr的第一参考电压信号与存储电容C2的第一端的电位信号控制第一控制单元21导通和关闭。
第二控制单元22包括第二比较器D2和第五开关单元221，第二比较器D2的第一输入端与第二参考电压信号端Vr’电连接，第二比较器D2的第二输入端与存储电容C2电连接，第二比较器D2的输出端与第五开关单元221的控制端电连接，第五开关单元221的第一端与第四开关单元221的第二端电连接，第五开关单元221的第二端与第三开关单元33电连接。当第二比较器D2的第一输入端的电压大于第二比较器D2的第二输入端的电压时，第二比较器D2的输出端控制第五开关单元221导通，当第二比较器D2的第一输入端的电压小于第二比较器D2的第二输入端的电压时，第二比较器D2的输出端控制第五开关单元221关闭。从而在静态显示阶段，实现通过第二参考电压信号端Vr’的第二参考电压信号与存储电容C2的第一端的电位信号控制第二控制单元22导通和关闭。
继续参考图4和图12，可选的，其中，第四开关单元211包括第一晶体管T1，第五开关单元221包括第二晶体管T2，第一晶体管T1和第二晶体管T2均为P型晶体管；
第一晶体管T1的栅极与第一比较器D1的输出端电连接，第一晶体管T1的第一极与第一电压信号端V电连接，第一晶体管T1的第二极与第二晶体管T2的第一极电连接，第二晶体管T2的栅极与第二比较器D2的输出端电连接，第二晶体管T2的第二极与第三开关单元33电连接；
第一比较器D1的第一输入端的电压大于第一比较器D1的第二输入端的电压时，第一比较器D1的输出端输出低电位信号；第一比较器D1的第一输入端的电压小于第一比较器D1的第二输入端的电压时，第一比较器D1的输出端输出高电位信号；
第二比较器D2的第一输入端的电压大于第二比较器D2的第二输入端的电压时，第二比较器D2的输出端输出低电位信号；第二比较器D2的第一输入端的电压小于第二比较器D2的第二输入端的电压时，第二比较器D2的输出端输出高电位信号。
具体的，像素电路中，第四开关单元211包括第一晶体管T1，第五开关单元221包括第二晶体管T2，其中，第一晶体管T1和第二晶体管T2均为P型晶体管。
第一晶体管T1的栅极与第一比较器D1的输出端电连接，第一比较器D1的第一输入端的电压大于第一比较器D1的第二输入端的电压时，第一比较器D1的输出端输出低电位信号，第一晶体管T1导通。第一比较器D1的第一输入端的电压小于第一比较器D1的第二输入端的电压时，第一比较器D1的输出端输出高电位信号，第一晶体管T1关闭。
第二晶体管T2的栅极与第二比较器D2的输出端电连接，第二比较器D2的第一输入端的电压大于第二比较器D2的第二输入端的电压时，第二比较器D2的输出端输出低电位信号，第二晶体管T2导通。第二比较器D2的第一输入端的电压小于第二比较器D2的第二输入端的电压时，第二比较器D2的输出端输出高电位信号，第二晶体管T2关闭。
第一晶体管T1的第一极与第一电压信号端V电连接，第一晶体管T1的第二极与第二晶体管T2的第一极电连接，第二晶体管T2的第二极与第三开关单元33电连接，当第一晶体管T1和第二晶体管T2均导通时，第一电压信号端V将第一电压信号传输至第三开关单元33，当第三开关单元33导通时，第一电压信号端V传输至液晶电容C1。当第一晶体管T1和第二晶体管T2中任意一个关闭、或两者均关闭时，第一电压信号端V的第一电压信号均不能传输至第三开关单元33。
图13是本发明提供的像素电路的另一种驱动时序图，参考图7和图13，可选的，其中，像素电路还包括第六开关单元34，第六开关单元34的控制端与第二控制信号端POS电连接，第六开关单元34的第一端与液晶电容C1的第一端电连接，第六开关单元34的第二端与存储电容C2的第一端电连接；
第一极性显示阶段t21，第六开关单元34导通；
第二极性显示阶段t22，第六开关单元34关闭。
具体的，继续参考图7和图13，像素电路在静态显示阶段t2时，其包括交替进行的第一极性显示阶段t21和第二极性显示阶段t22，在第一极性显示阶段t21，第一电压信号端V传输至液晶电容C1的第一电压信号为正极性，在第二极性显示阶段t22，第一电压信号端V传输至液晶电容C1的第一电压信号为负极性，可实现液晶电容C1的两端电压差的极性反转，有效防止在静态显示阶段过程中出现液晶极化的问题。
像素电路还包括第六开关单元34，第六开关单元34的控制端与第二控制信号端POS电连接，第六开关单元34的第一端与液晶电容C1的第一端电连接，第六开关单元34的第二端与存储电容C2的第一端电连接。在第一极性显示阶段t21，第六开关单元34导通，通过第一电压信号端V给存储电容C2充电，有效避免静态显示长时间后存储电容C2出现漏电导致存储电容C2的第一端的电压偏离原有灰阶的数据电压，从而避免其对电压补充单元20的导通和关闭的判定造成影响。在第二极性显示阶段t22，第一电压信号端V传输至液晶电容C1的第一电压信号为负极性，第六开关单元34关闭，避免在第二极性显示阶段，第一电压信号端V传输至液晶电容C1的第一电压信号影响存储电容C2。
图14为本发明提供的一种显示面板的平面结构示意图，参考图14，本实施例提供一种显示面板，包括：多条扫描线G、多条数据线D和多个像素P，多条扫描线G沿第一方向X延伸、沿第二方向Y排列，多条数据线D沿第二方向Y延伸、沿第一方向X排列，多个像素P沿所述第一方向X和第二方向Y呈阵列排布，其中，第一方向X和第二方向Y相交。
每个像素P包括一个像素电路(图14中未示出)。参考图1，像素电路包括：数据写入单元10、电压补充单元20、第一开关单元31、第二开关单元32、第三开关单元33、液晶电容C1和存储电容C2。
其中，数据写入单元10与第一开关单元31的第一端、第二开关单元42的第一端电连接；
第一开关单元31的第二端与液晶电容C1电连接，第一开关单元31的控制端与第一控制信号端EN-P电连接；
第二开关单元32的第二端与存储电容C2的第一端电连接，第二开关单元32的控制端与第一控制信号端EN-P电连接；
第三开关单元33的第一端与电压补充单元20电连接，第三开关单元33的第二端与液晶电容C1的第一端电连接，第三开关单元33的控制端与第一控制信号端EN-P电连接；
电压补充单元20与存储电容C2的第一端电连接，且电压补充单元20与第一参考电压信号端Vr、第二参考电压信号端Vr’和第一电压信号端电连接V；
液晶电容C1的第二端与第一公共电压信号端Vcom1电连接；
存储电容C2的第二端与第二公共电压信号端Vcom2电连接。
动态显示阶段，第一开关单元31和第二开关单元32导通，第三开关单元33关闭，数据写入单元10将数据线D上的数据电压信号传输至液晶电容C1和存储电容C2；
静态显示阶段，第一开关单元31和第二开关单元32关闭，第三开关单元33导通，通过第一参考电压信号端Vr的第一参考电压信号、第二参考电压信号端Vr’的第二参考电压信号与存储电容C2的第一端的电位信号控制电压补充单元20导通，第一电压信号端Vr将第一电压信号通过电压补充单元20传输至液晶电容C1。
具体的，继续参考图1和图14，本实施例提供的显示面板包括：多条扫描线G、多条数据线D和多个像素P，多条扫描线G沿第一方向X延伸、沿第二方向Y排列，多条数据线D沿第二方向Y延伸、沿第一方向X排列，多个像素P沿所述第一方向X和第二方向Y呈阵列排布，其中，第一方向X和第二方向Y相交。可选的，第一方向X和第二方向Y相垂直。
每个像素P包括一个像素电路，像素电路中，数据写入单元10的控制端与一条扫描线G电连接，数据写入单元10的第一端与一条数据线D电连接，数据写入单元10的第二端与第一开关单元31的第一端、第二开关单元42的第一端电连接，通过扫描线G控制数据写入单元10的导通和关闭，当数据写入单元10导通时，数据线D上的数据电压信号传输至第一开关单元31的第一端和第二开关单元42的第一端。
像素电路中，第一开关单元31的第二端与液晶电容C1电连接，第一开关单元31的控制端与第一控制信号端EN-P电连接；第二开关单元32的第二端与存储电容C2的第一端电连接，第二开关单元32的控制端与第一控制信号端EN-P电连接，第三开关单元33的第一端与电压补充单元20电连接，第三开关单元33的第二端与液晶电容C1的第一端电连接，第三开关单元33的控制端与第一控制信号端EN-P电连接。在动态显示阶段，通过第一控制信号端EN-P的信号控制第一开关单元31和第二开关单元32导通，第三开关单元33关闭，数据写入单元10将数据线D上的数据电压信号传输至液晶电容C1和存储电容C2。显示面板基于液晶电容C1根据数据线D上的数据电压信号产生相应的液晶偏转电场，实现显示面板的动态显示，同时，存储电容C2对数据线D上的数据电压信号进行存储。
电压补充单元20与存储电容C2的第一端电连接，且电压补充单元20与第一参考电压信号端Vr、第二参考电压信号端Vr’和第一电压信号端电V连接，液晶电容C1的第二端与第一公共电压信号端Vcom1电连接，存储电容C2的第二端与第二公共电压信号端Vcom2电连接。在静态显示阶段，通过第一控制信号端EN-P的信号控制第一开关单元31和第二开关单元32关闭，第三开关单元33导通，通过第一参考电压信号端Vr的第一参考电压信号、第二参考电压信号端Vr’的第二参考电压信号与存储电容C2的第一端的电位信号控制电压补充单元20导通，第一电压信号端Vr将第一电压信号通过电压补充单元20传输至液晶电容C1，显示面板基于液晶电容C1根据第一电压信号端Vr提供的第一电压信号产生相应的液晶偏转电场，此时，第一电压信号端Vr提供的第一电压信号可对应各显示灰阶的数据电压信号，从而在静态显示阶段支持彩色画面的显示。
且现有技术中通常设置存储电路对正常显示阶段的数据电压进行存储，并在静态显示阶段时直接提供给液晶电容，在静态显示阶段时存储电路会存在漏电的情况，随着时间的积累，存储电路提供的数据电压必然会偏离原有灰阶的数据电压的情况，影响显示面板在静态显示阶段时的显示效果。根据本实施例提供的像素电路，显示面板基于液晶电容C1根据第一电压信号端Vr提供的第一电压信号产生相应的液晶偏转电场，而不是通过采用存储电路给液晶电容提供数据电压信号，从而不存在在静态显示阶段由于时间的积累导致的存储电路提供给液晶电容C1的数据电压信号偏离原有灰阶的数据电压的情况，有利于提高显示面板的显示效果。
继续参考图1和图14，可选的，其中，显示面板为反射型显示面板。在动态显示阶段，显示面板可以以背光源的光作为显示面板的光源，在静态显示阶段，显示面板可以以外部环境光作为显示面板的光源。
本实施例提供一种显示装置，包括如上所述的显示面板。
请参考图15，图15是本发明提供的一种显示装置的平面结构示意图。图15提供的显示装置1000包括显示面板000，其中，显示面板为本发明上述任一实施例提供的显示面板000。图15实施例仅以手机为例，对显示装置1000进行说明，可以理解的是，本发明实施例提供的显示装置，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置，本发明对此不作具体限制。本发明实施例提供的显示装置，具有本发明实施例提供的显示面板的有益效果，具体可以参考上述各实施例对于显示模面板的具体说明，本实施例在此不再赘述。
通过上述实施例可知，本发明提供的像素电路及其驱动方法、显示面板和显示装置，至少实现了如下的有益效果：
本发明提供的像素电路在动态显示阶段，通过第一控制信号端的信号控制第一开关单元和第二开关单元导通，第三开关单元关闭，数据写入单元将数据线上的数据电压信号传输至液晶电容和存储电容。显示面板基于液晶电容根据数据线上的数据电压信号产生相应的液晶偏转电场，同时，存储电容对数据线上的数据电压信号进行存储。电压补充单元与存储电容的第一端电连接，且电压补充单元与第一参考电压信号端、第二参考电压信号端和第一电压信号端电连接，液晶电容的第二端与第一公共电压信号端电连接，存储电容的第二端与第二公共电压信号端电连接。在静态显示阶段，通过第一控制信号端的信号控制第一开关单元和第二开关单元关闭，第三开关单元导通，通过第一参考电压信号端的第一参考电压信号、第二参考电压信号端的第二参考电压信号与存储电容的第一端的电位信号控制电压补充单元导通，第一电压信号端将第一电压信号通过电压补充单元传输至液晶电容，显示面板基于液晶电容根据第一电压信号端提供的第一电压信号产生相应的液晶偏转电场，此时，第一电压信号端提供的第一电压信号可对应各显示灰阶的数据电压信号，从而在静态显示阶段支持彩色画面的显示。且现有技术中通常设置存储电路对正常显示阶段的数据电压进行存储，并在静态显示阶段时直接提供给液晶电容，在静态显示阶段时存储电路会存在漏电的情况，随着时间的积累，存储电路提供的数据电压必然会偏离原有灰阶的数据电压的情况，影响显示面板在静态显示阶段时的显示效果。根据本实施例提供的像素电路，显示面板基于液晶电容根据第一电压信号端提供的第一电压信号产生相应的液晶偏转电场，而不是通过采用存储电路给液晶电容提供数据电压信号，从而不存在在静态显示阶段由于时间的积累导致的存储电路提供给液晶电容的数据电压信号偏离原有灰阶的数据电压的情况，有利于提高显示面板的显示效果。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (19)

1.一种像素电路，其特征在于，包括：数据写入单元、电压补充单元、第一开关单元、第二开关单元、第三开关单元、液晶电容和存储电容；
所述数据写入单元与所述第一开关单元的第一端、所述第二开关单元的第一端电连接；
所述第一开关单元的第二端与所述液晶电容电连接，所述第一开关单元的控制端与第一控制信号端电连接；
所述第二开关单元的第二端与所述存储电容的第一端电连接，所述第二开关单元的控制端与所述第一控制信号端电连接；
所述第三开关单元的第一端与所述电压补充单元电连接，所述第三开关单元的第二端与所述液晶电容的第一端电连接，所述第三开关单元的控制端与所述第一控制信号端电连接；
所述电压补充单元与所述存储电容的第一端电连接，且所述电压补充单元与第一参考电压信号端、第二参考电压信号端和第一电压信号端电连接；
所述液晶电容的第二端与第一公共电压信号端电连接；
所述存储电容的第二端与第二公共电压信号端电连接；
动态显示阶段，所述第一开关单元和所述第二开关单元导通，所述第三开关单元关闭，所述数据写入单元将数据线上的数据电压信号传输至所述液晶电容和所述存储电容；
静态显示阶段，所述第一开关单元和所述第二开关单元关闭，所述第三开关单元导通，通过所述第一参考电压信号端的第一参考电压信号、所述第二参考电压信号端的第二参考电压信号与所述存储电容的第一端的电位信号控制所述电压补充单元导通，所述第一电压信号端将第一电压信号通过所述电压补充单元传输至所述液晶电容。
2.根据权利要求1所述的像素电路，其特征在于，
所述电压补充单元包括电连接的第一控制单元和第二控制单元；
所述第一控制单元与所述第一参考电压信号端、所述存储电容、所述第一电压信号端电连接；
所述第二控制单元与所述第二参考电压信号端、所述存储电容、所述第三开关单元电连接；
所述静态显示阶段，通过所述第一参考电压信号端的第一参考电压信号与所述存储电容的第一端的电位信号控制所述第一控制单元导通，通过所述第二参考电压信号端的第二参考电压信号与所述存储电容的第一端的电位信号控制所述第二控制单元导通，所述第一电压信号端将第一电压信号通过所述第一控制单元和所述第二控制单元传输至所述液晶电容。
3.根据权利要求2所述的像素电路，其特征在于，
所述第一控制单元包括第一比较器和第四开关单元，所述第一比较器的第一输入端与所述存储电容电连接，所述第一比较器的第二输入端与所述第一参考电压信号端电连接，所述第一比较器的输出端与所述第四开关单元的控制端电连接，所述第四开关单元的第一端与所述第一电压信号端电连接；
所述第二控制单元包括第二比较器和第五开关单元，所述第二比较器的第一输入端与所述第二参考电压信号端电连接，所述第二比较器的第二输入端与所述存储电容电连接，所述第二比较器的输出端与所述第五开关单元的控制端电连接，所述第五开关单元的第一端与所述第四开关单元的第二端电连接，所述第五开关单元的第二端与所述第三开关单元电连接；
所述第一比较器的第一输入端的电压大于所述第一比较器的第二输入端的电压时，所述第一比较器的输出端控制所述第四开关单元导通；所述第一比较器的第一输入端的电压小于所述第一比较器的第二输入端的电压时，所述第一比较器的输出端控制所述第四开关单元关闭；
所述第二比较器的第一输入端的电压大于所述第二比较器的第二输入端的电压时，所述第二比较器的输出端控制所述第五开关单元导通；所述第二比较器的第一输入端的电压小于所述第二比较器的第二输入端的电压时，所述第二比较器的输出端控制所述第五开关单元关闭。
4.根据权利要求3所述的像素电路，其特征在于，
所述第四开关单元包括第一晶体管，所述第五开关单元包括第二晶体管，所述第一晶体管和所述第二晶体管均为P型晶体管；
所述第一晶体管的栅极与所述第一比较器的输出端电连接，所述第一晶体管的第一极与所述第一电压信号端电连接，所述第一晶体管的第二极与所述第二晶体管的第一极电连接，所述第二晶体管的栅极与所述第二比较器的输出端电连接，所述第二晶体管的第二极与所述第三开关单元电连接；
所述第一比较器的第一输入端的电压大于所述第一比较器的第二输入端的电压时，所述第一比较器的输出端输出低电位信号；所述第一比较器的第一输入端的电压小于所述第一比较器的第二输入端的电压时，所述第一比较器的输出端输出高电位信号；
所述第二比较器的第一输入端的电压大于所述第二比较器的第二输入端的电压时，所述第二比较器的输出端输出低电位信号；所述第二比较器的第一输入端的电压小于所述第二比较器的第二输入端的电压时，所述第二比较器的输出端输出高电位信号。
5.根据权利要求1所述的像素电路，其特征在于，
所述第一开关单元包括第三晶体管，所述第二开关单元包括第四晶体管，所述第三开关单元包括第五晶体管；
所述第三晶体管与所述第四晶体管为N型晶体管，所述第五晶体管为P型晶体管，或所述第三晶体管与所述第四晶体管为P型晶体管，所述第五晶体管为N型晶体管。
6.根据权利要求1所述的像素电路，其特征在于，
所述像素电路还包括第六开关单元，所述第六开关单元的控制端与第二控制信号端电连接，所述第六开关单元的第一端与所述液晶电容的第一端电连接，所述第六开关单元的第二端与存储电容的第一端电连接；
所述静态显示阶段包括交替进行的第一极性显示阶段和第二极性显示阶段；
所述第一极性显示阶段，所述第一电压信号端传输至所述液晶电容的第一电压信号为正极性，所述第六开关单元导通；
所述第二极性显示阶段，所述第一电压信号端传输至所述液晶电容的第一电压信号为负极性，所述第六开关单元关闭。
7.根据权利要求6所述的像素电路，其特征在于，
所述第六开关单元包括第六晶体管，所述第六晶体管的栅极与所述第二控制信号端电连接，所述第六晶体管的第一极与所述液晶电容的第一端电连接，所述第六晶体管的第二端极与存储电容的第一端电连接。
8.根据权利要求1所述的像素电路，其特征在于，
所述像素电路还包括第一存储单元，所述第一存储单元的第一端与所述液晶电容的第一端电连接，所述第一存储单元的第二端与所述液晶电容的第二端电连接。
9.根据权利要求8所述的像素电路，其特征在于，
所述第一存储单元包括第一电容，所述第一电容的第一端与所述液晶电容的第一端电连接，所述第一电容的第二端与所述液晶电容的第二端电连接。
10.根据权利要求1所述的像素电路，其特征在于，
所述数据写入单元包括第七晶体管，所述第七晶体管的栅极与扫描线电连接，所述第七晶体管的第一极与数据线电连接，所述第七晶体管的第二极与所述第一开关单元、所述第二开关单元电连接。
11.一种像素电路的驱动方法，其特征在于，
所述像素电路包括：数据写入单元、电压补充单元、第一开关单元、第二开关单元、第三开关单元、液晶电容和存储电容；
所述数据写入单元与所述第一开关单元的第一端、所述第二开关单元的第一端电连接；
所述第一开关单元的第二端与所述液晶电容电连接，所述第一开关单元的控制端与第一控制信号端电连接；
所述第二开关单元的第二端与所述存储电容的第一端电连接，所述第二开关单元的控制端与所述第一控制信号端电连接；
所述第三开关单元的第一端与所述电压补充单元电连接，所述第三开关单元的第二端与所述液晶电容的第一端电连接，所述第三开关单元的控制端与所述第一控制信号端电连接；
所述电压补充单元与所述存储电容的第一端电连接，且所述电压补充单元与第一参考电压信号端、第二参考电压信号端和第一电压信号端电连接；
所述液晶电容的第二端与第一公共电压信号端电连接；
所述存储电容的第二端与第二公共电压信号端电连接；
驱动所述像素电路的驱动方法包括：
动态显示阶段，所述第一开关单元和所述第二开关单元导通，所述第三开关单元关闭，所述数据写入单元将数据线上的数据电压信号传输至所述液晶电容和所述存储电容；
静态显示阶段，所述第一开关单元和所述第二开关单元关闭，所述第三开关单元导通，通过所述第一参考电压信号端的第一参考电压信号、所述第二参考电压信号端的第二参考电压信号与所述存储电容的第一端的电位信号控制所述电压补充单元导通，所述第一电压信号端将第一电压信号通过所述电压补充单元传输至所述液晶电容。
12.根据权利要求11所述的像素电路的驱动方法，其特征在于，
所述静态显示阶段包括交替进行的第一极性显示阶段和第二极性显示阶段，一个所述第一极性显示阶段和一个所述第二极性显示阶段均包括至少一帧显示时段；
所述第一极性显示阶段，所述第一电压信号端传输至所述存储电容的第一电压信号为正极性；
所述第二极性显示阶段，所述第一电压信号端传输至所述存储电容的第一电压信号为负极性；
在所述第一极性显示阶段中的一帧显示时段，所述第一参考电压信号端、第二参考电压信号端依次输入参考电压信号组中的各级参考电压信号，所述第一电压信号端依次输入第一电压信号组中的各级第一电压信号，所述参考电压信号组包括依次增大的N+1级参考电压信号，所述第一电压信号组包括依次增大的N级第一电压信号；
当所述第一参考电压信号端输入第n级参考电压信号时，所述第二参考电压信号端输入第n+1级参考电压信号，所述第一电压信号端输入第n级第一电压信号，第n级第一电压信号的电压位于第n级参考电压信号的电压与第n+1级参考电压信号的电压之间，其中，1≤n≤N，n、N均为正整数；
在所述第二极性显示阶段中的一帧显示时段，所述第一参考电压信号端、第二参考电压信号端依次输入参考电压信号组中的各级参考电压信号，所述第一电压信号端依次输入第二电压信号组中的各级第一电压信号，所述参考电压信号组包括依次增大的N+1级参考电压信号，所述第二电压信号组包括依次减小的N级第一电压信号；
当所述第一参考电压信号端输入第n级参考电压信号时，所述第二参考电压信号端输入第n+1级参考电压信号，所述第一电压信号端输入第N级第一电压信号，第n级第一电压信号的电压的绝对值位于第n级参考电压信号的电压与第n+1级参考电压信号的电压之间，其中，1≤n≤N，n、N均为正整数；
所述第一电压信号组中的第n级第一电压信号的电压与所述第二电压信号组中的第n级第一电压信号的电压的绝对值相同；
当第一灰阶信号的电压大于第m级参考电压信号、且小于第m+1级参考电压信号时，第m级第一电压信号通过所述电压补充单元传输至所述液晶电容，所述第一灰阶信号的电压为与所述静态显示阶段相连接的前一所述动态显示阶段中最后一帧显示时段中所述存储电容的第一端的电压，其中，1≤m≤N，m为正整数。
13.根据权利要求12所述的像素电路的驱动方法，其特征在于，
所述电压补充单元包括电连接的第一控制单元和第二控制单元；
所述第一控制单元与所述第一参考电压信号端、所述存储电容、所述第一电压信号端电连接；
所述第二控制单元与所述第二参考电压信号端、所述存储电容、所述第三开关单元电连接；
所述静态显示阶段，通过所述第一参考电压信号端的第一参考电压信号与所述存储电容的第一端的电位信号控制所述第一控制单元导通，通过所述第二参考电压信号端的第二参考电压信号与所述存储电容的第一端的电位信号控制所述第二控制单元导通，所述第一电压信号端将第一电压信号通过所述第一控制单元和所述第二控制单元传输至所述液晶电容。
14.根据权利要求13所述的像素电路的驱动方法，其特征在于，
所述第一控制单元包括第一比较器和第四开关单元，所述第一比较器的第一输入端与所述存储电容电连接，所述第一比较器的第二输入端与所述第一参考电压信号端电连接，所述第一比较器的输出端与所述第四开关单元的控制端电连接，所述第四开关单元的第一端与所述第一电压信号端电连接；
所述第二控制单元包括第二比较器和第五开关单元，所述第二比较器的第一输入端与所述第二参考电压信号端电连接，所述第二比较器的第二输入端与所述存储电容电连接，所述第二比较器的输出端与所述第五开关单元的控制端电连接，所述第五开关单元的第一端与所述第四开关单元的第二端电连接，所述第五开关单元的第二端与所述第三开关单元电连接；
所述第一比较器的第一输入端的电压大于所述第一比较器的第二输入端的电压时，所述第一比较器的输出端控制所述第四开关单元导通；所述第一比较器的第一输入端的电压小于所述第一比较器的第二输入端的电压时，所述第一比较器的输出端控制所述第四开关单元关闭；
所述第二比较器的第一输入端的电压大于所述第二比较器的第二输入端的电压时，所述第二比较器的输出端控制所述第五开关单元导通；所述第二比较器的第一输入端的电压小于所述第二比较器的第二输入端的电压时，所述第二比较器的输出端控制所述第五开关单元关闭。
15.根据权利要求14所述的像素电路的驱动方法，其特征在于，
所述第四开关单元包括第一晶体管，所述第五开关单元包括第二晶体管，所述第一晶体管和所述第二晶体管均为P型晶体管；
所述第一晶体管的栅极与所述第一比较器的输出端电连接，所述第一晶体管的第一极与所述第一电压信号端电连接，所述第一晶体管的第二极与所述第二晶体管的第一极电连接，所述第二晶体管的栅极与所述第二比较器的输出端电连接，所述第二晶体管的第二极与所述第三开关单元电连接；
所述第一比较器的第一输入端的电压大于所述第一比较器的第二输入端的电压时，所述第一比较器的输出端输出低电位信号；所述第一比较器的第一输入端的电压小于所述第一比较器的第二输入端的电压时，所述第一比较器的输出端输出高电位信号；
所述第二比较器的第一输入端的电压大于所述第二比较器的第二输入端的电压时，所述第二比较器的输出端输出低电位信号；所述第二比较器的第一输入端的电压小于所述第二比较器的第二输入端的电压时，所述第二比较器的输出端输出高电位信号。
16.根据权利要求12所述的像素电路的驱动方法，其特征在于，
所述像素电路还包括第六开关单元，所述第六开关单元的控制端与第二控制信号端电连接，所述第六开关单元的第一端与所述液晶电容的第一端电连接，所述第六开关单元的第二端与存储电容的第一端电连接；
所述第一极性显示阶段，所述第六开关单元导通；
所述第二极性显示阶段，所述第六开关单元关闭。
17.一种显示面板，其特征在于，包括：多条扫描线、多条数据线和多个像素，所述多条扫描线沿第一方向延伸、沿第二方向排列，所述多条数据线沿第二方向延伸、沿第一方向排列，所述多个像素沿所述第一方向和所述第二方向呈阵列排布，其中，所述第一方向和所述第二方向相交；
每个所述像素包括一个像素电路，所述像素电路包括：数据写入单元、电压补充单元、第一开关单元、第二开关单元、第三开关单元、液晶电容和存储电容；
所述数据写入单元的控制端与一条所述扫描线电连接，所述数据写入单元的第一端与一条所述数据线电连接，所述数据写入单元的第二端与所述第一开关单元的第一端、所述第二开关单元的第一端电连接；
所述第一开关单元的第二端与所述液晶电容电连接，所述第一开关单元的控制端与第一控制信号端电连接；
所述第二开关单元的第二端与所述存储电容的第一端电连接，所述第二开关单元的控制端与所述第一控制信号端电连接；
所述第三开关单元的第一端与所述电压补充单元电连接，所述第三开关单元的第二端与所述液晶电容的第一端电连接，所述第三开关单元的控制端与所述第一控制信号端电连接；
所述电压补充单元与所述存储电容的第一端电连接，且所述电压补充单元与第一参考电压信号端、第二参考电压信号端和第一电压信号端电连接；
所述液晶电容的第二端与第一公共电压信号端电连接；
所述存储电容的第二端与第二公共电压信号端电连接；
动态显示阶段，所述第一开关单元和所述第二开关单元导通，所述第三开关单元关闭，所述数据写入单元将与其电连接的所述数据线上的数据电压信号传输至所述液晶电容和所述存储电容；
静态显示阶段，所述第一开关单元和所述第二开关单元关闭，所述第三开关单元导通，通过所述第一参考电压信号端的第一参考电压信号、所述第二参考电压信号端的第二参考电压信号与所述存储电容的第一端的电位信号控制所述电压补充单元导通，所述第一电压信号端将第一电压信号通过所述电压补充单元传输至所述液晶电容。
18.根据权利要求17所述的显示面板，其特征在于，
所述显示面板为反射型显示面板。
19.一种显示装置，其特征在于，包括权利要求17或18所述的显示面板。
CN202011385772.3A 2020-12-01 2020-12-01 像素电路及其驱动方法、显示面板和显示装置 Active CN112419996B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011385772.3A CN112419996B (zh) 2020-12-01 2020-12-01 像素电路及其驱动方法、显示面板和显示装置
US17/166,169 US11361727B1 (en) 2020-12-01 2021-02-03 Pixel circuit for improving display of static images in memory-in-pixel (MIP) technology and drive method therefof, display panel, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011385772.3A CN112419996B (zh) 2020-12-01 2020-12-01 像素电路及其驱动方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN112419996A true CN112419996A (zh) 2021-02-26
CN112419996B CN112419996B (zh) 2022-02-18

Family

ID=74829493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011385772.3A Active CN112419996B (zh) 2020-12-01 2020-12-01 像素电路及其驱动方法、显示面板和显示装置

Country Status (2)

Country Link
US (1) US11361727B1 (zh)
CN (1) CN112419996B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002328386A (ja) * 2001-04-27 2002-11-15 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
CN1523551A (zh) * 2003-02-18 2004-08-25 友达光电股份有限公司 降低液晶面板于待机模式时功率耗损的方法
CN105513553A (zh) * 2016-01-27 2016-04-20 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
CN105632440A (zh) * 2016-01-12 2016-06-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN108648702A (zh) * 2018-03-26 2018-10-12 上海天马微电子有限公司 像素驱动电路及其驱动方法、显示面板和显示装置
CN110969997A (zh) * 2018-10-01 2020-04-07 三星显示有限公司 包括交替地连接至相邻像素列的数据线的显示设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3496431B2 (ja) * 1997-02-03 2004-02-09 カシオ計算機株式会社 表示装置及びその駆動方法
JP2002333870A (ja) * 2000-10-31 2002-11-22 Matsushita Electric Ind Co Ltd 液晶表示装置、ｅｌ表示装置及びその駆動方法、並びに副画素の表示パターン評価方法
WO2006095460A1 (ja) * 2005-03-10 2006-09-14 Mitsubishi Denki Kabushiki Kaisha 画像処理装置、画像処理方法、および画像表示装置
WO2011089842A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
JP5560962B2 (ja) * 2010-06-30 2014-07-30 ソニー株式会社 液晶表示装置
CN103229229B (zh) * 2010-11-25 2016-05-25 夏普株式会社 显示装置
US9581843B2 (en) * 2011-09-27 2017-02-28 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving the same
KR102446880B1 (ko) 2015-08-17 2022-09-26 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN109545137B (zh) 2019-01-04 2021-09-17 京东方科技集团股份有限公司 子像素单元、显示面板、显示装置及其驱动方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002328386A (ja) * 2001-04-27 2002-11-15 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
CN1523551A (zh) * 2003-02-18 2004-08-25 友达光电股份有限公司 降低液晶面板于待机模式时功率耗损的方法
CN105632440A (zh) * 2016-01-12 2016-06-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN105513553A (zh) * 2016-01-27 2016-04-20 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
CN108648702A (zh) * 2018-03-26 2018-10-12 上海天马微电子有限公司 像素驱动电路及其驱动方法、显示面板和显示装置
CN110969997A (zh) * 2018-10-01 2020-04-07 三星显示有限公司 包括交替地连接至相邻像素列的数据线的显示设备

Also Published As

Publication number Publication date
US20220172690A1 (en) 2022-06-02
US11361727B1 (en) 2022-06-14
CN112419996B (zh) 2022-02-18

Similar Documents

Publication Publication Date Title
CN107945763B (zh) 像素电路、阵列基板、显示面板和显示装置
CN105632440B (zh) 像素电路及其驱动方法、显示面板
US8421729B2 (en) Liquid crystal display and driving method thereof
US7605790B2 (en) Liquid crystal display device capable of reducing power consumption by charge sharing
CN101510035B (zh) 具多点反转的液晶显示器
CN108447450B (zh) 栅极驱动电路、显示装置以及驱动方法
Kimura et al. 18.2: a 2.15 inch QCIF reflective color TFT‐LCD with digital memory on glass (DMOG)
CN114446252B (zh) 电泳显示设备及电泳显示刷新方法
US7450098B2 (en) Liquid crystal display including data drivers in master-slave configuration and driving method thereof
CN100401360C (zh) 显示驱动装置以及其驱动控制方法
US7675498B2 (en) Dot-inversion display devices and driving method thereof with low power consumption
CN111009224A (zh) 显示面板的驱动方法、显示装置
CN116168656A (zh) 阵列基板和显示面板
US7532210B2 (en) Driving method for active matrix liquid crystal display panel
CN108806629B (zh) 像素单元及其驱动方法、显示面板
US9697785B2 (en) Display device
CN112419996B (zh) 像素电路及其驱动方法、显示面板和显示装置
US7999778B2 (en) Apparatus and method for driving LCD
WO2012147701A1 (ja) 表示装置
US20040252098A1 (en) Liquid crystal display panel
CN101661714B (zh) 液晶显示装置及其驱动方法
CN113628588B (zh) 显示驱动模组、显示装置及显示方法
CN111210787B (zh) 像素驱动电路、显示装置及像素驱动方法
US11735090B2 (en) Display panel having a varied multiplexing gate signal voltage
US20180012557A1 (en) Display drive circuit and display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant